JPS61144905A - スプリアス信号低減化回路 - Google Patents
スプリアス信号低減化回路Info
- Publication number
- JPS61144905A JPS61144905A JP60282130A JP28213085A JPS61144905A JP S61144905 A JPS61144905 A JP S61144905A JP 60282130 A JP60282130 A JP 60282130A JP 28213085 A JP28213085 A JP 28213085A JP S61144905 A JPS61144905 A JP S61144905A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- circuit
- current path
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電源をスイッチ・オンさせたりスイッチ・オ
フさせたりする際に電子回路の出力端にスプリアス信号
が発生するのを低減化するスプリアス信号低減化回路で
あって、該スプリアス信号低減化回路は、電源をスイッ
チ・オンさせたりスイッチ・オフさせたりする際に信号
が電子回路の出力端に供給されるのを抑圧するスイッチ
ング装置を有しており、このスイッチング装置は第１お
よび第２電源端子間に配置されたコンデンサを有する制
御回路により制御され、前記のコンデンサは電源がスイ
ッチ・オンされた際に充電され、電源がスイッチ・オフ
された際に放電されるようになっているスプリアス信号
低減化回路に関するものである。
フさせたりする際に電子回路の出力端にスプリアス信号
が発生するのを低減化するスプリアス信号低減化回路で
あって、該スプリアス信号低減化回路は、電源をスイッ
チ・オンさせたりスイッチ・オフさせたりする際に信号
が電子回路の出力端に供給されるのを抑圧するスイッチ
ング装置を有しており、このスイッチング装置は第１お
よび第２電源端子間に配置されたコンデンサを有する制
御回路により制御され、前記のコンデンサは電源がスイ
ッチ・オンされた際に充電され、電源がスイッチ・オフ
された際に放電されるようになっているスプリアス信号
低減化回路に関するものである。
回路に対する電源をスイッチ・オンさせたりスイッチ・
オフさせたりすると、直流電圧や直流電流の設定値が変
化する結果として、この回路の出力端に不規則的な過渡
電圧を生ぜしめる傾向にある。このような過渡電圧は特
にコンパクトディスクプレーヤの出力端に現われ、この
出力端は能動低域通過フィルタの出力端を以って構成さ
れている。このコンパクトディスクプレーヤを増幅器−
拡声器システムに接続する場合には、これらの過渡電圧
によりポツプ（ｐｏｐｐｉｎｇ）音を生ぜしめ、このポ
ツプ音により拡声器を損傷せしめるおそれもある。これ
らの過渡電圧を減少せしめる為にはスイッチング装置（
ミューティング回路）が用いられており、電源をスイッ
チ・オンさせたりスイッチ・オフさせたりする際に上記
のスイッチング装置により回路の出力端を回路の残部か
ら分離するようにしている。このスイッチング装置は、
電源をスイッチ・オンした後ある時間たつまで回路の出
力端を回路の残部に接続せず、電源をスイッチ・オフし
た後回路の出力端を回路の残部から直ちに分離するよう
に制御装置により制御される。
オフさせたりすると、直流電圧や直流電流の設定値が変
化する結果として、この回路の出力端に不規則的な過渡
電圧を生ぜしめる傾向にある。このような過渡電圧は特
にコンパクトディスクプレーヤの出力端に現われ、この
出力端は能動低域通過フィルタの出力端を以って構成さ
れている。このコンパクトディスクプレーヤを増幅器−
拡声器システムに接続する場合には、これらの過渡電圧
によりポツプ（ｐｏｐｐｉｎｇ）音を生ぜしめ、このポ
ツプ音により拡声器を損傷せしめるおそれもある。これ
らの過渡電圧を減少せしめる為にはスイッチング装置（
ミューティング回路）が用いられており、電源をスイッ
チ・オンさせたりスイッチ・オフさせたりする際に上記
のスイッチング装置により回路の出力端を回路の残部か
ら分離するようにしている。このスイッチング装置は、
電源をスイッチ・オンした後ある時間たつまで回路の出
力端を回路の残部に接続せず、電源をスイッチ・オフし
た後回路の出力端を回路の残部から直ちに分離するよう
に制御装置により制御される。
前述した種類のスプリアス信号低減化回路は米国特許第
４．３７１．８４１号明細書に記載されている。
４．３７１．８４１号明細書に記載されている。
このスプリアス信号低減化回路では、制御回路が抵抗と
コンデンサとの直列回路を有しており、この抵抗はまた
ベース・エミッタ接合を逆並列に接続した２つのトラン
ジスタと並列に配置されており、これらトランジスタの
一方のエミッタ回路中にはダイオードが設けられている
。スイッチング装置を制御する信号はこれらトランジス
タのコレクタから取出されている。
コンデンサとの直列回路を有しており、この抵抗はまた
ベース・エミッタ接合を逆並列に接続した２つのトラン
ジスタと並列に配置されており、これらトランジスタの
一方のエミッタ回路中にはダイオードが設けられている
。スイッチング装置を制御する信号はこれらトランジス
タのコレクタから取出されている。
電源がスイッチ・オンされると、コンデンサが充電され
、これによりエミッタ回路にダイオードを含むトランジ
スタをターン・オンさせる。このトランジスタは、回路
の出力端が分離されるようにスイッチング装置を制御す
る。コンデンサの充電電流が減少すると、このトランジ
スタは徐々にターン・オフする為、出力端が再び接続さ
れる。
、これによりエミッタ回路にダイオードを含むトランジ
スタをターン・オンさせる。このトランジスタは、回路
の出力端が分離されるようにスイッチング装置を制御す
る。コンデンサの充電電流が減少すると、このトランジ
スタは徐々にターン・オフする為、出力端が再び接続さ
れる。
電源がスイッチ・オフされた後はコンデンサの端子間電
圧が他方のトランジスタのベース・エミッタ接合にまた
がって現われる為、このトランジスタがターン・オンさ
れ、従って回路の出力端が分離される。
圧が他方のトランジスタのベース・エミッタ接合にまた
がって現われる為、このトランジスタがターン・オンさ
れ、従って回路の出力端が分離される。
上述したスプリアス信号低減化回路の場合、電源をスイ
ッチ・オンさせた場合に最初に回路の出力端が分離され
、次に徐々に再接続されるという欠点がある。この分離
は電源のスイッチ・オン後直ちに行われない。その理由
は、エミッタ回路にダイオードを有するトランジスタが
ダイオード電圧の２倍に等しいしきい値電圧を越えるま
でターン・オンしえない為である。従って、電源のスイ
ッチ・オン後直ちに過渡電圧が出力端に現われるおそれ
が依然として存在する。
ッチ・オンさせた場合に最初に回路の出力端が分離され
、次に徐々に再接続されるという欠点がある。この分離
は電源のスイッチ・オン後直ちに行われない。その理由
は、エミッタ回路にダイオードを有するトランジスタが
ダイオード電圧の２倍に等しいしきい値電圧を越えるま
でターン・オンしえない為である。従って、電源のスイ
ッチ・オン後直ちに過渡電圧が出力端に現われるおそれ
が依然として存在する。
本発明の目的は上述した点を改善することにある。
本発明は、電源をスイッチ・オンさせたりスイッチ・オ
フさせたりする際に電子回路の出力端にスプリアス信号
が発生するのを低減化するスプリアス信号低減化回路で
あって、該スプリアス信号低減化回路は、電源をスイッ
チ・オンさせたりスイッチ・オフさせたりする際に信号
が電子回路の出力端に供給されるのを抑圧するスイッチ
ング装置を有しており、このスイッチング装置は第１お
よび第２電源端子間に配置されたコンデンサを有する制
御回路により制御され、前記のコンデンサは電源がスイ
ッチ・オンされた際に充電され、電源がスイッチ・オフ
された際に放電されるようになっているスプリアス信号
低減化回路において、前記の制御回路は入力電流路と出
力電流路とを有する電流ミラー回路を具えおり、前記の
入力電流路は第１抵抗と直列で前記の第１および第２電
源端子間に配置され、前記の出力電流路は前記のコンデ
ンサと直列で前記の第１および第２電源端子間に配置さ
れ、前記の制御回路は更にベース、エミッタおよびコレ
クタ電極をそれぞれ有する第１および第２トランジスタ
を具えており、これら第１および第２トランジスタのエ
ミッタ電極は共通電流素子により第１電源端子に接続さ
れ、前記の第１および第２トランジスタのベース電極は
前記の第１抵抗と前記の電流ミラー回路の前記の入力電
流路との接続点および前記のコンデンサと前記の電流ミ
ラー回路の前記の出力電流路との接続点にそれぞれ接続
され、前記のスイッチング装置を制御する制御信号は前
記の第１および第２トランジスタのコレクタ電極の少な
くとも一方から取出されるようになっていることを特徴
とする。
フさせたりする際に電子回路の出力端にスプリアス信号
が発生するのを低減化するスプリアス信号低減化回路で
あって、該スプリアス信号低減化回路は、電源をスイッ
チ・オンさせたりスイッチ・オフさせたりする際に信号
が電子回路の出力端に供給されるのを抑圧するスイッチ
ング装置を有しており、このスイッチング装置は第１お
よび第２電源端子間に配置されたコンデンサを有する制
御回路により制御され、前記のコンデンサは電源がスイ
ッチ・オンされた際に充電され、電源がスイッチ・オフ
された際に放電されるようになっているスプリアス信号
低減化回路において、前記の制御回路は入力電流路と出
力電流路とを有する電流ミラー回路を具えおり、前記の
入力電流路は第１抵抗と直列で前記の第１および第２電
源端子間に配置され、前記の出力電流路は前記のコンデ
ンサと直列で前記の第１および第２電源端子間に配置さ
れ、前記の制御回路は更にベース、エミッタおよびコレ
クタ電極をそれぞれ有する第１および第２トランジスタ
を具えており、これら第１および第２トランジスタのエ
ミッタ電極は共通電流素子により第１電源端子に接続さ
れ、前記の第１および第２トランジスタのベース電極は
前記の第１抵抗と前記の電流ミラー回路の前記の入力電
流路との接続点および前記のコンデンサと前記の電流ミ
ラー回路の前記の出力電流路との接続点にそれぞれ接続
され、前記のスイッチング装置を制御する制御信号は前
記の第１および第２トランジスタのコレクタ電極の少な
くとも一方から取出されるようになっていることを特徴
とする。
本発明の実施例においては、電流ミラー回路に対して、
前記の入力電流路および出力電流路は、それぞれベース
、エミッタおよびコレクタ電極ををする第３トランジス
タおよび第４トランジスタをそれぞれ有しており、これ
ら第３トランジスタおよび第４トランジスタのベース電
極は相互接続され、これら第３トランジスタおよび第４
トランジスタのエミッタ電極は第１電源端子に結合され
、第３トランジスタのコレクタはこの第３トランジスタ
のベースおよび前記の第１抵抗に接続され、第４トラン
ジスタのコレクタは前記のコンデンサに接続されている
ようにすることができる。他の実施例によれば、第３お
よび第４トランジスタのエミッタライン中に含まれてい
る２つの抵抗の抵抗値間の比を適当に選択することによ
りコンデンサの充電電流を調整しうるようにする。
前記の入力電流路および出力電流路は、それぞれベース
、エミッタおよびコレクタ電極ををする第３トランジス
タおよび第４トランジスタをそれぞれ有しており、これ
ら第３トランジスタおよび第４トランジスタのベース電
極は相互接続され、これら第３トランジスタおよび第４
トランジスタのエミッタ電極は第１電源端子に結合され
、第３トランジスタのコレクタはこの第３トランジスタ
のベースおよび前記の第１抵抗に接続され、第４トラン
ジスタのコレクタは前記のコンデンサに接続されている
ようにすることができる。他の実施例によれば、第３お
よび第４トランジスタのエミッタライン中に含まれてい
る２つの抵抗の抵抗値間の比を適当に選択することによ
りコンデンサの充電電流を調整しうるようにする。
本発明によるスプリアス信号低減化回路においては、回
路の出力端を分離する信号は電源のスイッチ・オン後最
初に発生させる必要はなくその殆ど直後に得られるよう
にすることができ、これにより出力端に過渡電圧が発生
するのを実際的に排除する。本発明によるスプリアス信
号低減化回路はほんのわずかの個数の素子を有する必要
があるだけである為、小さな表面積に集積化しうる。更
に、本発明によるスプリアス信号低減化回路は、所望に
応じバッテリーで電力を与える装置内に極めて低い電源
電圧で動作しうるように配置しうる。′図面につき本発
明を説明する。
路の出力端を分離する信号は電源のスイッチ・オン後最
初に発生させる必要はなくその殆ど直後に得られるよう
にすることができ、これにより出力端に過渡電圧が発生
するのを実際的に排除する。本発明によるスプリアス信
号低減化回路はほんのわずかの個数の素子を有する必要
があるだけである為、小さな表面積に集積化しうる。更
に、本発明によるスプリアス信号低減化回路は、所望に
応じバッテリーで電力を与える装置内に極めて低い電源
電圧で動作しうるように配置しうる。′図面につき本発
明を説明する。
図面は入力端２および出力端３を有する電子回路１を示
す。この電子回路は例えばコンパクトディスクプレーヤ
の出力端に設けられる低域通過フィルタとする。出力端
３はスイッチング装置４により回路１から分離せめしう
る。このようなスイッチング装置は米国特許第４．３７
１．８４１号および第４、３１５．２２１号明細書やオ
ランダ国特許出願第８４０３８１９号明細書に記載され
ている。スイッチング装置は制御装置５により制御され
る。この制御装置は、抵抗Ｒ，により正電源端子１０に
接続されたエミッタを有するダイオード接続ＰＮＰ
）ランジスクＴ１を含む入力電流路と、前記のトランジ
スタＴ１のベースに接続されたベースおよび抵抗Ｒ２に
より正電源端子１０に接続されたエミッタを有するＰＮ
Ｐトランジスシス２を含む出力電流路とを有する電流ミ
ラー回路を具えいる。入力電流路および出力電流路はそ
れぞれ抵抗Ｒ３およびコンデンサＣ１により負電源端子
２０、本例の場合大地に接続されている。
す。この電子回路は例えばコンパクトディスクプレーヤ
の出力端に設けられる低域通過フィルタとする。出力端
３はスイッチング装置４により回路１から分離せめしう
る。このようなスイッチング装置は米国特許第４．３７
１．８４１号および第４、３１５．２２１号明細書やオ
ランダ国特許出願第８４０３８１９号明細書に記載され
ている。スイッチング装置は制御装置５により制御され
る。この制御装置は、抵抗Ｒ，により正電源端子１０に
接続されたエミッタを有するダイオード接続ＰＮＰ
）ランジスクＴ１を含む入力電流路と、前記のトランジ
スタＴ１のベースに接続されたベースおよび抵抗Ｒ２に
より正電源端子１０に接続されたエミッタを有するＰＮ
Ｐトランジスシス２を含む出力電流路とを有する電流ミ
ラー回路を具えいる。入力電流路および出力電流路はそ
れぞれ抵抗Ｒ３およびコンデンサＣ１により負電源端子
２０、本例の場合大地に接続されている。
図面に示す回路は更に２つのＰＮＰ トランジスタＴ
３およびＴ４を有しており、これらトランジスタは差動
トランジスタ対として配置され、その共通エミッタは抵
抗Ｒ６により正電源端子に結合されている。
３およびＴ４を有しており、これらトランジスタは差動
トランジスタ対として配置され、その共通エミッタは抵
抗Ｒ６により正電源端子に結合されている。
トランジスタＴ３のベースは抵抗Ｒ３とトランジスタＴ
１との接続点１２に接続され、トランジスタＴ、のベー
スはコンデンサＣ１とトランジスタＴ２との接続点１４
に接続されている。トランジスタＴ３． Ｔ、のコレク
タはスイッチング装置４を制御する制御回路５の出力端
を構成する。
１との接続点１２に接続され、トランジスタＴ、のベー
スはコンデンサＣ１とトランジスタＴ２との接続点１４
に接続されている。トランジスタＴ３． Ｔ、のコレク
タはスイッチング装置４を制御する制御回路５の出力端
を構成する。
上述した回路は次のように動作する。コンデンサＣ１は
最初は電荷を有しておらず、従ってトランジスタＴ、の
ベース１４における電圧は０■である。
最初は電荷を有しておらず、従ってトランジスタＴ、の
ベース１４における電圧は０■である。
電源をスイッチ・オンさせると、電流ミラー回路の低イ
ンピーダンス人力路Ｔ、、Ｒ，と抵抗Ｒ３とを経て電流
が流れ、従ってトランジスタＴ３のベース１２における
電圧がトランジスタＴ、のベース１４における電圧に比
べて高くなる。従って、抵抗Ｒ４における全テール電流
はトランジスタＴ、を流れ、トランジスタＴ３は完全に
無電流状態となる。スイッチング装置４を例えば、トラ
ンジスタＴ３のコレクタに信号が現われず、トランジス
タＴ４のコレクタに信号が現われる場合に出力端を分離
する前記のオランダ国特許出願第８４０３８１９号明細
書に記載された型のものとする場合には、出力端３は電
源のスイッチ・オン後直ちに回路１の残部から分離され
る。
ンピーダンス人力路Ｔ、、Ｒ，と抵抗Ｒ３とを経て電流
が流れ、従ってトランジスタＴ３のベース１２における
電圧がトランジスタＴ、のベース１４における電圧に比
べて高くなる。従って、抵抗Ｒ４における全テール電流
はトランジスタＴ、を流れ、トランジスタＴ３は完全に
無電流状態となる。スイッチング装置４を例えば、トラ
ンジスタＴ３のコレクタに信号が現われず、トランジス
タＴ４のコレクタに信号が現われる場合に出力端を分離
する前記のオランダ国特許出願第８４０３８１９号明細
書に記載された型のものとする場合には、出力端３は電
源のスイッチ・オン後直ちに回路１の残部から分離され
る。
電流ミラー回路は出力電流路Ｔ２． Ｒ２に電流を生せ
しめる。この電流の、入力電流路における電流に対する
比は抵抗Ｒ１およびＲ２の値開の比に等しい。
しめる。この電流の、入力電流路における電流に対する
比は抵抗Ｒ１およびＲ２の値開の比に等しい。
この出力電流路における電流によりコンデンサーを充電
し、トランジスタＴ４のベース１４における電圧を増大
させる。従って、トランジスタＴ、は徐々にターン・オ
フされ且つトランジスタＴ３が徐々にターン・オンされ
る。従って、スイッチング装置４には、出力端３への信
号路が徐々に接続されるように駆動される。出力端３は
、トランジスタＴ。
し、トランジスタＴ４のベース１４における電圧を増大
させる。従って、トランジスタＴ、は徐々にターン・オ
フされ且つトランジスタＴ３が徐々にターン・オンされ
る。従って、スイッチング装置４には、出力端３への信
号路が徐々に接続されるように駆動される。出力端３は
、トランジスタＴ。
が遮断し、全テール電流がトランジスタＴ３を流れる瞬
時に回路１に完全に接続される。
時に回路１に完全に接続される。
コンデンサＣ３は、トランジスタＴ２が完全に飽和され
このトランジスタのコレクターベース接合を導通させる
まで充ｉされる。電源がスイッチ・オフされると、正電
源端子１０における電圧、従ってトランジスタＴ３およ
びＴ、の共通エミッタにおける電圧が０■に降下する。
このトランジスタのコレクターベース接合を導通させる
まで充ｉされる。電源がスイッチ・オフされると、正電
源端子１０における電圧、従ってトランジスタＴ３およ
びＴ、の共通エミッタにおける電圧が０■に降下する。
トランジスタＴ、のベース１４における電圧、およびト
ランジスタＴ２のコレクターベース接合は導通している
為にトランジスタＴ１のベース１２における電圧も最初
は高い値に維持されている。従って、トランジスタＴ３
およびＴ４は電源電圧をスイッチ・オフさせた直後は遮
断される。従って、出力端３は回路１から直ちに分離さ
れる。続いてコンデンサＣ１が抵抗Ｒ３を経て更に放電
される。
ランジスタＴ２のコレクターベース接合は導通している
為にトランジスタＴ１のベース１２における電圧も最初
は高い値に維持されている。従って、トランジスタＴ３
およびＴ４は電源電圧をスイッチ・オフさせた直後は遮
断される。従って、出力端３は回路１から直ちに分離さ
れる。続いてコンデンサＣ１が抵抗Ｒ３を経て更に放電
される。
本例の回路は１ベース・エミッタ電圧よりも高い電源電
圧で動作する為に低電源電圧で用いるのに特に適してい
る。更に、本例の回路は極めて少数の素子を有するにす
ぎない為、これを極めて小さな表面に集積化しうる。こ
の場合コンデンサＣ１が集積回路の外部に設ける必要の
ある唯一の素子である。本例におけるＰＮＰ ）ラン
ジスクはＮＰＮ トランジスタと置換えることができ
、この場合電源電圧の極性は反転させる必要がある。本
例においては、負電源ラインを接地した非対称電源を制
御装置に用いている。しかし、制御装置に対し対称電源
を用いることもできる。
圧で動作する為に低電源電圧で用いるのに特に適してい
る。更に、本例の回路は極めて少数の素子を有するにす
ぎない為、これを極めて小さな表面に集積化しうる。こ
の場合コンデンサＣ１が集積回路の外部に設ける必要の
ある唯一の素子である。本例におけるＰＮＰ ）ラン
ジスクはＮＰＮ トランジスタと置換えることができ
、この場合電源電圧の極性は反転させる必要がある。本
例においては、負電源ラインを接地した非対称電源を制
御装置に用いている。しかし、制御装置に対し対称電源
を用いることもできる。
本発明は上述した実施例に制限されるものではない。例
えば、トランジスタＴ１およびＴ２の２つのエミッタ抵
抗Ｒ１およびＲ２のうちの少なくとも一方を省略するこ
とができる。更に、２つのトランジスタを有する本例の
電流ミラー回路の代わりに、２つよりも多いトランジス
タを有するそれ自体既知の電流ミラー回路を用いること
ができる。
えば、トランジスタＴ１およびＴ２の２つのエミッタ抵
抗Ｒ１およびＲ２のうちの少なくとも一方を省略するこ
とができる。更に、２つのトランジスタを有する本例の
電流ミラー回路の代わりに、２つよりも多いトランジス
タを有するそれ自体既知の電流ミラー回路を用いること
ができる。
本例では、スイッチング装置を双方のコレクタ電流によ
り制御するも、スイッチング装置の種類によってはコレ
クタ電流の一方のみを用いることもできる。スイッチン
グ装置を米国特許出願第４、３１５．２２１号明細書に
記載された種類のものとする場合には、トランジスタＴ
３のコレクタのみをスイッチング装置４に接続する必要
があり、トランジスタＴ４のコレクタは負電源端子２０
に接続することができる。
り制御するも、スイッチング装置の種類によってはコレ
クタ電流の一方のみを用いることもできる。スイッチン
グ装置を米国特許出願第４、３１５．２２１号明細書に
記載された種類のものとする場合には、トランジスタＴ
３のコレクタのみをスイッチング装置４に接続する必要
があり、トランジスタＴ４のコレクタは負電源端子２０
に接続することができる。
図面は、本発明回路の一実施例を示す回路図である。
１・・・電子回路 ２・・・入力端３・・・出力
端 ４・・・スイッチング装置５・・・制御装
置 １０・・・正電源端子２０・・・負電源端子
端 ４・・・スイッチング装置５・・・制御装
置 １０・・・正電源端子２０・・・負電源端子
Claims (1)
- 【特許請求の範囲】 １、電源をスイッチ・オンさせたりスイッチ・オフさせ
たりする際に電子回路の出力端にスプリアス信号が発生
するのを低減化するスプリアス信号低減化回路であって
、該スプリアス信号低減化回路は、電源をスイッチ・オ
ンさせたりスイッチ・オフさせたりする際に信号が電子
回路の出力端に供給されるのを抑圧するスイッチング装
置を有しており、このスイッチング装置は第１および第
２電源端子間に配置されたコンデンサを有する制御回路
により制御され、前記のコンデンサは電源がスイッチ・
オンされた際に充電され、電源がスイッチ・オフされた
際に放電されるようになっているスプリアス信号低減化
回路において、前記の制御回路は入力電流路と出力電流
路とを有する電流ミラー回路を具えおり、前記の入力電
流路は第１抵抗と直列で前記の第１および第２電源端子
間に配置され、前記の出力電流路は前記のコンデンサと
直列で前記の第１および第２電源端子間に配置され、前
記の制御回路は更にベース、エミッタおよびコレクタ電
極をそれぞれ有する第１および第２トランジスタを具え
ており、これら第１および第２トランジスタのエミッタ
電極は共通電流素子により第１電源端子に接続され、前
記の第１および第２トランジスタのベース電極は前記の
第１抵抗と前記の電流ミラー回路の前記の入力電流路と
の接続点および前記のコンデンサと前記の電流ミラー回
路の前記の出力電流路との接続点にそれぞれ接続され、
前記のスイッチング装置を制御する制御信号は前記の第
１および第２トランジスタのコレクタ電極の少なくとも
一方から取出されるようになっていることを特徴とする
スプリアス信号低減化回路。 ２、特許請求の範囲第１項に記載のスプリアス信号低減
化回路において、前記の入力電流路および出力電流路は
、それぞれベース、エミッタおよびコレクタ電極を有す
る第３トランジスタおよび第４トランジスタをそれぞれ
有しており、これら第３トランジスタおよび第４トラン
ジスタのベース電極は相互接続され、これら第３トラン
ジスタおよび第４トランジスタのエミッタ電極は第１電
源端子に結合され、第３トランジスタのコレクタはこの
第３トランジスタのベースおよび前記の第１抵抗に接続
され、第４トランジスタのコレクタは前記のコンデンサ
に接続されていることを特徴とするスプリアス信号低減
化回路。 ３、特許請求の範囲第２項に記載のスプリアス信号低減
化回路において、前記の第３トランジスタおよび第４ト
ランジスタのエミッタ電極はそれぞれ第２抵抗および第
３抵抗により第１電源端子に結合されていることを特徴
とするスプリアス信号低減化回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8403820A NL8403820A (nl) | 1984-12-17 | 1984-12-17 | Schakeling voor het elimineren van stoorsignalen aan een uitgang van een elektronisch circuit bij het in- en uitschakelen van de voedingsspanning. |
| NL8403820 | 1984-12-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144905A true JPS61144905A (ja) | 1986-07-02 |
| JPH0620167B2 JPH0620167B2 (ja) | 1994-03-16 |
Family
ID=19844920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60282130A Expired - Lifetime JPH0620167B2 (ja) | 1984-12-17 | 1985-12-17 | スプリアス信号低減化回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4636739A (ja) |
| EP (1) | EP0185412B1 (ja) |
| JP (1) | JPH0620167B2 (ja) |
| KR (1) | KR930006230B1 (ja) |
| DE (1) | DE3575825D1 (ja) |
| NL (1) | NL8403820A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585249B2 (ja) * | 1987-03-06 | 1997-02-26 | 株式会社東芝 | 音声増幅器のシヨツク音防止回路 |
| IT1217736B (it) * | 1988-05-26 | 1990-03-30 | Sgs Thomson Microeletronics Sp | Circuito elettronico di spegnimento ritardato autoalimentato con controllo a bassissima tensione |
| ES2040171B1 (es) * | 1991-12-31 | 1994-05-01 | Alcatel Standard Electrica | Sistema de rectificacion para convertidores conmutados de tension no resonantes. |
| FR2830699B1 (fr) * | 2001-10-05 | 2004-12-24 | St Microelectronics Sa | Circuit amplificateur audio |
| US20060023896A1 (en) * | 2004-07-28 | 2006-02-02 | Ginsberg Mark G | Apparatus and method for controlling output signals from an amplifier when changing state |
| WO2016108602A1 (ko) | 2014-12-29 | 2016-07-07 | 주식회사 쏠리드 | 분산 안테나 시스템의 노드 유닛 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783909A (en) * | 1980-11-13 | 1982-05-26 | Rohm Co Ltd | Preventing circuit for generation of pop sound |
| JPS57192110A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Muting circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3943385A (en) * | 1973-10-10 | 1976-03-09 | Itt Industries Inc. | Time switch circuit having a switch-back time delay |
| US4180750A (en) * | 1977-03-15 | 1979-12-25 | Pioneer Electronic Corporation | Transistor switching circuit with shortened response time |
| JPS6038043B2 (ja) * | 1978-09-27 | 1985-08-29 | パイオニア株式会社 | スイツチ回路 |
| DE2931144A1 (de) * | 1979-08-01 | 1981-02-19 | Philips Patentverwaltung | Schaltungsanordnung zum beseitigen des ein- und ausschaltknackens bei einem verstaerker |
| DE3222607A1 (de) * | 1982-06-16 | 1983-12-22 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung mit mehreren, durch aktive schaltungen gebildeten signalpfaden |
-
1984
- 1984-12-17 NL NL8403820A patent/NL8403820A/nl not_active Application Discontinuation
-
1985
- 1985-11-20 US US06/799,876 patent/US4636739A/en not_active Expired - Fee Related
- 1985-11-21 EP EP85201916A patent/EP0185412B1/en not_active Expired - Lifetime
- 1985-11-21 DE DE8585201916T patent/DE3575825D1/de not_active Expired - Lifetime
- 1985-12-13 KR KR1019850009385A patent/KR930006230B1/ko not_active IP Right Cessation
- 1985-12-17 JP JP60282130A patent/JPH0620167B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783909A (en) * | 1980-11-13 | 1982-05-26 | Rohm Co Ltd | Preventing circuit for generation of pop sound |
| JPS57192110A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Muting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0620167B2 (ja) | 1994-03-16 |
| US4636739A (en) | 1987-01-13 |
| DE3575825D1 (de) | 1990-03-08 |
| EP0185412A1 (en) | 1986-06-25 |
| EP0185412B1 (en) | 1990-01-31 |
| NL8403820A (nl) | 1986-07-16 |
| KR930006230B1 (ko) | 1993-07-09 |
| KR860005493A (ko) | 1986-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2665736B2 (ja) | 電力切換増幅器 | |
| JPS61144905A (ja) | スプリアス信号低減化回路 | |
| JPH0136290B2 (ja) | ||
| US4849663A (en) | Switchable smoothing network | |
| JPS606576B2 (ja) | 信号変換回路 | |
| JPH05176255A (ja) | 電 源 | |
| JP2514964B2 (ja) | サンプル・ホ−ルド回路 | |
| JPS6339162B2 (ja) | ||
| JPS61251214A (ja) | 電源回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JPH06291559A (ja) | 電力増幅器 | |
| US4627081A (en) | Shift register stage | |
| JPS643363B2 (ja) | ||
| JPH0413695Y2 (ja) | ||
| JP3693430B2 (ja) | 電源監視ｉｃ用起動回路 | |
| JPH06209237A (ja) | 記憶セル | |
| JPS6119536Y2 (ja) | ||
| JPS6117412B2 (ja) | ||
| JPH01272307A (ja) | 電力増幅装置 | |
| JPS5838692Y2 (ja) | シヤントレギユレ−タツキ オ−デイオアウトカイロ | |
| JPH0792977B2 (ja) | 再生装置 | |
| JPH03250453A (ja) | ミュート回路 | |
| JPS643366B2 (ja) | ||
| JPH0452655B2 (ja) | ||
| JPH0334602B2 (ja) |