JPS643366B2 - - Google Patents
Info
- Publication number
- JPS643366B2 JPS643366B2 JP54143342A JP14334279A JPS643366B2 JP S643366 B2 JPS643366 B2 JP S643366B2 JP 54143342 A JP54143342 A JP 54143342A JP 14334279 A JP14334279 A JP 14334279A JP S643366 B2 JPS643366 B2 JP S643366B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- transistors
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 description 1
- 102100023843 Selenoprotein P Human genes 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229940119265 sepp Drugs 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は増幅器の保護回路に関する。増幅器に
おける出力トランジスタに過大な電圧電流が加わ
るとトランジスタが破壊される。第３図曲線A1，
A2，A3はこの出力トランジスタが破壊に致るコ
レクタエミツタ間電圧及びコレクタ電流の関係を
図示したものでASOラインと一般に呼ばれてい
る。ここで周波数が低域→高域と変化するにつれ
てASOラインはA1→A2→A3となり、周波数が高
いほど電圧電流の高い側へ移る。このASOライ
ンＡで示される領域外（斜線部）でトランジスタ
が動作することのない様に従来より第１図の如き
トランジスタ保護回路が用いられていた。図にお
いて入力端子１及び２はそれぞれNPN及びPNP
トランジスタ３及び４のベースに接続されると共
にNPN及びPNPトランジスタ１５及び１６に接
続される。トランジスタ３及び４のコレクタはそ
れぞれ電源（＋Ｂ）及び（−Ｂ）に接続され、エ
ミツタはそれぞれ抵抗５及び６を介して負荷端７
に接続される。トランジスタ１５及び１６のベー
スはそれぞれ抵抗９及び１０を介して上記トラン
ジスタ３及び４のエミツタに接続されると共に、
抵抗１１及び１２を介してダイオード１３及び１
４のアノード及びカソードに接続される。ダイオ
ード１３及び１４のカソード及びアノードは接地
される。トランジスタ１５及び１６のエミツタは
負荷端７に接続され、負荷端７と接地間には負荷
８が接続される。
おける出力トランジスタに過大な電圧電流が加わ
るとトランジスタが破壊される。第３図曲線A1，
A2，A3はこの出力トランジスタが破壊に致るコ
レクタエミツタ間電圧及びコレクタ電流の関係を
図示したものでASOラインと一般に呼ばれてい
る。ここで周波数が低域→高域と変化するにつれ
てASOラインはA1→A2→A3となり、周波数が高
いほど電圧電流の高い側へ移る。このASOライ
ンＡで示される領域外（斜線部）でトランジスタ
が動作することのない様に従来より第１図の如き
トランジスタ保護回路が用いられていた。図にお
いて入力端子１及び２はそれぞれNPN及びPNP
トランジスタ３及び４のベースに接続されると共
にNPN及びPNPトランジスタ１５及び１６に接
続される。トランジスタ３及び４のコレクタはそ
れぞれ電源（＋Ｂ）及び（−Ｂ）に接続され、エ
ミツタはそれぞれ抵抗５及び６を介して負荷端７
に接続される。トランジスタ１５及び１６のベー
スはそれぞれ抵抗９及び１０を介して上記トラン
ジスタ３及び４のエミツタに接続されると共に、
抵抗１１及び１２を介してダイオード１３及び１
４のアノード及びカソードに接続される。ダイオ
ード１３及び１４のカソード及びアノードは接地
される。トランジスタ１５及び１６のエミツタは
負荷端７に接続され、負荷端７と接地間には負荷
８が接続される。
以上の如き従来例においてダイオード１３及び
１４はそれぞれトランジスタ３及び４のエミツタ
電圧がダイオードの順方向電圧以上の場合オンと
なる。ここでトランジスタ３及び４のエミツタ電
圧は電源電圧VBからトランジスタ３及び４のコ
レクタエミツタ間電圧VCEを差引いた値であり、
又ダイオードの順方向電圧は小さいので無視する
と、トランジスタ３及び４のコレクタエミツタ間
電圧（以下動作電圧とする）VCEが電源電圧VB以
下の場合にオンになる。
１４はそれぞれトランジスタ３及び４のエミツタ
電圧がダイオードの順方向電圧以上の場合オンと
なる。ここでトランジスタ３及び４のエミツタ電
圧は電源電圧VBからトランジスタ３及び４のコ
レクタエミツタ間電圧VCEを差引いた値であり、
又ダイオードの順方向電圧は小さいので無視する
と、トランジスタ３及び４のコレクタエミツタ間
電圧（以下動作電圧とする）VCEが電源電圧VB以
下の場合にオンになる。
この場合ダイオードのインピーダンスは小さい
ので無視すると、抵抗５，９，１１及び負荷８に
よる第１のブリツジ回路と、抵抗６，１０，１２
及び負荷８による第２のブリツジ回路とが形成さ
れる。ここで負荷８の短絡等により第１及び第２
のブリツジの平衡がくずれると、それぞれトラン
ジスタ１５及び１６のベースエミツタ間に検出電
圧が発生してトランジスタ１５及び１６がオンに
なる。今、第１のブリツジ回路についてこの点を
さらに詳細に説明する。
ので無視すると、抵抗５，９，１１及び負荷８に
よる第１のブリツジ回路と、抵抗６，１０，１２
及び負荷８による第２のブリツジ回路とが形成さ
れる。ここで負荷８の短絡等により第１及び第２
のブリツジの平衡がくずれると、それぞれトラン
ジスタ１５及び１６のベースエミツタ間に検出電
圧が発生してトランジスタ１５及び１６がオンに
なる。今、第１のブリツジ回路についてこの点を
さらに詳細に説明する。
通常は抵抗５及び負荷８に生ずる電圧降下の和
によりトランジスタ３のエミツタ電圧が定まつて
おり、ダイオード１３の順方向電圧を無視すると
このエミツタ電圧が抵抗９及び１１により分圧さ
れてトランジスタ１５のベース電圧となる。又、
トランジスタ１５のエミツタ電圧は負荷端７の電
圧に等しい。ここで、抵抗９，１１の値を適当に
定めることにより、通常の動作状態ではトランジ
スタ１５のベース電圧が負荷端７の電圧にトラン
ジスタ１５のベースエミツタ間順方向電圧を加え
た値より充分低い値となる様になされており、ト
ランジスタ１５はオフとなつている。ところが前
述の様に負荷８が短絡されるとトランジスタ１５
のエミツタ電圧がゼロとなるのに対し、トランジ
スタ１５のベースは、このときのトランジスタ３
のエミツタ電圧を分圧した値であるから、トラン
ジスタ１５はオンとなる。
によりトランジスタ３のエミツタ電圧が定まつて
おり、ダイオード１３の順方向電圧を無視すると
このエミツタ電圧が抵抗９及び１１により分圧さ
れてトランジスタ１５のベース電圧となる。又、
トランジスタ１５のエミツタ電圧は負荷端７の電
圧に等しい。ここで、抵抗９，１１の値を適当に
定めることにより、通常の動作状態ではトランジ
スタ１５のベース電圧が負荷端７の電圧にトラン
ジスタ１５のベースエミツタ間順方向電圧を加え
た値より充分低い値となる様になされており、ト
ランジスタ１５はオフとなつている。ところが前
述の様に負荷８が短絡されるとトランジスタ１５
のエミツタ電圧がゼロとなるのに対し、トランジ
スタ１５のベースは、このときのトランジスタ３
のエミツタ電圧を分圧した値であるから、トラン
ジスタ１５はオンとなる。
こうして、端子１，２よりトランジスタ３，４
に印加されるべき入力信号が遮断されトランジス
タ３，４が保護される。今抵抗５，９及び１１の
抵抗値と抵抗６，１０及び１２の抵抗値をそれぞ
れRE，R1及びR2とし、トランジスタ１５及び１
６のベースエミツタ間電圧をVBEとすると、トラ
ンジスタ３のエミツタ電圧はVB−VCEであるか
ら、トランジスタ１５のベース電圧は、 R2／R1＋R2（VB−VCE） となる。又、トランジスタ１５のエミツタ電圧
は、トランジスタ３のコレクタ電流をICとし、抵
抗R1，R2が抵抗５及び負荷８に比べて極めて大
きいものとすると VB−VCE−ICRE である。従つて、トランジスタ１５のベースエミ
ツタ間順方向電圧VBEを考慮すると、トランジス
タ１５及び１６がオンになるためのトランジスタ
３及び４のコレクタ電流ICは （VB−VCER2／R1＋R2−（VB−VCE −ICRE≧VBE を満足する必要がある。従つて IC≧R1（VB＋VBE）＋R2・VBE／RE（R1＋R2） −R1／RE（R1＋R2）・VCE ……(1) となる。
に印加されるべき入力信号が遮断されトランジス
タ３，４が保護される。今抵抗５，９及び１１の
抵抗値と抵抗６，１０及び１２の抵抗値をそれぞ
れRE，R1及びR2とし、トランジスタ１５及び１
６のベースエミツタ間電圧をVBEとすると、トラ
ンジスタ３のエミツタ電圧はVB−VCEであるか
ら、トランジスタ１５のベース電圧は、 R2／R1＋R2（VB−VCE） となる。又、トランジスタ１５のエミツタ電圧
は、トランジスタ３のコレクタ電流をICとし、抵
抗R1，R2が抵抗５及び負荷８に比べて極めて大
きいものとすると VB−VCE−ICRE である。従つて、トランジスタ１５のベースエミ
ツタ間順方向電圧VBEを考慮すると、トランジス
タ１５及び１６がオンになるためのトランジスタ
３及び４のコレクタ電流ICは （VB−VCER2／R1＋R2−（VB−VCE −ICRE≧VBE を満足する必要がある。従つて IC≧R1（VB＋VBE）＋R2・VBE／RE（R1＋R2） −R1／RE（R1＋R2）・VCE ……(1) となる。
又ダイオード１３及び１４は、それぞれトラン
ジスタ３及び４のエミツタ電圧がダイオードの順
方向電圧以下の場合、即ちトランジスタ３及び４
の動作電圧VCEが電源電圧VB以上の場合にオフに
なる。この場合トランジスタ１５及び１６はトラ
ンジスタ３及び４を流れるコレクタ電流ICによる
抵抗５及び６の電圧降下が所定値を越える場合に
オンになる。即ち上記コレクタ電流ICが一定値以
上になるとトランジスタ１５及び１６はオンにな
る。従つてこの様にダイオード１３及び１４がオ
フとなる場合は、トランジスタ１５のベース電流
を無視するとトランジスタ３のエミツタ電圧がト
ランジスタ１５のベースに分圧されることなく加
えられるので、 VB−VCE−（VB−VCE−ICRE≧VBE となるので IC≧VBE／RE ……(2) となる。
ジスタ３及び４のエミツタ電圧がダイオードの順
方向電圧以下の場合、即ちトランジスタ３及び４
の動作電圧VCEが電源電圧VB以上の場合にオフに
なる。この場合トランジスタ１５及び１６はトラ
ンジスタ３及び４を流れるコレクタ電流ICによる
抵抗５及び６の電圧降下が所定値を越える場合に
オンになる。即ち上記コレクタ電流ICが一定値以
上になるとトランジスタ１５及び１６はオンにな
る。従つてこの様にダイオード１３及び１４がオ
フとなる場合は、トランジスタ１５のベース電流
を無視するとトランジスタ３のエミツタ電圧がト
ランジスタ１５のベースに分圧されることなく加
えられるので、 VB−VCE−（VB−VCE−ICRE≧VBE となるので IC≧VBE／RE ……(2) となる。
第３図に示す保護ラインＢは、上述の如きトラ
ンジスタ１５又は１６がオンになるさいの、トラ
ンジスタ３又４の動作電圧VCEとコレクタ電流IC
の関係を図示するものである。従つて入力周波数
が高くなればトランジスタが安全動作する領域は
A2，A3の如く広がるにもかゝわらず、保護ライ
ンＢは固定のまゝであるから、入力周波数が高い
場合には、保護動作を必要としない場合でも保護
回路が動作するので出力信号に歪を生ずる等不都
合があつた。本発明はこの様な欠点を除去するた
めに成されたもので、以下実施例に従つて詳細に
説明する。
ンジスタ１５又は１６がオンになるさいの、トラ
ンジスタ３又４の動作電圧VCEとコレクタ電流IC
の関係を図示するものである。従つて入力周波数
が高くなればトランジスタが安全動作する領域は
A2，A3の如く広がるにもかゝわらず、保護ライ
ンＢは固定のまゝであるから、入力周波数が高い
場合には、保護動作を必要としない場合でも保護
回路が動作するので出力信号に歪を生ずる等不都
合があつた。本発明はこの様な欠点を除去するた
めに成されたもので、以下実施例に従つて詳細に
説明する。
第２図は本発明の保護回路をSEPPトランジス
タ電力増幅器に用いたる場合の一実施例である。
図において１及び２はプリトライバ段からの信号
入力端子で出力トランジスタ３及び４のベースに
接続され又そのコレクタは各々正及び負電源に接
続され、エミツタは各々抵抗５及び６を介して７
の共通出力端子で結合され、負荷８を介して接地
されエミツタホロワを構成している。保護回路の
構成は第１図で示される従来の回路が基本となつ
ており、負荷８を１辺としてNPN側では、エミ
ツタ抵抗５、抵抗９そして抵抗１１とダイオード
１３からなるブリツジ回路をPNP側はエミツタ
抵抗６，抵抗１０そして抵抗１２とダイオード内
のブリツジ回路を構成し、出力を制御トランジス
タ１５及び１６に供給し入力信号を制限してい
る。この従来の回路に加え制御トランジスタ１５
及び１６のベースと接地間に接続される直列回
路、即ち抵抗１１及び１２の各々にダイオード１
３及び１４を直列接続して成る直列回路、と並列
にNPN側はベースから抵抗３１をスイツチング
トランジスタ３０を介して負電源−Ｂに接続し、
又PNP側はベースから抵抗３６をスイツチング
トランジスタ３５を介して正電源＋Ｂに接続す
る。又出力端子７の出力電圧を抵抗１７，１９と
コンデンサ１８，２０から成る例えば100Hz程度
の低域通過波器４０を通し更にダイオード２１
とコンデンサ２２及び抵抗２３から成る検波回路
４１で直流電圧に変換し、その出力をトランジス
タ２４，２５と抵抗２７，２８，２９から成るス
イツチング回路４２に供給し、その出力をNPN
側の前記ブリツジの一辺に接続したスイツチング
トランジスタ３０のベースに供給している。又
PNP側へはさらにトランジスタ３２と抵抗３３，
３４で反転しスイツチングトランジスタ３５のベ
ースに供給している。
タ電力増幅器に用いたる場合の一実施例である。
図において１及び２はプリトライバ段からの信号
入力端子で出力トランジスタ３及び４のベースに
接続され又そのコレクタは各々正及び負電源に接
続され、エミツタは各々抵抗５及び６を介して７
の共通出力端子で結合され、負荷８を介して接地
されエミツタホロワを構成している。保護回路の
構成は第１図で示される従来の回路が基本となつ
ており、負荷８を１辺としてNPN側では、エミ
ツタ抵抗５、抵抗９そして抵抗１１とダイオード
１３からなるブリツジ回路をPNP側はエミツタ
抵抗６，抵抗１０そして抵抗１２とダイオード内
のブリツジ回路を構成し、出力を制御トランジス
タ１５及び１６に供給し入力信号を制限してい
る。この従来の回路に加え制御トランジスタ１５
及び１６のベースと接地間に接続される直列回
路、即ち抵抗１１及び１２の各々にダイオード１
３及び１４を直列接続して成る直列回路、と並列
にNPN側はベースから抵抗３１をスイツチング
トランジスタ３０を介して負電源−Ｂに接続し、
又PNP側はベースから抵抗３６をスイツチング
トランジスタ３５を介して正電源＋Ｂに接続す
る。又出力端子７の出力電圧を抵抗１７，１９と
コンデンサ１８，２０から成る例えば100Hz程度
の低域通過波器４０を通し更にダイオード２１
とコンデンサ２２及び抵抗２３から成る検波回路
４１で直流電圧に変換し、その出力をトランジス
タ２４，２５と抵抗２７，２８，２９から成るス
イツチング回路４２に供給し、その出力をNPN
側の前記ブリツジの一辺に接続したスイツチング
トランジスタ３０のベースに供給している。又
PNP側へはさらにトランジスタ３２と抵抗３３，
３４で反転しスイツチングトランジスタ３５のベ
ースに供給している。
上記低域通過波器４０及び検波回路４１から
成る周波数検出回路により動作するスイツチング
トランジスタ３０及び３５を介して、抵抗３１及
び３６をトランジスタ１５及び１６のベースに接
続することにより、信号の周波数が低域通過波
器４０の設定周波数100Hzより低い成分によつて、
検波回路４１の出力の直流電圧がほぼ定まり、こ
の電圧が大きいと、スイツチング回路４２のトラ
ンジスタ２４が導通状態になつて、トランジスタ
２５が遮断状態となり、従つて、ブリツジ回路中
のスイツチングトランジスタ３０及び３５は遮断
状態となり、従来のブリツジ回路と同じになる。
それに対し、周波数100Hz以下の成分のレベルが
小さい場合、100Hz以上の成分は低域通過波器
４０により減衰されるので、スイツチングトラン
ジスタ２４が遮断状態となりスイツチングトラン
ジスタ３０及び３５は導通となりトランジスタ１
５及び１６のベースと負及び正の電源−Ｂ及び＋
Ｂとの間に抵抗３１及び３６が接続されたことに
なる。第３図はNPNの出力トランジスタ３の側
について保護動作が開始されるコレクタ電流ICと
動作電圧VCEの関係を示したもので、まず上記設
定周波数以下の低い周波数では従来の回路と同じ
であるから保護ラインはＢで示され保護トランジ
スタ１５，１６の保護動作領域は広いままであ
る。従つて、出力トランジスタ３，４が増幅動作
する増幅動作領域はせまい。それに対し低い周波
数成分のレベルが小さい場合は、上述の様に、ト
ランジスタ１５及び１６のベースはそれぞれ抵抗
３１及び３６を介して負及び正の電源に接続され
ている為保護ラインは動作電圧VCEが電源電圧VB
以上、即ちダイオード１３及び１４がオフの場
合、抵抗１１及び１２の影響がなくなるが、上述
の如く電源−Ｂ及び＋Ｂに一端が接続された抵抗
３１及び３６の影響により、トランジスタ１５及
び１６が非導通となる方向にそのベースがバイア
スされるので、保護ラインはＣの如く保護動作範
囲をせばめる側に移動する。又、動作電圧VCEが
電源電圧VB以下、即ちダイオード１３，１４が
オンの場合保護ラインは、抵抗１１及び１２の影
響の他、上述と同様に抵抗３１及び３６の影響が
加わるので、保護ラインＢよりせばまりＣの如く
移動する。即ち、保護トランジスタ１５，１６が
オンとなつて保護動作する保護動作領域はせまく
なり、従つて出力トランジスタが保護回路の影響
を受けずに増幅動作する増幅動作領域は広くな
る。
成る周波数検出回路により動作するスイツチング
トランジスタ３０及び３５を介して、抵抗３１及
び３６をトランジスタ１５及び１６のベースに接
続することにより、信号の周波数が低域通過波
器４０の設定周波数100Hzより低い成分によつて、
検波回路４１の出力の直流電圧がほぼ定まり、こ
の電圧が大きいと、スイツチング回路４２のトラ
ンジスタ２４が導通状態になつて、トランジスタ
２５が遮断状態となり、従つて、ブリツジ回路中
のスイツチングトランジスタ３０及び３５は遮断
状態となり、従来のブリツジ回路と同じになる。
それに対し、周波数100Hz以下の成分のレベルが
小さい場合、100Hz以上の成分は低域通過波器
４０により減衰されるので、スイツチングトラン
ジスタ２４が遮断状態となりスイツチングトラン
ジスタ３０及び３５は導通となりトランジスタ１
５及び１６のベースと負及び正の電源−Ｂ及び＋
Ｂとの間に抵抗３１及び３６が接続されたことに
なる。第３図はNPNの出力トランジスタ３の側
について保護動作が開始されるコレクタ電流ICと
動作電圧VCEの関係を示したもので、まず上記設
定周波数以下の低い周波数では従来の回路と同じ
であるから保護ラインはＢで示され保護トランジ
スタ１５，１６の保護動作領域は広いままであ
る。従つて、出力トランジスタ３，４が増幅動作
する増幅動作領域はせまい。それに対し低い周波
数成分のレベルが小さい場合は、上述の様に、ト
ランジスタ１５及び１６のベースはそれぞれ抵抗
３１及び３６を介して負及び正の電源に接続され
ている為保護ラインは動作電圧VCEが電源電圧VB
以上、即ちダイオード１３及び１４がオフの場
合、抵抗１１及び１２の影響がなくなるが、上述
の如く電源−Ｂ及び＋Ｂに一端が接続された抵抗
３１及び３６の影響により、トランジスタ１５及
び１６が非導通となる方向にそのベースがバイア
スされるので、保護ラインはＣの如く保護動作範
囲をせばめる側に移動する。又、動作電圧VCEが
電源電圧VB以下、即ちダイオード１３，１４が
オンの場合保護ラインは、抵抗１１及び１２の影
響の他、上述と同様に抵抗３１及び３６の影響が
加わるので、保護ラインＢよりせばまりＣの如く
移動する。即ち、保護トランジスタ１５，１６が
オンとなつて保護動作する保護動作領域はせまく
なり、従つて出力トランジスタが保護回路の影響
を受けずに増幅動作する増幅動作領域は広くな
る。
以上により波器周波数をさかいに保護回路の
保護ラインを切換える事が出来中高域では正常動
作する範囲が広がり特性改善が出来る。
保護ラインを切換える事が出来中高域では正常動
作する範囲が広がり特性改善が出来る。
以上の説明において抵抗３１及び３６のそれぞ
れにスイツチングトランジスタ３０及び３５を直
列に接続した回路はそれぞれ保護動作領域変更回
路であるが、これに限らず種々なる回路を用いる
ことが出来る。第４図に他の動作領域変更回路を
用いた場合の本発明の一実施例を示す。図におい
て第２図と異なるのは、トランジスタ３０及び３
５のコレクタとそれぞれ、抵抗１１とダイオード
１３との共通接続点３７及び抵抗１２とダイオー
ド１４との共通接続点３８に接続し、第２図にお
ける抵抗３６及び３１を除去した点であり、他の
部分は第２図と同一であるからその説明を省略す
る。
れにスイツチングトランジスタ３０及び３５を直
列に接続した回路はそれぞれ保護動作領域変更回
路であるが、これに限らず種々なる回路を用いる
ことが出来る。第４図に他の動作領域変更回路を
用いた場合の本発明の一実施例を示す。図におい
て第２図と異なるのは、トランジスタ３０及び３
５のコレクタとそれぞれ、抵抗１１とダイオード
１３との共通接続点３７及び抵抗１２とダイオー
ド１４との共通接続点３８に接続し、第２図にお
ける抵抗３６及び３１を除去した点であり、他の
部分は第２図と同一であるからその説明を省略す
る。
以上の構成によれば100Hz以下の成分の信号が
所定レベル以下であれば上述の様にして、トラン
ジスタ３０及び３５がオンになり、上記接続点３
７及び３８がそれぞ電源−Ｂ及び＋Ｂに接続され
るからこの場合の保護ラインは第５図C′の如くな
り、第２図の場合と同様に、出力信号に低域成分
を含まない場合における保護回路の無用の動作を
除去することが出来る。本発明の保護回路を用い
て電力増幅器を構成する事により出力半導体素子
を確実に保護すると共に、音声信号中の最もエネ
ルギー分布の多い中域及び高域において保護回路
が無用の動作をすることが無くなり、増幅器の
中、高域周波数での特性を改善出来る。
所定レベル以下であれば上述の様にして、トラン
ジスタ３０及び３５がオンになり、上記接続点３
７及び３８がそれぞ電源−Ｂ及び＋Ｂに接続され
るからこの場合の保護ラインは第５図C′の如くな
り、第２図の場合と同様に、出力信号に低域成分
を含まない場合における保護回路の無用の動作を
除去することが出来る。本発明の保護回路を用い
て電力増幅器を構成する事により出力半導体素子
を確実に保護すると共に、音声信号中の最もエネ
ルギー分布の多い中域及び高域において保護回路
が無用の動作をすることが無くなり、増幅器の
中、高域周波数での特性を改善出来る。
第１図は従来の増幅器の保護回路を示す回路
図、第２図及び第４図は本発明の一実施例を示す
回路図、第３図及び第５図はその動作説明図であ
る。 図中４０は低域通過波器、４１は検波回路、
４２はスイツチング回路である。
図、第２図及び第４図は本発明の一実施例を示す
回路図、第３図及び第５図はその動作説明図であ
る。 図中４０は低域通過波器、４１は検波回路、
４２はスイツチング回路である。
Claims (1)
- １ 出力トランジスタのエミツタをエミツタ抵抗
を介して負荷端に接続し、上記出力トランジスタ
のベースと負荷端に各々保護トランジスタのコレ
クタとエミツタとを接続し、保護トランジスタの
ベースに第１の抵抗を介して出力トランジスタの
エミツタの電圧を印加すると共に、上記保護トラ
ンジスタのベースを第２の抵抗を介して接地した
増幅器において、上記増幅器に印加される信号の
低域周波数成分が所定レベル以下であると検出出
力を発生する検出手段と、上記出力トランジスタ
のエミツタから上記保護トランジスタのベースに
加えられる上記電圧に抗したレベルの直流電圧を
上記検出出力の発生に応じて上記保護トランジス
タのベースに加えるスイツチング手段とを設けた
ことを特徴とする増幅器の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14334279A JPS5668009A (en) | 1979-11-07 | 1979-11-07 | Protecting circuit for amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14334279A JPS5668009A (en) | 1979-11-07 | 1979-11-07 | Protecting circuit for amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5668009A JPS5668009A (en) | 1981-06-08 |
| JPS643366B2 true JPS643366B2 (ja) | 1989-01-20 |
Family
ID=15336550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14334279A Granted JPS5668009A (en) | 1979-11-07 | 1979-11-07 | Protecting circuit for amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5668009A (ja) |
-
1979
- 1979-11-07 JP JP14334279A patent/JPS5668009A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5668009A (en) | 1981-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3962592A (en) | Current source circuit arrangement | |
| US4549147A (en) | Load impedance detector for audio power amplifiers | |
| US3904972A (en) | Acoustic amplifier | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| US4410859A (en) | Signal amplifier circuit arrangement with output current limiting function | |
| JPH0516689B2 (ja) | ||
| EP0280327B1 (en) | Audio output amplifier | |
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| GB2027307A (en) | Transistor power amplifier protection circuit | |
| JPH0546571B2 (ja) | ||
| EP1181773B1 (en) | Overvoltage protection | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JPH0468810B2 (ja) | ||
| EP0185412B1 (en) | Circuit arrangement for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
| JPS643366B2 (ja) | ||
| US4284912A (en) | Switching circuits for differential amplifiers | |
| JPS6119536Y2 (ja) | ||
| US4977340A (en) | Device for protecting an electrical circuit against interference pulses | |
| US4513251A (en) | Miller compensation for an operational amplifier | |
| JPS6119537Y2 (ja) | ||
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JPS6126245B2 (ja) | ||
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JPS6046572B2 (ja) | 電源投入時誤動作防止回路 |