JPS6119536Y2 - - Google Patents
Info
- Publication number
- JPS6119536Y2 JPS6119536Y2 JP15340779U JP15340779U JPS6119536Y2 JP S6119536 Y2 JPS6119536 Y2 JP S6119536Y2 JP 15340779 U JP15340779 U JP 15340779U JP 15340779 U JP15340779 U JP 15340779U JP S6119536 Y2 JPS6119536 Y2 JP S6119536Y2
- Authority
- JP
- Japan
- Prior art keywords
- class
- transistors
- voltage
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001681 protective effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
増幅器における出力トランジスタに過大な電圧
電流が加わるとトランジスタが破壊される。第２
図曲線Ａはこの出力トランジスタが破壊に致るコ
レクタエミツタ間電圧及びコレクタ電流の関係を
図示したもので、ASOラインと一般に呼ばれて
いる。又曲線Ｌは出力トランジスタの動作ライン
である。このASOラインＡで示される領域外
（斜線部）でトランジスタが動作することのない
様に従来より第１図の如きトランジスタ保護回路
が用いられていた。図において入力端子１及び２
はそれぞれNPN及びPNPトランジスタ３及び４
のベースに接続されると共にNPN及びPNPトラ
ンジスタ１５及び１６のコレクタに接続される。
トランジスタ３及び４のコレクタはそれぞれ電源
（＋Ｂ）及び（−Ｂ）に接続され、エミツタはそ
れぞれ抵抗５及び６を介して負荷端７に接続され
る。トランジスタ１５及び１６のベースはそれぞ
れ抵抗９及び１０を介して上記トランジスタ３及
び４のエミツタに接続されると共に、抵抗１１及
び１２を介してダイオード１３及び１４のアノー
ド及びカノードに接続される。ダイオード１３及
び１４のカソード及びアノードは接地される。ト
ランジスタ１５及び１６のエミツタは負荷端７に
接続され、負荷端７と接地間には負荷８が接続さ
れる。
電流が加わるとトランジスタが破壊される。第２
図曲線Ａはこの出力トランジスタが破壊に致るコ
レクタエミツタ間電圧及びコレクタ電流の関係を
図示したもので、ASOラインと一般に呼ばれて
いる。又曲線Ｌは出力トランジスタの動作ライン
である。このASOラインＡで示される領域外
（斜線部）でトランジスタが動作することのない
様に従来より第１図の如きトランジスタ保護回路
が用いられていた。図において入力端子１及び２
はそれぞれNPN及びPNPトランジスタ３及び４
のベースに接続されると共にNPN及びPNPトラ
ンジスタ１５及び１６のコレクタに接続される。
トランジスタ３及び４のコレクタはそれぞれ電源
（＋Ｂ）及び（−Ｂ）に接続され、エミツタはそ
れぞれ抵抗５及び６を介して負荷端７に接続され
る。トランジスタ１５及び１６のベースはそれぞ
れ抵抗９及び１０を介して上記トランジスタ３及
び４のエミツタに接続されると共に、抵抗１１及
び１２を介してダイオード１３及び１４のアノー
ド及びカノードに接続される。ダイオード１３及
び１４のカソード及びアノードは接地される。ト
ランジスタ１５及び１６のエミツタは負荷端７に
接続され、負荷端７と接地間には負荷８が接続さ
れる。
以上の如き従来例においてはダイオード１３及
び１４は、それぞれトランジスタ３及び４のエミ
ツタ電圧がダイオードの順方向電圧以上の場合、
即ちトランジスタ３及び４のコレクタエミツタ間
電圧（以下動作電圧とする）ＶCEが電源電圧ＶB
以下の場合にオンになる。この場合ダイオードの
インピーダンスは小さいので無視すると、抵抗
５，９，１１及び負荷８による第１のブリツジ回
路と、抵抗６，１０，１２及び負荷８による第２
のブリツジ回路とが形成される。こゝで負荷８の
短絡等により第１及び第２のブリツジの平衡がく
ずれるとそれぞれトランジスタ１５及び１６のベ
ースエミツタ間に検出電圧が発生してトランジス
タ１５及び１６がオンになり、入力端子１，２よ
りトランジスタ３，４に印加される入力信号が遮
断されトランジスタ３，４が保護される。今抵抗
５，９及び１１の抵抗値と抵抗６，１０及び１２
の抵抗値をそれぞれＲE，R1及びR2とし、トラン
ジスタ１５及び１６のベースエミツタ間電圧をＶ
BEとすると、トランジスタ１５及び１６がオンに
なる為のトランジスタ３及び４のコレクタ電流Ｉ
Cは ＩC＝Ｒ１・ＶＢ＋Ｒ２・ＶＢＥ／ＲＥ（Ｒ１＋Ｒ２
） −Ｒ１／ＲＥ（Ｒ１＋Ｒ２）・ＶCE …(1) となる。
び１４は、それぞれトランジスタ３及び４のエミ
ツタ電圧がダイオードの順方向電圧以上の場合、
即ちトランジスタ３及び４のコレクタエミツタ間
電圧（以下動作電圧とする）ＶCEが電源電圧ＶB
以下の場合にオンになる。この場合ダイオードの
インピーダンスは小さいので無視すると、抵抗
５，９，１１及び負荷８による第１のブリツジ回
路と、抵抗６，１０，１２及び負荷８による第２
のブリツジ回路とが形成される。こゝで負荷８の
短絡等により第１及び第２のブリツジの平衡がく
ずれるとそれぞれトランジスタ１５及び１６のベ
ースエミツタ間に検出電圧が発生してトランジス
タ１５及び１６がオンになり、入力端子１，２よ
りトランジスタ３，４に印加される入力信号が遮
断されトランジスタ３，４が保護される。今抵抗
５，９及び１１の抵抗値と抵抗６，１０及び１２
の抵抗値をそれぞれＲE，R1及びR2とし、トラン
ジスタ１５及び１６のベースエミツタ間電圧をＶ
BEとすると、トランジスタ１５及び１６がオンに
なる為のトランジスタ３及び４のコレクタ電流Ｉ
Cは ＩC＝Ｒ１・ＶＢ＋Ｒ２・ＶＢＥ／ＲＥ（Ｒ１＋Ｒ２
） −Ｒ１／ＲＥ（Ｒ１＋Ｒ２）・ＶCE …(1) となる。
又ダイオード１３及び１４は、それぞれトラン
ジスタ３及び４のエミツタ電圧がダイオードの順
方向電圧以下の場合、即ちトランジスタ３及び４
の動作電圧ＶCEが電源電圧ＶB以上の場合にオフ
になる。この場合トランジスタ１５及び１６はト
ランジスタ３及び４を流れるコレクタ電流ＩCに
よる抵抗５及び６の電圧降下が所定値を越える場
合にオンになる。
ジスタ３及び４のエミツタ電圧がダイオードの順
方向電圧以下の場合、即ちトランジスタ３及び４
の動作電圧ＶCEが電源電圧ＶB以上の場合にオフ
になる。この場合トランジスタ１５及び１６はト
ランジスタ３及び４を流れるコレクタ電流ＩCに
よる抵抗５及び６の電圧降下が所定値を越える場
合にオンになる。
即ち上記コレクタ電流ＩCが一定値I1以上にな
るとトランジスタ１５及び１６はオンになる。従
つてこの場合 I1＝ＶＢＥ／ＲＥ ……(2) となる。
るとトランジスタ１５及び１６はオンになる。従
つてこの場合 I1＝ＶＢＥ／ＲＥ ……(2) となる。
第２図に示す保護ラインＢは、上述の如きトラ
ンジスタ１５又は１６がオンになるさいの、トラ
ンジスタ３又は４の動作電圧ＶCEとコレクタ電流
ＩCとの関係を図示するものである。
ンジスタ１５又は１６がオンになるさいの、トラ
ンジスタ３又は４の動作電圧ＶCEとコレクタ電流
ＩCとの関係を図示するものである。
上述の従来の増幅器の保護回路においてトラン
ジスタ３，４をＡ級動作とＢ級動作のいずれかに
切換おて動作させるには、この切換と連動して電
源電圧ＶBをも切換えＡ級動作における電源電圧
を下げることによりコレクタ損失の増大を防ぐ必
要がある。今第２図においてＢ級動作における電
源電圧ＶBをV1としＡ級動作における電源電圧Ｖ
BをV2とすると、Ａ級動作における保護ラインは
図中の保護ラインＣの如くなる。
ジスタ３，４をＡ級動作とＢ級動作のいずれかに
切換おて動作させるには、この切換と連動して電
源電圧ＶBをも切換えＡ級動作における電源電圧
を下げることによりコレクタ損失の増大を防ぐ必
要がある。今第２図においてＢ級動作における電
源電圧ＶBをV1としＡ級動作における電源電圧Ｖ
BをV2とすると、Ａ級動作における保護ラインは
図中の保護ラインＣの如くなる。
従つてＡ級動作における保護ラインがASOラ
インＡから大きく離れる為出力トランジスタ３，
４が破壊するおそれのない領域でも保護動作が行
なわれて不都合であつた。
インＡから大きく離れる為出力トランジスタ３，
４が破壊するおそれのない領域でも保護動作が行
なわれて不都合であつた。
本考案は上述の如き不都合を改良する為なされ
たもので、以下実施例に従つて詳細に説明する。
たもので、以下実施例に従つて詳細に説明する。
第３図は本考案の一実施例である。図に於て第
１図の従来例と同一の部分には同一符号を付して
詳細な説明を省略する。
１図の従来例と同一の部分には同一符号を付して
詳細な説明を省略する。
即ち、第３図に於ては、トランジスタ１５及び
１６のベースはそれぞれ抵抗１７及び１８を介し
てトランジスタ１９及び２０のコレクタに接続さ
れる。又トランジスタ１９及び２０のエミツタは
前記負荷端７に接続され、ベースはそれぞれ電源
電圧検出回路２１及び２２に接続される。他は第
１図と同様である。
１６のベースはそれぞれ抵抗１７及び１８を介し
てトランジスタ１９及び２０のコレクタに接続さ
れる。又トランジスタ１９及び２０のエミツタは
前記負荷端７に接続され、ベースはそれぞれ電源
電圧検出回路２１及び２２に接続される。他は第
１図と同様である。
以上の構成に於て、出力トランジスタ３及び４
をＢ級動作させる場合は前述の如く電源電圧ＶB
は高く成されており、この場合電源電圧検出回路
２１及び２２の出力はそれぞれトランジスタ１９
及び２０をオフにする程度の出力を生じる様に成
されている。
をＢ級動作させる場合は前述の如く電源電圧ＶB
は高く成されており、この場合電源電圧検出回路
２１及び２２の出力はそれぞれトランジスタ１９
及び２０をオフにする程度の出力を生じる様に成
されている。
従つてＢ級動作の場合は保護動作は従来例に示
したものと同様に第４図の保護ラインＢの如く成
される。
したものと同様に第４図の保護ラインＢの如く成
される。
次にトランジスタ３及び４をＡ級動作させる場
合は前述の如く電源電圧ＶBは前記電圧V1よりも
低くV2と成され、この場合電源電圧検出回路２
１及び２２の出力はそれぞれトランジスタ１９及
び２０をオンにする程度の出力を生ずる様に成さ
れている。従つて抵抗１７及び１８がそれぞれト
ランジスタ１５及び１６のベースエミツタ間に並
列に入る。こゝでダイオード１３及び１４はトラ
ンジスタ３及び４の動作電圧ＶCEがV2以上の範
囲になるとオフとなる。
合は前述の如く電源電圧ＶBは前記電圧V1よりも
低くV2と成され、この場合電源電圧検出回路２
１及び２２の出力はそれぞれトランジスタ１９及
び２０をオンにする程度の出力を生ずる様に成さ
れている。従つて抵抗１７及び１８がそれぞれト
ランジスタ１５及び１６のベースエミツタ間に並
列に入る。こゝでダイオード１３及び１４はトラ
ンジスタ３及び４の動作電圧ＶCEがV2以上の範
囲になるとオフとなる。
従つてこの範囲では保護動作が開始されるトラ
ンジスタ３及び４のコレクタ電流I2は抵抗１７及
び１８の抵抗値をR3とすると I2＝ＶＢＥ／ＲＥ・Ｒ１＋Ｒ３／Ｒ３ ……(3) で与えられる第４図Ｄの如くなる。
ンジスタ３及び４のコレクタ電流I2は抵抗１７及
び１８の抵抗値をR3とすると I2＝ＶＢＥ／ＲＥ・Ｒ１＋Ｒ３／Ｒ３ ……(3) で与えられる第４図Ｄの如くなる。
従つて第４図の如く、トランジスタ３及び４の
動作電圧ＶCEが電源電圧より高い範囲では、保護
動作が開始されるコレクタ電流はＢ級動作時には
I1、Ａ級動作時にはI2となり２式及び３式から明
らかな様にI2＞I1であるからＡ級動作時において
はトランジスタの動作範囲が従来より広がること
になる。
動作電圧ＶCEが電源電圧より高い範囲では、保護
動作が開始されるコレクタ電流はＢ級動作時には
I1、Ａ級動作時にはI2となり２式及び３式から明
らかな様にI2＞I1であるからＡ級動作時において
はトランジスタの動作範囲が従来より広がること
になる。
なおＡ級動作時に保護動作が開始される上述の
コレクタ電流I2はＡ級動作の無信号時のコレクタ
電流の２倍に設定しておけば、正常なＡ級動作の
全範囲に於て無用の保護動作が行なわれる不都合
が生じない。
コレクタ電流I2はＡ級動作の無信号時のコレクタ
電流の２倍に設定しておけば、正常なＡ級動作の
全範囲に於て無用の保護動作が行なわれる不都合
が生じない。
以上の様に本考案によればＡ級、AB級又はＢ
級等のうちの少くとも２つの動作のいずれかに切
換えるさい、連動して切換わる電源電圧に対応し
て最適な保護動作が行なわれるという優れた効果
を得るこが出来る。
級等のうちの少くとも２つの動作のいずれかに切
換えるさい、連動して切換わる電源電圧に対応し
て最適な保護動作が行なわれるという優れた効果
を得るこが出来る。
第１図は従来の増幅器の保護回路を示す回路
図、第２図はその動作説明図、第３図は本考案の
１実施例を示す回路図、第４図はその動作説明図
である。 図に於て３，４，１５，１６，１９及び２０は
トランジスタ、５．６，９，１０，１１，１２，
１７及び１８は抵抗、１３，１４はダイオードで
ある。
図、第２図はその動作説明図、第３図は本考案の
１実施例を示す回路図、第４図はその動作説明図
である。 図に於て３，４，１５，１６，１９及び２０は
トランジスタ、５．６，９，１０，１１，１２，
１７及び１８は抵抗、１３，１４はダイオードで
ある。
Claims (1)
- 出力トランジスタのエミツタをエミツタ抵抗を
介して負荷端に接続し、Ａ級Ｂ級間の動作切換も
しくはＡ級AB級間の動作切換の内の少くとも１
つの動作切換を可能とし、上記切換に連動して電
源電圧を切り換える様にし、上記出力トランジス
タのベースと負荷端との間に保護トランジスタの
コレクタとエミツタとを接続し、保護トランジス
タのベースを第１の抵抗を介して出力トランジス
タのエミツタに接続すると共に、第２の抵抗とダ
イオードとの直列回路を介して接地した増幅器に
おいて、上記保護トランジスタのベースを第３の
抵抗とスイツチング回路との直列回路を介して上
記負荷端に接続し、上記スイツチング回路の開閉
を上記動作切換に応じてＡ級の場合に閉とし、Ｂ
級又はAB級の場合に開とする様に制御すること
を特徴とする増幅器の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15340779U JPS6119536Y2 (ja) | 1979-11-05 | 1979-11-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15340779U JPS6119536Y2 (ja) | 1979-11-05 | 1979-11-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5671605U JPS5671605U (ja) | 1981-06-12 |
| JPS6119536Y2 true JPS6119536Y2 (ja) | 1986-06-12 |
Family
ID=29384179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15340779U Expired JPS6119536Y2 (ja) | 1979-11-05 | 1979-11-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6119536Y2 (ja) |
-
1979
- 1979-11-05 JP JP15340779U patent/JPS6119536Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5671605U (ja) | 1981-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4330757A (en) | Semiconductor power amplification circuit | |
| GB2030808A (en) | Protecting transistors | |
| JPH0121703B2 (ja) | ||
| EP0280327B1 (en) | Audio output amplifier | |
| JPH0546571B2 (ja) | ||
| JPS6119536Y2 (ja) | ||
| US4644294A (en) | Device for protecting a push-pull output stage against a short-circuit between the output terminal and the positive pole of the supply | |
| JPS6119537Y2 (ja) | ||
| JPH0516691B2 (ja) | ||
| US4274018A (en) | Saturation limited bias circuit for complementary transistors | |
| JPS5938762B2 (ja) | Ｏｔｌ回路の保護回路 | |
| US4199797A (en) | Protective circuit for amplifier circuits | |
| JP4483010B2 (ja) | 電力増幅器用保護回路 | |
| JPS6126966Y2 (ja) | ||
| JPH0115239Y2 (ja) | ||
| GB2148066A (en) | Improvements in or relating to short-circuit protection devices of output stages | |
| JPS6145625Y2 (ja) | ||
| JP3035921B2 (ja) | 高周波電力増幅装置 | |
| JPS6231522B2 (ja) | ||
| JPH0714130B2 (ja) | 信号線路に生じる障害電圧に対するモノリシック集積化された保護回路装置 | |
| JPS643366B2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPH0615296Y2 (ja) | 過負荷検出回路 | |
| JPS6110336Y2 (ja) | ||
| JPS6333367Y2 (ja) |