JPS6231522B2 - - Google Patents
Info
- Publication number
- JPS6231522B2 JPS6231522B2 JP53066042A JP6604278A JPS6231522B2 JP S6231522 B2 JPS6231522 B2 JP S6231522B2 JP 53066042 A JP53066042 A JP 53066042A JP 6604278 A JP6604278 A JP 6604278A JP S6231522 B2 JPS6231522 B2 JP S6231522B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistors
- transistor
- power
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 230000006378 damage Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は電力増幅装置、特に一対の電力増幅器
を用いて一つの負荷の出力を供給する電力増幅装
置に関する。
を用いて一つの負荷の出力を供給する電力増幅装
置に関する。
従来の出力トランジスタ方式の直接結合電力増
幅器を一対用いて１つの負荷に出力を供給する構
成の動作をBTL（バランストランスフオーマレ
ス（BALANCED TRANSFORMERLESS））動
作といい、このようなBTL動作を行なわせる電
力増幅装置は、第１図に示すように駆動トランジ
スタ３と、トランジスタ５および６よりなる複合
NPNトランジスタとトランジスタ７，８および
９よりなる複合PNPトランジスタからなるシング
ルエンデツドプツシユプル回路ａ及び同じ構成の
回路a′の一対の電力増幅器をアースライン（接地
端子ｅ）に対し対称に接続して構成されている。
入力端子ｂ，b′に印加された入力信号は駆動トラ
ンジスタ３，３′で増幅された後、電流増幅率が
大となるように接続された複合トランジスタすな
わち、トランジスタ５，５′および６，６′よりな
る複合NPNトランジスタとトランジスタ７，
７′，８，８′および９，９′よりなる複合PNPト
ランジスタを通して、出力端子ｄ，d′に出力され
る。一対の電力増幅器をBTL動作させるには、
入力端子ｂ，b′に逆相同振幅の入力信号を印加
し、一対の電力増幅器で増幅した後、出力端子
ｄ，d′に逆相同振幅の出力信号を得て、出力端子
ｄ，d′間に接続された負荷ｆを駆動することとな
る。４，４′はバイアス決定および温度補償用の
ダイオードである。抵抗１０，１０′，１１，１
１′トランジスタ１２，１２′，１３，１３′は出
力トランジスタ６，６′，９，９′の過大電流を制
限し、それら出力トランジスタの過大電流による
破壊を防止するための保護回路を構成している。
この保護回路は、出力トランジスタのエミツタに
小抵抗１０，１０′，１１，１１′を接続し、該小
抵抗に流れる電流によつて生じる電位差をトラン
ジスタ１２，１２′，１３，１３′で検出し、出力
トランジスタに流れる電流が過大電流の時に該ト
ランジスタ１２，１２′，１３，１３′が導通し、
出力トランジスタへの駆動電流の一部を引き込む
ことにより該駆動電流を制限し、出力トランジス
タの過大電流を制限してその破壊を防止するよう
に動作する。ただし、該保護回路の動作する時の
出力トランジスタに流れる過大電流値は定常の電
力増巾器の動作時に流れる電流値より大きく、定
常状態では、該保護回路は動作しない電流値に設
定される。このため、該保護回路は出力端子ｄ，
d′が電源の一端ｃ，c′あるいはｅに接続された場
合や過負荷時（負荷ｆが小さい時）の異常状態時
に出力トランジスタに流れる過大電流を制限し、
出力トランジスタ９，９′および６，６′の破壊防
止に有効である。しかしながら該保護回路を備え
た電力増幅器を一対用い、該電力増巾器の出力端
子間に負荷を接続してBTL動作を行なわせる電
力増巾装置においては、一方の電力増巾器の出力
端子が電源の一端に接続された時、該電力増巾器
の出力トランジスタの破壊防止が行なわれるが、
他の電力増巾器の出力端子は、負荷を通して、電
源の一端に接続されることとなり、負荷は、他方
の電力増巾器の出力端子の所定の直流出力電圧
と、この直流出力電圧に重畳した入力端子に印加
されて、増巾された出力信号で駆動される。無信
号時には、出力端子の直流出力電圧、一般に電力
増巾器に印加される電源電圧の半分の電圧が負荷
のスピーカに印加されるため、スピーカのボイス
コイルには直流過大電流が流れ、この過大電流の
ためボイスコイルが断線してしまう原因となるこ
とがしばしばある。今一方の電力増巾器ａの出力
端子ｄが接地端子ｅに接続された場合を述べると
電力増巾器ａの出力トランジスタ６には電源端子
ｃからそのコレクタにそのエミツタから小抵抗１
０を通して接地端子ｅに過大電流が流れるため、
トランジスタ１２が導通して出力トランジスタ６
の過大電流が制限されて破壊防止されるが、他方
の電力増巾器a′の出力端子d′の直流出力電圧と負
荷ｆのインピーダンスで定まる直流電流が電源端
子c′から出力トランジスタ６′小抵抗１０′出力端
子d′および負荷ｆを通を通して接地端子ｅに流れ
る。
幅器を一対用いて１つの負荷に出力を供給する構
成の動作をBTL（バランストランスフオーマレ
ス（BALANCED TRANSFORMERLESS））動
作といい、このようなBTL動作を行なわせる電
力増幅装置は、第１図に示すように駆動トランジ
スタ３と、トランジスタ５および６よりなる複合
NPNトランジスタとトランジスタ７，８および
９よりなる複合PNPトランジスタからなるシング
ルエンデツドプツシユプル回路ａ及び同じ構成の
回路a′の一対の電力増幅器をアースライン（接地
端子ｅ）に対し対称に接続して構成されている。
入力端子ｂ，b′に印加された入力信号は駆動トラ
ンジスタ３，３′で増幅された後、電流増幅率が
大となるように接続された複合トランジスタすな
わち、トランジスタ５，５′および６，６′よりな
る複合NPNトランジスタとトランジスタ７，
７′，８，８′および９，９′よりなる複合PNPト
ランジスタを通して、出力端子ｄ，d′に出力され
る。一対の電力増幅器をBTL動作させるには、
入力端子ｂ，b′に逆相同振幅の入力信号を印加
し、一対の電力増幅器で増幅した後、出力端子
ｄ，d′に逆相同振幅の出力信号を得て、出力端子
ｄ，d′間に接続された負荷ｆを駆動することとな
る。４，４′はバイアス決定および温度補償用の
ダイオードである。抵抗１０，１０′，１１，１
１′トランジスタ１２，１２′，１３，１３′は出
力トランジスタ６，６′，９，９′の過大電流を制
限し、それら出力トランジスタの過大電流による
破壊を防止するための保護回路を構成している。
この保護回路は、出力トランジスタのエミツタに
小抵抗１０，１０′，１１，１１′を接続し、該小
抵抗に流れる電流によつて生じる電位差をトラン
ジスタ１２，１２′，１３，１３′で検出し、出力
トランジスタに流れる電流が過大電流の時に該ト
ランジスタ１２，１２′，１３，１３′が導通し、
出力トランジスタへの駆動電流の一部を引き込む
ことにより該駆動電流を制限し、出力トランジス
タの過大電流を制限してその破壊を防止するよう
に動作する。ただし、該保護回路の動作する時の
出力トランジスタに流れる過大電流値は定常の電
力増巾器の動作時に流れる電流値より大きく、定
常状態では、該保護回路は動作しない電流値に設
定される。このため、該保護回路は出力端子ｄ，
d′が電源の一端ｃ，c′あるいはｅに接続された場
合や過負荷時（負荷ｆが小さい時）の異常状態時
に出力トランジスタに流れる過大電流を制限し、
出力トランジスタ９，９′および６，６′の破壊防
止に有効である。しかしながら該保護回路を備え
た電力増幅器を一対用い、該電力増巾器の出力端
子間に負荷を接続してBTL動作を行なわせる電
力増巾装置においては、一方の電力増巾器の出力
端子が電源の一端に接続された時、該電力増巾器
の出力トランジスタの破壊防止が行なわれるが、
他の電力増巾器の出力端子は、負荷を通して、電
源の一端に接続されることとなり、負荷は、他方
の電力増巾器の出力端子の所定の直流出力電圧
と、この直流出力電圧に重畳した入力端子に印加
されて、増巾された出力信号で駆動される。無信
号時には、出力端子の直流出力電圧、一般に電力
増巾器に印加される電源電圧の半分の電圧が負荷
のスピーカに印加されるため、スピーカのボイス
コイルには直流過大電流が流れ、この過大電流の
ためボイスコイルが断線してしまう原因となるこ
とがしばしばある。今一方の電力増巾器ａの出力
端子ｄが接地端子ｅに接続された場合を述べると
電力増巾器ａの出力トランジスタ６には電源端子
ｃからそのコレクタにそのエミツタから小抵抗１
０を通して接地端子ｅに過大電流が流れるため、
トランジスタ１２が導通して出力トランジスタ６
の過大電流が制限されて破壊防止されるが、他方
の電力増巾器a′の出力端子d′の直流出力電圧と負
荷ｆのインピーダンスで定まる直流電流が電源端
子c′から出力トランジスタ６′小抵抗１０′出力端
子d′および負荷ｆを通を通して接地端子ｅに流れ
る。
該直流電流値は電力増巾器ａ，a′が定常動作し
ている時に出力トランジスタ６′に流れる交流電
流値のピーク電流より著しく大きくなる事はなく
（ほぼ同等かわずかに大きい場合がある）このた
め小抵抗１０′に生じる電圧差でトランジスタ１
２′が導通することはなく、出力トランジスタ
６′に流れる該直流電流が出力端子ｄが接地端子
ｅに接続されている間負荷に流れることとなり、
スピーカのボイスコイルが断線してしまう原因と
なる。上記説明では、出力端子ｄが接地端子ｅに
接続された場合について述べたが、出力端子d′が
接地端子ｅに接続された場合、および出力端子ｄ
あるいはd′が電源端子ｃあるいはc′に接続された
場合でも同様の直流電流がスピーカのボイスコイ
ルに流れ、ボイスコイルが破壊してしまう原因と
なる。
ている時に出力トランジスタ６′に流れる交流電
流値のピーク電流より著しく大きくなる事はなく
（ほぼ同等かわずかに大きい場合がある）このた
め小抵抗１０′に生じる電圧差でトランジスタ１
２′が導通することはなく、出力トランジスタ
６′に流れる該直流電流が出力端子ｄが接地端子
ｅに接続されている間負荷に流れることとなり、
スピーカのボイスコイルが断線してしまう原因と
なる。上記説明では、出力端子ｄが接地端子ｅに
接続された場合について述べたが、出力端子d′が
接地端子ｅに接続された場合、および出力端子ｄ
あるいはd′が電源端子ｃあるいはc′に接続された
場合でも同様の直流電流がスピーカのボイスコイ
ルに流れ、ボイスコイルが破壊してしまう原因と
なる。
又、負荷が直流阻止コンデンサを介して出力端
子に接続されている場合、出力端子の一方が接地
又は電源端子に接触した場合該直流阻止コンデン
サが定常値より高い電圧に充電され、この充電電
荷が先の異常状態解除のときに出力端子に加わり
出力回路を破壊する場合がある。
子に接続されている場合、出力端子の一方が接地
又は電源端子に接触した場合該直流阻止コンデン
サが定常値より高い電圧に充電され、この充電電
荷が先の異常状態解除のときに出力端子に加わり
出力回路を破壊する場合がある。
本発明の目的は、BTL増幅装置において、一
方の電力増幅器の出力端子が電源の一端に短絡し
た時に負荷に流れる連続的な直流電流を抑制する
ことにある。
方の電力増幅器の出力端子が電源の一端に短絡し
た時に負荷に流れる連続的な直流電流を抑制する
ことにある。
本発明は、出力端子が電源の一端に短絡した方
の電力増幅器における過電流検出回路の検出出力
に応答して他方の電力増幅器における出力トラン
ジスタ部の駆動電流を制限する手段を設けたこと
を特徴とする。
の電力増幅器における過電流検出回路の検出出力
に応答して他方の電力増幅器における出力トラン
ジスタ部の駆動電流を制限する手段を設けたこと
を特徴とする。
すなわち、一方の電力増巾器の出力端子が、電
位源の一端に短絡された時、出力端子間に接続さ
れた負荷を保護するため、他方の電力増巾器から
負荷を駆動する出力トランジスタを遮断すれば良
く、該出力トランジスタを遮断するには、出力端
子が電位源の一端に短絡された時、出力トランジ
スタに流れる過大電流を検出し、その検出出力で
他方の電力増巾器の出力トランジスタを遮断する
ための遮断回路を駆動するようにすれば良い。
位源の一端に短絡された時、出力端子間に接続さ
れた負荷を保護するため、他方の電力増巾器から
負荷を駆動する出力トランジスタを遮断すれば良
く、該出力トランジスタを遮断するには、出力端
子が電位源の一端に短絡された時、出力トランジ
スタに流れる過大電流を検出し、その検出出力で
他方の電力増巾器の出力トランジスタを遮断する
ための遮断回路を駆動するようにすれば良い。
次に図面を参照して本発明をより詳細に説明す
る。第２図は本発明に係る電力増巾装置の一実施
例を示すもので、従来の電力増巾装置（第１図参
照）と同一個所は同一符号を付してあり異なると
ころは、小抵抗１０，１０′および１１，１１′の
両端にトランジスタ１４，１４′および１５，１
５′のベース・エミツタが接続されており、トラ
ンジスタ１４，１４′のコレクタは逆方向のダイ
オード１６，１６′を通して、トランジスタ５′，
５のベースに接続されており、トランジスタ１
５，１５′のコレクタはトランジスタ８′，８のベ
ースに接続されていることである。
る。第２図は本発明に係る電力増巾装置の一実施
例を示すもので、従来の電力増巾装置（第１図参
照）と同一個所は同一符号を付してあり異なると
ころは、小抵抗１０，１０′および１１，１１′の
両端にトランジスタ１４，１４′および１５，１
５′のベース・エミツタが接続されており、トラ
ンジスタ１４，１４′のコレクタは逆方向のダイ
オード１６，１６′を通して、トランジスタ５′，
５のベースに接続されており、トランジスタ１
５，１５′のコレクタはトランジスタ８′，８のベ
ースに接続されていることである。
上記構成の電力増巾装置は、一方の電力増巾器
ａの出力端子ｄが電源の一端に短絡された時、電
力増巾器ａの出力トランジスタ６および９に流れ
る電流を小抵抗１０および１１の両端間に電位差
として検出し、この検出出力でトランジスタ１４
および１５を駆動し、このトランジスタ１４およ
び１５の出力で他方の電力増巾器a′の出力トラン
ジスタ６′および９′の駆動電流を制限し、出力ト
ランジスタ６′および９′を遮断するため出力端子
d′と電源の一端に接続された負荷には出力されな
いように動作する。小抵抗１０および１１の両端
間に生じる検出出力は、出力トランジスタ６およ
び９の過大電流を制限するトランジスタ１２およ
び１３に印加されると共に、電力増巾器a′の出力
トランジスタを遮断するトランジスタ１４および
１５に印加されており、同電圧差の印加されるト
ランジスタ１２と１４および１３と１５のコレク
タ出力電流は、各々のトランジスタの形状等によ
り任意に設定できる。ダイオード１６，１６′は
逆方向への電流すなわちトランジスタ１４，１
４′のコレクタからトランジスタ５′，５に流れる
電流を防止するためのものである。
ａの出力端子ｄが電源の一端に短絡された時、電
力増巾器ａの出力トランジスタ６および９に流れ
る電流を小抵抗１０および１１の両端間に電位差
として検出し、この検出出力でトランジスタ１４
および１５を駆動し、このトランジスタ１４およ
び１５の出力で他方の電力増巾器a′の出力トラン
ジスタ６′および９′の駆動電流を制限し、出力ト
ランジスタ６′および９′を遮断するため出力端子
d′と電源の一端に接続された負荷には出力されな
いように動作する。小抵抗１０および１１の両端
間に生じる検出出力は、出力トランジスタ６およ
び９の過大電流を制限するトランジスタ１２およ
び１３に印加されると共に、電力増巾器a′の出力
トランジスタを遮断するトランジスタ１４および
１５に印加されており、同電圧差の印加されるト
ランジスタ１２と１４および１３と１５のコレク
タ出力電流は、各々のトランジスタの形状等によ
り任意に設定できる。ダイオード１６，１６′は
逆方向への電流すなわちトランジスタ１４，１
４′のコレクタからトランジスタ５′，５に流れる
電流を防止するためのものである。
第３図は本発明に係る電力増巾装置の他の実施
例であり、第２図の小抵抗による出力トランジス
タに流れる電流検出を出力トランジスタのベー
ス・エミツタ間順方向電圧により、そのトランジ
スタに流れる電流を検出することを特徴とし、第
２図の小抵抗を挿入する為にこの小抵抗における
通常動作時の電力損失を招くのを改善したもので
ある。第３図において、第２図で示した電力増巾
装置と同一個所と同一符号を付してあり、異なる
ところは電力増巾器ａ，a′は対称配置となるので
電力増巾器ａについてのみ記すと、出力トランジ
スタ６，９のエミツタはそれぞれ出力端子ｄ、接
地端子ｅに接続されており、出力トランジスタ
６，９のベースにトランジスタ２１，２９のベー
ス端子がそれぞれ接続され、これらトランジスタ
２１，２９のエミツタは抵抗２２，３０をそれぞ
れ通してトランジスタ６，９のエミツタに接続さ
れており、トランジスタ２１，２９のコレクタが
逆方向のダイオード２３，３１を通して電源端子
ｃに接続されており、ダイオード２３，３１と順
方向に並列にベース・エミツタが接続されたトラ
ンジスタ２４，３２のコレクタはそれぞれ抵抗２
５，３３を通して接地端子ｅに接続されており、
抵抗２５，３３の両端間に出力トランジスタ６，
９の出力電流の制限用トランジスタ１２，１３並
びに出力トランジスタ６′，９′の出力電流の遮断
用トランジスタ１４，１５のベース・エミツタが
接続されていることである。
例であり、第２図の小抵抗による出力トランジス
タに流れる電流検出を出力トランジスタのベー
ス・エミツタ間順方向電圧により、そのトランジ
スタに流れる電流を検出することを特徴とし、第
２図の小抵抗を挿入する為にこの小抵抗における
通常動作時の電力損失を招くのを改善したもので
ある。第３図において、第２図で示した電力増巾
装置と同一個所と同一符号を付してあり、異なる
ところは電力増巾器ａ，a′は対称配置となるので
電力増巾器ａについてのみ記すと、出力トランジ
スタ６，９のエミツタはそれぞれ出力端子ｄ、接
地端子ｅに接続されており、出力トランジスタ
６，９のベースにトランジスタ２１，２９のベー
ス端子がそれぞれ接続され、これらトランジスタ
２１，２９のエミツタは抵抗２２，３０をそれぞ
れ通してトランジスタ６，９のエミツタに接続さ
れており、トランジスタ２１，２９のコレクタが
逆方向のダイオード２３，３１を通して電源端子
ｃに接続されており、ダイオード２３，３１と順
方向に並列にベース・エミツタが接続されたトラ
ンジスタ２４，３２のコレクタはそれぞれ抵抗２
５，３３を通して接地端子ｅに接続されており、
抵抗２５，３３の両端間に出力トランジスタ６，
９の出力電流の制限用トランジスタ１２，１３並
びに出力トランジスタ６′，９′の出力電流の遮断
用トランジスタ１４，１５のベース・エミツタが
接続されていることである。
上記構成の電力増巾装置は、出力トランジスタ
６，９に流れる出力電流をそれぞれトランジスタ
２１と抵抗２２、トランジスタ２９と抵抗３０の
直列回路で検出し、トランジスタ２１，２９のコ
レクタに流れる電流は、ダイオード２３，３１、
トランジスタ２４，３２で構成するカレントミラ
ー回路を通して抵抗２５，３３に流れ、抵抗２
５，３３に流れる電流によつて生じる電位差を出
力トランジスタ６′，９′を遮断するトランジスタ
１４，１５に印加することにより、出力端子ａが
電源の一端に短絡された時、出力トランジスタ
６，９に流れる電流が過大となり、その流れる電
流と同方向に出力トランジスタ６，９のベース・
エミツタ間順方向電圧も増大し、その結果トラン
ジスタ２１，２９のベース・エミツタ間に印加さ
れる電圧が増大し、そのコレクタに流れる電流も
増大することとなり、抵抗２５，３３の両端間に
生じる電位差で十分トランジスタ１４，１５を駆
動し、出力トランジスタ６′，９′を遮断するため
出力端子d′と電源の一端との間に接続されたスピ
ーカのボイスコイルには出力されなく、その破壊
を保護することができる。出力トランジスタ６，
９に流れる電流に対するその検出用トランジスタ
２１，２９に流れる電流は出力トランジスタと検
出用トランジスタのエミツタ面積比等の素子形状
及び抵抗２２，３０の抵抗値によつて決まり、定
常状態に出力トランジスタ６，９に流れる出力電
流を検出して抵抗２５，３３の両端間に生じる電
位差ではトランジスタ１２，１４，１３，１５が
遮断状態となるよう定めておくので出力トランジ
スタが遮断あるいはその駆動電流が制限されるこ
とはない。
６，９に流れる出力電流をそれぞれトランジスタ
２１と抵抗２２、トランジスタ２９と抵抗３０の
直列回路で検出し、トランジスタ２１，２９のコ
レクタに流れる電流は、ダイオード２３，３１、
トランジスタ２４，３２で構成するカレントミラ
ー回路を通して抵抗２５，３３に流れ、抵抗２
５，３３に流れる電流によつて生じる電位差を出
力トランジスタ６′，９′を遮断するトランジスタ
１４，１５に印加することにより、出力端子ａが
電源の一端に短絡された時、出力トランジスタ
６，９に流れる電流が過大となり、その流れる電
流と同方向に出力トランジスタ６，９のベース・
エミツタ間順方向電圧も増大し、その結果トラン
ジスタ２１，２９のベース・エミツタ間に印加さ
れる電圧が増大し、そのコレクタに流れる電流も
増大することとなり、抵抗２５，３３の両端間に
生じる電位差で十分トランジスタ１４，１５を駆
動し、出力トランジスタ６′，９′を遮断するため
出力端子d′と電源の一端との間に接続されたスピ
ーカのボイスコイルには出力されなく、その破壊
を保護することができる。出力トランジスタ６，
９に流れる電流に対するその検出用トランジスタ
２１，２９に流れる電流は出力トランジスタと検
出用トランジスタのエミツタ面積比等の素子形状
及び抵抗２２，３０の抵抗値によつて決まり、定
常状態に出力トランジスタ６，９に流れる出力電
流を検出して抵抗２５，３３の両端間に生じる電
位差ではトランジスタ１２，１４，１３，１５が
遮断状態となるよう定めておくので出力トランジ
スタが遮断あるいはその駆動電流が制限されるこ
とはない。
第２図、第３図の説明で、出力トランジスタの
遮断用トランジスタ１５，１５′のコレクタをト
ランジスタ８′，８のベースに接続して出力トラ
ンジスタ９′，９を遮断したが、そのコレクタを
トランジスタをトランジスタ７′，７のエミツタ
あるいはトランジスタ３，３′のベースに接続し
ても出力トランジスタ９′，９を遮断することは
できるものであり、更に、出力トランジスタに流
れる電流の検出出力により出力トランジスタを遮
断する回路としてトランジスタ１４，１６，１５
を示したが、これらの代りに電子又は機械的な制
御スイツチング素子で置換できる。すなわち、前
記検出出力でスイツチング素子を駆動して出力ト
ランジスタを遮断することは容易に達成できる。
遮断用トランジスタ１５，１５′のコレクタをト
ランジスタ８′，８のベースに接続して出力トラ
ンジスタ９′，９を遮断したが、そのコレクタを
トランジスタをトランジスタ７′，７のエミツタ
あるいはトランジスタ３，３′のベースに接続し
ても出力トランジスタ９′，９を遮断することは
できるものであり、更に、出力トランジスタに流
れる電流の検出出力により出力トランジスタを遮
断する回路としてトランジスタ１４，１６，１５
を示したが、これらの代りに電子又は機械的な制
御スイツチング素子で置換できる。すなわち、前
記検出出力でスイツチング素子を駆動して出力ト
ランジスタを遮断することは容易に達成できる。
又、直流阻止コンデンサを介して、負荷が出力
端子に接続されている場合の出力端子の接地又は
電源への接触による破壊に対しても、本願によれ
ば、直流阻止コンデンサが充電される事がないた
め保護する事ができる。
端子に接続されている場合の出力端子の接地又は
電源への接触による破壊に対しても、本願によれ
ば、直流阻止コンデンサが充電される事がないた
め保護する事ができる。
以上述べた如く本発明に係るBTL電力増巾装
置は一方の電力増巾器の出力電流を検出回路によ
り検出し、その検出出力で遮断回路を駆動して該
遮断回路で他の電力増巾器の出力電流を遮断させ
て、スピーカを破壊から保護せんとするもので特
に半導体集積回路化に最適である。又、本発明に
よれば実用的価値大なる電力増巾装置を提供する
ことができる。
置は一方の電力増巾器の出力電流を検出回路によ
り検出し、その検出出力で遮断回路を駆動して該
遮断回路で他の電力増巾器の出力電流を遮断させ
て、スピーカを破壊から保護せんとするもので特
に半導体集積回路化に最適である。又、本発明に
よれば実用的価値大なる電力増巾装置を提供する
ことができる。
第１図は従来の電力増巾装置を示す回路接続
図、第２図は本発明に係る電力増巾装置の一実施
例を示す回路接続図、第３図は本発明に係る電力
増巾装置の他の実施例を示す回路接続図である。 ａ，a′……電力増巾装置、ｂ，b′，ｃ，c′，
ｄ，d′，ｅ……端子、ｆ……負荷、１，１′，
２，２′，１０，１０′，１１，１１′，２２，２
５，３０，３３……抵抗、４，４′，１６，１
６′，２３，３１……ダイオード、３，３′，５，
５′，７，７′，８，８′，１２，１２′，１３，１
３′，２１，２４，２９，３２……トランジス
タ、６，６′，ａ，a′……出力トランジスタ、１
４，１４′，１５，１５′……遮断用トランジス
タ。
図、第２図は本発明に係る電力増巾装置の一実施
例を示す回路接続図、第３図は本発明に係る電力
増巾装置の他の実施例を示す回路接続図である。 ａ，a′……電力増巾装置、ｂ，b′，ｃ，c′，
ｄ，d′，ｅ……端子、ｆ……負荷、１，１′，
２，２′，１０，１０′，１１，１１′，２２，２
５，３０，３３……抵抗、４，４′，１６，１
６′，２３，３１……ダイオード、３，３′，５，
５′，７，７′，８，８′，１２，１２′，１３，１
３′，２１，２４，２９，３２……トランジス
タ、６，６′，ａ，a′……出力トランジスタ、１
４，１４′，１５，１５′……遮断用トランジス
タ。
Claims (1)
- １ 一導電型式のトランジスタとして動作する出
力トランジスタ部と他の導電型式のトランジスタ
として動作する出力トランジスタ部とを含むシン
グルエンデツドプツシユプル回路、これら出力ト
ランジスタ部の少くとも一方に流れる過電流を検
出する検出回路、およびこの検出回路の検出出力
に応答して過電流が流れる出力トランジスタ部へ
の駆動電流を制限し出力トランジスタ部を保護す
る保護回路をそれぞれが有する第１および第２の
電力増幅器を備え、前記第１および第２の電力増
幅器に互いに逆位相の入力信号を加え、これら第
１および第２の電力増幅器の出力端子間に負荷を
接続した電力増幅装置であつて、前記第１および
第２の電力増幅器の一方の前記検出回路の前記検
出出力に応答して他方の電力増幅器の出力トラン
ジスタ部の駆動電流を制限する手段を設け、前記
第１および第２の電力増幅器の出力端子間に前記
負荷を介して連続的に流れる直流電流を抑制した
ことを特徴とする電力増幅装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6604278A JPS553202A (en) | 1978-05-31 | 1978-05-31 | Power amplifying device |
| US06/044,136 US4287390A (en) | 1978-05-31 | 1979-05-31 | Power amplifier apparatus having over-current protection function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6604278A JPS553202A (en) | 1978-05-31 | 1978-05-31 | Power amplifying device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS553202A JPS553202A (en) | 1980-01-11 |
| JPS6231522B2 true JPS6231522B2 (ja) | 1987-07-09 |
Family
ID=13304416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6604278A Granted JPS553202A (en) | 1978-05-31 | 1978-05-31 | Power amplifying device |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4287390A (ja) |
| JP (1) | JPS553202A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952904A (ja) * | 1982-09-20 | 1984-03-27 | Sanyo Electric Co Ltd | 増幅装置の保護回路 |
| US4544981A (en) * | 1984-10-01 | 1985-10-01 | Harris Corporation | Short circuit protector/controller circuit |
| US20050088239A1 (en) * | 2003-10-23 | 2005-04-28 | Tai Jy-Der D. | Short-circuit detecting and protecting circuit for integrated circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3376388A (en) * | 1963-09-26 | 1968-04-02 | Martin G. Reiffin | Direct-current-coupled transistor power amplifiers |
| US3448395A (en) * | 1967-10-16 | 1969-06-03 | Ampex | Power amplifier simultaneous conduction prevention circuit |
| US3486124A (en) * | 1968-06-04 | 1969-12-23 | Hewlett Packard Co | Power supply amplifier having means for protecting the output transistors |
| JPS4968642A (ja) * | 1972-11-06 | 1974-07-03 | ||
| JPS5641366Y2 (ja) * | 1975-01-17 | 1981-09-28 | ||
| JPS51101752U (ja) * | 1975-02-12 | 1976-08-16 |
-
1978
- 1978-05-31 JP JP6604278A patent/JPS553202A/ja active Granted
-
1979
- 1979-05-31 US US06/044,136 patent/US4287390A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4287390A (en) | 1981-09-01 |
| JPS553202A (en) | 1980-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3536958A (en) | Amplifier protection circuit | |
| JPS6047771B2 (ja) | 増幅器の過負荷保護装置 | |
| US3681659A (en) | Amplifier protective circuit | |
| US3555358A (en) | Overload protection network for solid state amplifier | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| US4821000A (en) | Audio output amplifier | |
| JPS6262084B2 (ja) | ||
| JPS6231522B2 (ja) | ||
| JPS6342882B2 (ja) | ||
| US3600695A (en) | Power amplifier with overload protection | |
| JPH05502357A (ja) | 電流制限手段を有する電力増幅器 | |
| US3796967A (en) | Amplifier protection circuit | |
| JPS5938762B2 (ja) | Ｏｔｌ回路の保護回路 | |
| US4199797A (en) | Protective circuit for amplifier circuits | |
| JP4483010B2 (ja) | 電力増幅器用保護回路 | |
| JPS6017938Y2 (ja) | プッシュプル増幅器の出力トランジスタの保護回路 | |
| JPS6119536Y2 (ja) | ||
| JPH0686377A (ja) | 保護機能付き増幅装置 | |
| JP2004062491A (ja) | 直流安定化電源回路 | |
| JPS6352482B2 (ja) | ||
| JPS584252Y2 (ja) | ゾウフクキノ ホゴカイロ | |
| JPH04282907A (ja) | 電流制限回路 | |
| JP3438959B2 (ja) | 増幅器の地絡保護回路 | |
| JPH0346579Y2 (ja) | ||
| JPS6119537Y2 (ja) |