JPH04282907A - 電流制限回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電力増幅器などの出力ト
ランジスタを保護する回路に関し、特にＢ級プッシュプ
ル電力増幅器などで負荷が短絡したときの電流制限回路
に関する。

【０００２】

【従来の技術】近年、電子回路の安全性が重要課題であ
る。とくに、電力増幅器の負荷を短絡したときに発熱し
たり、機器を破壊する恐れのある場合に対する保護が重
要である。

【０００３】以下、従来のオーディオ用電力増幅器につ
いて説明する。電力増幅器では負荷が短絡した場合、出
力トランジスタが破壊されることが多い。その対策とし
て出力端子に直列にフューズを挿入するが、その交換が
面倒であること、また、コストアップになることなどの
理由で、カーステレオなどのモノリシック電力増幅集積
回路では負荷を短絡したときに増幅器を保護する保護回
路手段が設けられる。

【０００４】このような保護手段で最も有効とされてい
るのは、出力トランジスタのコレクタ・エミッタ間電圧
ＶＣＥとコレクタ電流ＩＣまたはエミッタ電流ＩＥを検
出し、その積が出力トランジスタの安全動作領域を超え
ないようにドライブ電流を制限する手段である。

【０００５】

【発明が解決しようとする課題】このような従来の電力
増幅器の保護回路手段では、電源電圧が高いほどドライ
ブ電流を小さく制限する必要があり、また、電源のＯＮ
／ＯＦＦ時のショック音、歪率の悪化、発振など、回路
設計上に多くの問題があった。このような課題に対して
、たとえば、特開昭６２−２２５０１１号公報に開示さ
れた保護回路手段がある。図４はその構成を回路図で示
す。図において、１０１は出力段より前段の増幅回路ブ
ロック、１０２は出力端子、１０４および１０４は出力
トランジスタ、１０７は電源端子、１０５、１０６、１
０８〜１１２および１１４〜１１８はトランジスタ、１
１３および１１９は抵抗素子であり、これらが保護回路
付き純コンプリメンタリプッシュプル出力増幅回路を構
成している。

【０００６】出力端子１０２が接地電位と短絡したとき
（以下、地絡と称す）、および電源端子１０７と短絡し
たとき（以下、天絡と称す）に対する保護回路は、同じ
回路形式の保護回路が用いられており、以下、プッシュ
側（上側）の保護回路について動作を説明する。出力端
子１０２は無信号状態でおよそＶＣＣ／２（ただし、電
源電圧をＶＣＣとする）の電位にあり、抵抗素子１１３
を介してカレントミラー回路のトランジスタ１１２に電
流が流れ、同じ量の電流がトランジスタ１１１のコレク
タからカレントミラー回路のダイオード接続トランジス
タ１１０に流れ、同量の電流がトランジスタ１０９のコ
レクタから流れてトランジスタ１０８のベース電流とな
る。 出力端子１０２が地絡したときは、ダイオード接続され
たトランジスタ１１２に電流が流れないので、トランジ
スタ１０８のベース電流が遮断され、トランジスタ１０
５および出力トランジスタ１０３は電流を遮断されて保
護される。

【０００７】上記の回路において、トランジスタ１０５
の電流はカレントミラー回路の供給電流量に制限されて
おり、その最大値は出力端の最大信号出力時に要するド
ライブ電流を確保するように設定される。いま、電源電
圧をＶＣＣ、出力端子１０２の無信号電位をＶ０、出力
信号振幅をｖ０、トランジスタ１０８の直流増幅率をｈ
ＦＥ、抵抗素子１１３の抵抗値をＲ１１３とすると、ト
ランジスタ１０５の最大電流は 　　　　　　Ｉ１０５（ＭＡＸ）＝（Ｖ０＋ｖ０−ＶＢ
Ｅ）×ｈＦＥ／Ｒ１１３　　　　　　（１）で与えられ
る。

【０００８】一方、無信号時の電流はｖ０＝０として　
　　　　　Ｉ１０５（ｍａｘ）＝（Ｖ０−ＶＢＥ）×ｈ
ＦＥ／Ｒ１１３　　　　　　　　　　　（２）で与えら
れる。いま、Ｖ０＝ＶＣＣ／２、ｖ０＝ＶＣＣ／２とす
ると、無信号時における電流値は最大出力時のおよそ半
分の電流値を流している。（ただし、ＶＣＣ》ＶＢＥと
する）。したがって、地絡に対して保護動作が働くと、
トランジスタ１０５には最大出力時のおよそ半分の電流
が流れ続けることとなる。

【０００９】このような従来の電流制限回路ではコンデ
ンサを介した負荷の短絡やＢＴＬ（Ｂａｌａｎｃｅｄ　
Ｔｒａｎｓｆｏｒｍｅｒｌｅｓｓ　）増幅器における負
荷短絡時のように出力端の直流電位が変化しない場合に
は最大出力時のおよそ半分も流れるので電力損失が大き
く、安全動作領域を超えて破壊することが多い。

【００１０】本発明は上記の課題を解決するもので、天
絡、地絡のみならず、負荷短絡に対して出力トランジス
タの破壊を保護する電流制限回路を提供することを目的
とする。

【００１１】

【課題を解決するための手段】本発明は上記の目的を達
成するために、（１）課題解決の第１の手段は、エミッ
タを出力端子とする第１のトランジスタと、前記第１の
トランジスタのベースにエミッタを接続し第２のトラン
ジスタを備えた増幅器において、一定量の電流を供給す
る第１の電流源と、前記出力端子の信号出力振幅に比例
した電流を供給する第２の電流源と、前記第１と前記第
２の電流源の供給する電流の和の電流を前記第２のトラ
ンジスタのコレクタに供給する加算供給手段を備えた電
流制限回路とし、（２）課題解決の第２の手段は、前記
第１の手段の加算供給手段が第１の電流源と第２の電流
源の和の電流値の所定倍の電流値を供給するようにした
電流制限回路とし、（３）課題解決の第３の手段は、前
記第１または第２の手段の加算供給手段がブートストラ
ップされた電流制限回路とする。

【００１２】

【作用】本発明は上記の構成において、第１の電流源が
第２のトランジスタのアイドリング電流を出力し、第２
の電流源が出力信号振幅に比例した電流を出力し、加算
供給手段が第１と第２の電流源電流の和の電流を第２の
トランジスタに供給し、出力端短絡時には第１の電流源
電流だけが第２のトランジスタに流れて制限する。

【００１３】

【実施例】（実施例１）以下、本発明の一実施例の電流
制限回路について図面を参照しながら説明する。

【００１４】図１は本発明の一実施例の電流制限回路の
構成を回路図で示す。図において、１と２はそれぞれプ
ッシュプル動作を行なう出力トランジスタ、３はプッシ
ュ側の電流増幅トランジスタ、４および５と６および７
はそれぞれカレントミラー回路を構成するトランジスタ
対、１０はＶＣＣ／２−ＶＢＥなる値に設定された電圧
源、１１は定電流源、１２は抵抗素子、２１は電源端子
、２２は信号出力端子、２３は信号入力端子である。ま
た、前記トランジスタ１、２および３は図４に示した従
来例の回路の同番号のトランジスタに対応し、同じ動作
を行なうものとする。

【００１５】上記構成要素の相互関係と動作について説
明する。出力端子２２の無信号時の電位は従来例で述べ
たようにＶＣＣ／２に設定される。前述のように電圧源
１０の電圧をＶＣＣ／２−ＶＢＥに設定したので、出力
端子２２に信号出力のないときはカレントミラーのダイ
オード接続トランジスタ４には電流が流れず、トランジ
スタ３の電流値はトランジスタ６と７によるカレントミ
ラーを介して定電流源１１の電流値に制限される。一方
、出力端子２２に信号出力があるときは、出力端子２２
の電位がＶＣＣ／２を超える正の出力信号区間でカレン
トミラーのトランジスタ４に電流が流れるので、その電
流値分がカレントミラーを介してトランジスタ３に追加
されて供給され、出力トランジスタ１の駆動電流に不足
の発生しないように抵抗１２の値を設定されて動作して
いる。したがって、定電流源１１はトランジスタ３の無
信号時電流だけを供給し、電圧源１０とトランジスタ４
と５によるカレントミラー回路は信号出力に比例した電
流を補足してトランジスタ３に供給する電流源に相当す
る。たとえば、出力トランジスタ１のアイドリング電流
を２０ｍＡ、直流増幅率を１００と仮定すると、定電流
源の電流値は０．２ｍＡであれば充分である。このよう
な状態に設定されているときに出力端子２２を地絡する
と、カレントミラートランジスタ４および５の電流はな
いので、定電流源１１に制限されたアイドリング電流だ
けが出力トランジスタ１に流れる。たとえば、２０ｍＡ
だけが地絡電流として流れる。

【００１６】また、地絡でなく、コンデンサを介した負
荷が短絡した場合でも、信号出力がゼロとなるので出力
に比例した電流が供給されず、地絡時と同様に定電流源
１１１の電流源電流だけに電流が制限される。

【００１７】このように本発明の第１の課題解決手段の
実施例の電流制限回路によれば、一定量の電流を供給す
る第１の電流源と、前記出力端子の信号出力振幅に比例
した電流を供給する第２の電流源と、前記第１と前記第
２の電流源の供給する電流の和の電流を前記第２のトラ
ンジスタのコレクタに供給する加算供給手段を備えた電
流制限回路とすることにより、地絡電流値を第１の電流
源の電流値で決まる電流に制限し、地絡のみならず、コ
ンデンサを介した負荷短絡に対して電流を制限して出力
トランジスタを保護する効果がある。

【００１８】なお、天絡に対する手段は、従来例で示し
たように、アース側に上記と同様の電流制限回路を設け
ることで実現できることは言うまでもない。

【００１９】（実施例２）以下、本発明の第２と第３の
課題解決手段を実施した一例の電流制限回路について図
面を参照しながら説明する。図２は本発明の第２と第３
の課題解決手段の一実施例の電流制限回路の構成を回路
図で示す。図において、前記第１の手段の実施例におけ
る図１に示した回路と同じ動作を行なう構成要素には同
一番号を付し、説明を省略する。

【００２０】図２において、端子２４はブートストラッ
プ端子、１３はブートストラップ用抵抗素子、１４はブ
ートストラップ用コンデンサ、１５は出力用コンデンサ
、１６はスピーカであって、ブートストラップ型の回路
構成を用い、また、カレントミラーのトランジスタ７を
１対Ｎの電流増幅型の構成とし、さらに、ダイオード接
続トランジスタ８とトランジスタ９により１対Ｍの電流
増幅回路を構成している。

【００２１】本発明の第２の課題解決手段は大電力出力
増幅回路、たとえば、１０Ｗクラス以上の増幅回路に適
した手段を提供するものである。すなわち、大電力増幅
回路では、たとえ、ダーリントン出力回路であっても、
前段のトランジスタには数十ｍＡの電流を必要とし、し
たがって、第１の手段におけるトランジスタ６および７
には数十ｍＡの電流を必要とする。ところが、一般の集
積回路ではＰＮＰトランジスタの電流供給能力が低いの
で大面積の素子構造を必要とする。また、カレントミラ
ーの１次側電流も同量の大電流を供給する必要があって
電力の無駄が発生する。本発明の第２の手段はこのよう
な課題も解決するもので、以下、その動作を説明する。

【００２２】なお、本発明の第３の課題解決手段のブー
トストラップ構成はダイオード接続のトランジスタ８を
設けたことによるトランジスタ３のコレクタ電圧降下を
補うことで電源電圧の有効利用を図ったもので、これ以
上の説明を省略する。

【００２３】上記の構成において、トランジスタ６、７
、８および９による電流増幅型のカレントミラー回路構
成とすることにより、トランジスタ６の電流値のＮ×Ｍ
倍の電流を設定してトランジスタ３に与える。したがっ
て、定電流源１１およびカレントミラートランジスタ４
、５の電流値を大きくしないで大電力増幅回路を構成す
ることができる。なお、トランジスタ８の追加による約
０．７Ｖの電位低下は前記プートストラップ回路構成で
補って出力電力の低下を防止している。

【００２４】なお、上記の電流制限回路における制限電
流値が出力負荷に見合った値以下であると歪を発生する
ので、余裕を持たせた設定が必要であることは言うまで
もないが、この余裕値が小さい程保護動作が敏感になる
。

【００２５】追加説明としてトランジスタ３の制限電流
値Ｉ３（ＭＡＸ）について述べると、 Ｉ３（ＭＡＸ）＝｛（Ｖ０−ＶＢＥ−Ｖ１０）／Ｒ１２
＋Ｉ０｝×Ｎ×（Ｍ＋１）　　　　（３）ただし、Ｉ０
は定電流源１１の電流値、Ｖ１０は定電圧源１０の電圧
値である。ここで、出力端子２２の電位をＶ０＝ＶＣＣ
／２＋ｖ０　　　　ただし、ｖ０は出力信号の振幅Ｖ１
０＝ＶＣＣ／２−ＶＢＥ とすると、信号出力の正の半サイクルでＩ３（ＭＡＸ）
＝｛ｖ０／Ｒ１２＋Ｉ０｝×Ｎ×（Ｍ＋１）信号出力の
負の半サイクルで Ｉ３（ＭＡＸ）＝Ｉ０×Ｎ×Ｍ×（Ｍ＋１）である。

【００２６】一方、負荷をＲＬとしたときの、トランジ
スタ３の電流値は、およそ Ｉ３＝ｖ０／ｈＦＥ／ＲＬ　　　　ただし、ｈＦＥ１は
トランジスタ１の電流増幅率である。歪を発生させない
ためにはＩ３（ＭＡＸ）＞Ｉ３ であり、抵抗Ｒ１２の設定値は Ｒ１２＜Ｎ×（Ｍ＋１）×ｈＦＥ１ＲＬとして求められ
る。

【００２７】直流増幅率ｈＦＥ１は製造上のばらつきと
、温度上昇による変動を考慮しておく必要がある。

【００２８】実施例をＲＬ＝８Ω、Ｍ＝９、Ｎ＝５、Ｒ
１２＝１２０００Ωとした場合、ｈＦＥが３０まで低下
しても満足な動作が得られる設定となる。

【００２９】また、定電流源１１の電流値Ｉ０を５０μ
Ａとすると、Ｉ３（ＭＡＸ）＝７５ｍＡであり、アイド
リング電流値約２０ｍＡに対して３倍の余裕をもたせ、
歪の発生を防止した。この回路定数設定では地絡に対す
る電流値は７５ｍＡに過ぎず、ＶＣＣが１２ＶのＢＴＬ
出力増幅器の値絡電流がおよそ２Ａであるのに比較する
と、およそ１／２０の地絡電流で済む効果がある。

【００３０】また、コンデンサを介した負荷短絡に対し
ても第１の課題解決手段と同様に電流を制限する動作を
行う。

【００３１】以上のように本発明の第２の課題解決手段
の実施例の電流制限回路によれば、第１の課題解決手段
における加算供給手段に電流増幅機能を備えたものとす
ることにより、第電力増幅器において第１と第２の電流
源の電流値を小さく設定しながら地絡のみならず、コン
デンサを介した負荷短絡に対してもドライブ電流を制限
して出力トランジスタを保護し、また、ブートストラッ
プを加算供給手段に用いることにより、電源電圧を有効
に利用することができる。

【００３２】なお、天絡に対しては第１または第２の課
題解決手段を回路アースライン側に設けることで実現で
きるのは、従来例に同じである。

【００３３】また、第１ないし第３の課題解決手段にお
ける定電圧源１０を実現する手段の一例を図３に回路図
で示す。図において、トランジスタ２９のコレクタがア
ースに接続され、そのエミッタが抵抗１９を介して電源
に接続され、そのベースが抵抗１８を介してアースに接
続されるとともに、ダイオード１７、２５、２６、２７
および２８を介して電源に接続され、ダイオード２６と
２７の接続点がコンデンサ３０を介してアースに接続さ
れる。

【００３４】上記構成において、トランジスタ２９のエ
ミッタ電位はＶＣＣ／２−ＶＢＥとなる。

【００３５】

【発明の効果】以上の実施例から明かなように、本発明
はエミッタを出力端子とする第１のトランジスタと、前
記第１のトランジスタのベースにエミッタを接続した第
２のトランジスタを備えた増幅器において、一定量の電
流を供給する第１の電流源と、前記出力端子の信号出力
振幅に比例した電流を供給する第２の電流源と、前記第
１と前記第２の電流源の供給する電流の和の電流または
その所定倍の電流を前記第２のトランジスタのコレクタ
に供給する加算供給手段を備えた電流制限回路とするこ
とにより、地絡、天絡のみならず、コンデンサを介した
負荷の短絡に対してもドライブ電流を制限して出力トラ
ンジスタを保護することができる。

【図面の簡単な説明】

【図１】本発明の第１の課題解決手段の一実施例の電流
制限回路の構成を示す回路図

【図２】本発明の第２と第３の課題解決手段の一実施例
の電流制限回路の構成を示す回路図

【図３】本発明の第１および第２の課題解決手段におけ
る定電圧源の構成を示す回路図

【図４】従来の電流制限回路の構成を示す回路図

【符号の説明】

１　　第１のトランジスタ ３　　第２のトランジスタ １１　　第１の電流源 １３　　第２の電流源 １４　　加算供給手段 ２２　　出力端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　エミッタを出力端子とする第１のトラ
   ンジスタと、前記第１のトランジスタのベースにエミッ
   タを接続し第２のトランジスタを備えた増幅器において
   、一定量の電流を供給する第１の電流源と、前記出力端
   子の信号出力振幅に比例した電流を供給する第２の電流
   源と、前記第１と前記第２の電流源が供給する電流の和
   の電流を前記第２のトランジスタのコレクタに供給する
   加算供給手段を備えた電流制限回路。
2. 【請求項２】　　請求項１記載の加算供給手段が第１の
   電流源と第２の電流源の和の電流値の所定倍の電流値を
   供給するようにした電流制限回路。
3. 【請求項３】　　請求項１または請求項２記載の加算供
   給手段がブートストラップされた電流制限回路。