JP4483010B2

JP4483010B2 - 電力増幅器用保護回路

Info

Publication number: JP4483010B2
Application number: JP2000098648A
Authority: JP
Inventors: 健一女鹿
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-03-31
Filing date: 2000-03-31
Publication date: 2010-06-16
Anticipated expiration: 2020-03-31
Also published as: JP2001284982A

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に、電力増幅器の保護回路に関し、特に、スピーカを駆動する相補型トランジスタを用いた電力増幅器の保護回路に関する。詳しくは、相補型トランジスタの間に接続された抵抗器に得られる両端電圧を検出して、負荷の異常状態を検出する構成とすることによって、異常状態の検出感度を高めると共に出力歪を改善したものである。
【０００２】
【従来の技術】
従来から種々の形式の電力増幅器が提案されており、その１つは、スピーカなどの負荷を駆動するために、相補型トランジスタを用いた電力増幅器である。図２を参照して、かかる電力増幅器の従来技術を説明する。差動オーディオ入力信号又はシングル・エンド・オーディオ入力信号が入力端子１０及び１２に供給される。なお、シングル・エンド信号の場合は、入力端子１０及び１２の一方が基準電圧源（例えば、接地）に結合される。これら入力端子１０及び１２は、エミッタが共通接続されたＰＮＰ型トランジスタ１４及び１６のベースに夫々結合される。これらトランジスタ１４及び１６のエミッタは、定電流源として作用する大抵抗の抵抗器１８を介して、正電圧源＋Ｂに結合される。また、トランジスタ１４及び１６のコレクタは、負荷として作用する電流ミラー回路２０を介して負電圧−Ｂに結合される。
【０００３】
電流ミラー回路２０は、コレクタがトランジスタ１４のコレクタに結合されたＮＰＮ型トランジスタ２２と、コレクタがトランジスタ１６のコレクタに結合され、ベースがトランジスタ２２のベースに結合され、ダイオードとして機能するように接続されたＮＰＮ型トランジスタ２４と、トランジスタ２２及び２４のエミッタ並びに負電圧源−Ｂの間に夫々結合された抵抗器２６及び２８を具えている。これらトランジスタ１４及び１６、抵抗器１８及び電流ミラー回路２０は、従来の差動増幅器２９を構成する。
【０００４】
トランジスタ１４のコレクタは、エミッタ接地型ＮＰＮ型トランジスタ３０のベースに結合され、このトランジスタ３０のエミッタは、抵抗器３２を介して負電圧源−Ｂに結合される。トランジスタ３０のコレクタは、抵抗器３４及び３６、ダイオード３８、抵抗器４０及び４２の直列回路を介して正電圧源＋Ｂに結合される。この直列回路は、トランジスタ３０のエミッタ接地増幅器の負荷となる。よって、この直列回路の主要抵抗が抵抗器４０及び４２の場合、即ち、抵抗器４０及び４２の値が抵抗器３４及び３６よりも非常に大きい場合、抵抗器４０及び抵抗器４２の抵抗値の和をＲＬとし、抵抗器３２の抵抗値をＲＥとすると、トランジスタ３０のエミッタ接地増幅器の増幅率は、約ＲＬ／ＲＥとなる。
【０００５】
ＮＰＮ型トランジスタ４４のコレクタは、抵抗器３６とダイオード３８の共通接続点の上端に結合され、そのベースは、抵抗器３４及び３６の共通接続点に結合され、そのエミッタは、抵抗器３４とトランジスタ３０のコレクタとの共通接続点に結合される。通常動作時は、トランジスタ４４が導通状態であり、そのエミッタ及びコレクタ間の飽和電圧が略一定である。よって、トランジスタ４４のコレクタ及びエミッタには、増幅された入力信号であって、互いにオフセットされた信号が得られる。周波数特性改善用のコンデンサ４６が、必要に応じて、トランジスタ３０のコレクタ及びベース間に結合される。なお、トランジスタ４８，５４の前段、即ち、差動増幅器２９、エミッタ接地トランジスタ３０、トランジスタ４４などが入力手段を構成する。
【０００６】
トランジスタ４４のコレクタは、ＮＰＮ型トランジスタ４８のベースに結合され、トランジスタ４４のエミッタは、ＰＮＰ型トランジスタ５４のベースに結合される。これらトランジスタ４８及び５４は、電力増幅器の電力に応じて、必要ならば、ダーリントン接続のトランジスタでもよい。図示の場合、トランジスタ４８は、トランジスタ５０及び５２のダーリントン接続で構成され、トランジスタ５４は、トランジスタ５６及び５８のダーリントン接続で構成される。トランジスタ４８のコレクタは、正電圧源＋Ｂに結合され、トランジスタ５４のコレクタは、負電圧源−Ｂに結合される。なお、トランジスタ５４のコレクタ及び負電圧源−Ｂの間には、抵抗器６０が接続されているが、この抵抗器の作用は、後述する。
【０００７】
トランジスタ４８及び５４のエミッタ間には、後述の理由で抵抗器６２を挿入する。トランジスタ５６のエミッタと、抵抗器４０及び４２の共通接続点との間に、ブートストラップ用のオフセット電圧源として作用するコンデンサ６４を挿入する。負荷としてのスピーカ６６は、トランジスタ５４のエミッタと接地との間に挿入する。抵抗器６０を除いた上述の構成が、出力段に相補型トランジスタ（ＮＰＮ型及びＰＮＰ型トランジスタをプッシュプル接続した構成）を用いたブートストラップ型電力増幅器である。
【０００８】
かかるブートストラップ型電力増幅器は、次のように動作する。入力端子１０及び１２の間に供給された入力信号は、差動増幅器２９により増幅される。この差動増幅器２９の出力信号は、エミッタ接地型トランジスタ３０により更に増幅される。この際、ダイオード３８はオンである。抵抗器３４及び３６並びにトランジスタ４４から構成されたオフセット回路は、エミッタ接地型トランジスタ３０の出力信号をオフセットした２つの出力信号として、夫々トランジスタ４８及び５４のベースに供給する。ここまでが、入力手段の動作である。これらトランジスタ４８及び５４は、相補型であるため、トランジスタ３０の出力電圧が上昇すると、トランジスタ４８のエミッタ電流が増加し、トランジスタ５４の出力電流が減少する。よって、トランジスタ４８のエミッタからスピーカ６６に電流が流れ込む。また、トランジスタ３０の出力電圧が下降すると、トランジスタ４８のエミッタ電流が減少し、トランジスタ５４の出力電流が増加する。よって、スピーカ６６からトランジスタ５４に電流が流れ込む。よって、スピーカ６６に対する電力増幅を行う。
【０００９】
また、オフセット電圧源として作用するコンデンサ６４が設けられているため、抵抗器４０及び４２の共通接続点の電圧がトランジスタ５４のエミッタ電圧に追従して、入力信号の振幅に関わらず、最適なバイアスがトランジスタ４８及び５４に供給されて、大振幅に対しても歪みの少ない広ダイナミック・レンジの電力増幅器として動作する。ところで、トランジスタ４８及び５４には、常に、縦電流（トランジスタ４８のコレクタ・エミッタ間からトランジスタ５４のエミッタ・コレクタ間に流れる電流）が流れているため、この縦電流が大きいと、トランジスタ４８及び５４に熱暴走が生じて、これらトランジスタを破壊する虞がある。この熱暴走を防止するために、トランジスタ４８及び５４のエミッタ間に、例えば、０．１５オーム又は０．２２オーム程度の抵抗器６２を挿入する必要がある。
【００１０】
負荷であるスピーカ６６が短絡した場合、電力増幅器の最終段であるトランジスタ４８及び５４に過大電流が流れ、これらトランジスタを破壊する虞がある。そこで、トランジスタ５４のコレクタ側に電流検出用抵抗器６０を設ける。この抵抗器６０の両端間の電圧が所定値に達したとき、トランジスタ５４に過大電流が流れていることになる。この過大電流に達すると、保持回路６８が、この状態を検出し、検出状態を保持して、過大電流検出信号（制御信号）を発生する。
【００１１】
保持回路６８は、抵抗器７０を介してトランジスタ５４のコレクタ電圧をベースに受けるＮＰＮ型トランジスタ７２と、このトランジスタ７２のコレクタ及び正電圧源＋の間に挿入された抵抗器７４及び７６の直列回路と、エミッタが正電圧源＋に結合され、ベースが抵抗器７４及び７６の共通接続点に結合されたＰＮＰ型トランジスタ７８と、このトランジスタ７８のコレクタ及びトランジスタ７２のエミッタ間に結合された抵抗器８０及び８２の直列回路とから構成されている。トランジスタ７２のベースは、抵抗器８０及び８２の共通接続点に結合されている。トランジスタ７２のエミッタは、負電圧源−Ｂに結合される。
【００１２】
スピーカ６６の短絡により、抵抗器６０に過大電流が流れると、トランジスタ７２のベース電圧が上昇し、トランジスタ７２がオフからオンに変化する。よって、トランジスタ７２にコレクタ電流が流れるため、トランジスタ７８のベース電圧が下降する。すると、トランジスタ７８からオフからオンになり、そのコレクタ電流が抵抗器８０及び８２を介して流れる。したがって、１度、過大電流によりトランジスタ７２のベース電圧が上昇すると、過大電流がなくなっても、トランジスタ７２は、オンを維持する。すなわち、抵抗器６０により過大電流を検出すると、トランジスタ７２のコレクタ電圧、即ち、保護制御信号が高レベルから低レベルに変化する。
【００１３】
抵抗器４０及びダイオード３８の共通接続点と、トランジスタ７２のコレクタとの間には、ダイオード８４が挿入されている。過大電流が検出されないときは、トランジスタ７２のコレクタ電圧（制御信号）が高レベルであるため、ダイオード８４がオフであり、増幅器の通常動作に影響しない。しかし、過大電流が検出されて、トランジスタ７２のコレクタ電圧が低レベルになると、ダイオード８４がオンになり、ダイオード３８がオフになる。よって、トランジスタ３０が出力信号を発生せず、トランジスタ４８及び５４が逆バイアスされるため、電力増幅器は、動作を停止する。したがって、過大電流を検出すると、この電力増幅器を保護できる。一方、トランジスタ７２のコレクタ電圧の低レベルは、ダイオード８６及び抵抗器８８を介して、図示の電力増幅器を用いるシステム全体の制御手段（図示せず）であるマイコン（ＭＣＵ）に過大電流の検出を知らせる。
【００１４】
【発明が解決しようとする課題】
ところで、上述の従来の電力増幅器用保護回路では、負側の電力トランジスタ５４の方に過大電流検出抵抗器６０を挿入したため、ＰＮＰ型トランジスタ５４のコレクタ・エミッタ間電圧ＶCEが低いときに、トランジスタ５４のｈfeの低下により、負側のＶCEの飽和電圧が大きくなり、不利であった。よって、電流検出用抵抗器６０を設けたため、スピーカ６６対して最大振幅が制限された。すなわち、電力増幅器のダイナミック・レンジが低下し、大振幅の入力信号を増幅する際に、出力信号に歪みが生じた。
【００１５】
また、電力増幅器の通常動作を確保するために、検出する過大電流は、最大信号振幅時におけるスピーカ６６の短絡を想定して、過大電流検出のための値（例えば、抵抗器６０の値）を設定していた。すなわち、小信号振幅時におけるスピーカ６６の短絡を想定して、過大電流検出のための値を設定すると、正常動作でありながら通常の信号電流に対して大電流が流れた場合と、スピーカの短絡でありながらスピーカの短絡にしては小電流が流れた場合とを区別できなくなるためである。よって、従来の電力増幅器用保護回路では、小信号振幅出力時のスピーカの短絡を検出できなかった。これにより、抵抗器６０の値を小さくすると、出力信号の歪みが低下するが、過大電流の検出感度が低下し、一方、抵抗器６０の値を大きくすると、過大電流の検出感度が上がるが、出力信号の歪みが増えるという課題が生じた。さらに、保護回路がなければ不要である抵抗器６０をトランジスタ５４のコレクタ側に接続しているため、電力増幅器に対して余分な素子が必要となった。
【００１６】
したがって、本発明の目的は、電力増幅器のダイナミック・レンジを犠牲にすることなく、大振幅の入力信号を増幅する際に出力信号に歪みを生じることがない電力増幅器用保護回路の提供にある。
本発明の他の目的は、過大電流検出感度の改善された電力増幅器用保護回路の提供にある。
本発明の更に他の目的は、電力増幅器自体に余分な素子を追加することなく電力増幅器の過大電流を検出して保護する電力増幅器用保護回路の提供にある。
【００１７】
【課題を解決するための手段】
本発明の保護回路が保護する電力増幅器は、図１にその一実施の形態を示すように、コレクタが正電圧源＋Ｂに結合されたＮＰＮ型の第１トランジスタ４８と、このＮＰＮ型の第１トランジスタのエミッタに一端に結合された第１抵抗器６２と、エミッタが第１抵抗器６２の他端に結合され、コレクタが負電圧源−Ｂに結合されたＰＮＰ型の第２トランジスタ５４と、第１及び第２トランジスタのベースの各々にオフセットされた入力信号を供給するミラー回路２０を備えた入力手段２９および他の入力手段３０，４４と、第２トランジスタ５４のエミッタに結合された負荷６６とを具えている。
【００１８】
また、本発明の電力増幅器用保護回路は、第１抵抗器６２の両端にエミッタ及びベースが夫々結合され、第１抵抗器を流れる電流が所定値以上になったときに出力状態を変化させる第３トランジスタ９８と；この第３トランジスタの出力状態の変化を保持し、電力増幅器を保護する制御信号を発生する保持回路６８とを具えている。
【００１９】
また、本発明の保護回路が保護する電力増幅器は、第２トランジスタ５４のエミッタ及び入力手段間に結合されたコンデンサ６４を有するブートストラップ増幅器であり、第１及び第２トランジスタの各々は、ダーリントン接続されたトランジスタである。また、負荷は、スピーカ６６である。さらに、本発明の保護回路は、第１抵抗器６２の第１トランジスタ４８側の端子及び第１抵抗器６２の第２トランジスタ５４側の端子の間に接続された第２及び第３抵抗器９０，９２の直列回路と、第１抵抗器６２の第１トランジスタ４８側の端子及び所定電圧源（接地）の間に接続された第４及び第５抵抗器９４，１０４の直列回路とを更に具え、第３トランジスタ９８のベースが第２及び第３抵抗器９０，９２の共通接続点に結合され、第３トランジスタ９８のエミッタが第４及び第５抵抗器９４，１０４の共通接続点に結合され、第３トランジスタ９８のコレクタから制御信号を得ている。さらに、本発明では、保持回路６８の出力信号を入力手段（３０，４４）に供給して、第１及び第２トランジスタ４８，５４を逆バイアスにする。
【００２０】
本発明では、電力増幅器のＮＰＮ型の第１トランジスタ４８のエミッタと、ＰＮＰ型の第２トランジスタ５４のエミッタとの間に挿入した熱暴走防止用抵抗器６２を過大電流検出用抵抗器としても使用している。よって、第２トランジスタ５４のコレクタ側に、特別に過大電流検出用抵抗器を設ける必要がない。したがって、電力増幅器のダイナミック・レンジを犠牲にすることなく、大振幅の入力信号を増幅する際に出力信号に歪みを生じることがない。また、電力増幅器自体に余分な素子を追加する必要がなくなる。さらに、抵抗器６２の両端間の電圧が所定値（過大電流値に対応）になったことを検出するトランジスタ９８には、バイアス用として抵抗器９０，９２，９４，１０４が設けられている。これら抵抗器の値を適切に選択することにより、通常動作状態の時に、トランジスタ９８に逆バイアスがかかり、大信号時でもトランジスタ９８はオンしないが、スピーカ６６が短絡した場合は、小信号時でもトランジスタ９８がオンして、過大電流を検出できる。よって、過大電流検出感度を改善できる。
【００２１】
【発明の実施の形態】
以下、図１を参照して、本発明の好適実施例を説明する。なお、図１及び図２において、同じ素子を同じ参照符号で示す。また、差動増幅器２９と、エミッタ接地型トランジスタ３０と、相補型トランジスタを用いた出力段と、保持回路６８との構成は、図２の従来構成と略同じなので、これらの詳細説明は省略する。なお、出力段において、本発明は、図２の従来回路では必要であった電流検出用抵抗器６０が必要なく、トランジスタ５４のコレクタが負電圧源−Ｂに直接結合されている点に留意されたい。よって、電力増幅器のダイナミック・レンジを犠牲にすることなく、大振幅の入力信号を増幅する際に出力信号に歪みを生じることがない。
【００２２】
熱暴走防止用抵抗器６２は、２個の抵抗器６２−１及び６２−２を並列接続しているが、これは、図２に示すように１個の抵抗器でもよい。しかし、２個の抵抗器６２−１及び６２−２を並列接続することにより、安価な小電力用抵抗器を用いて大電力用抵抗器として作用させることが可能である。なお、本明細書では、これら２個の抵抗器６２−１及び６２−２の並列接続を、総称して抵抗器６２と呼ぶ。本発明では、抵抗器６２を、熱暴走防止用抵抗器と、電流検出用抵抗器の両方に兼用して、従来必要であった電流検出専用の抵抗器を省略した点に特徴がある。
【００２３】
本発明では、抵抗器６２の両端間に抵抗器９０及び９２の直列回路を結合する。トランジスタ４８のエミッタ及び接地（基準電位）間に、抵抗器９４及び１０４の直列接続を挿入する。トランジスタ９８のエミッタを抵抗器９４及び１０４の共通接続点に結合し、そのベースを抵抗器９０及び９２の共通接続点に結合し、そのコレクタを抵抗器７０を介して保持回路６８のトランジスタ７２のベースに結合する。トランジスタ９８のベース及びエミッタ間に位相補償用コンデンサ９６を結合する。抵抗器１００及びダイオード１０２の直列回路を抵抗器１０４に並列に結合する。ダイオード１０２のため、トランジスタ９８のエミッタ及び接地間の抵抗値は、接地方向への電流に対して小さくなる。
【００２４】
好適実施例において、正電圧源＋Ｂは、５７ボルトであり、負電圧源−Ｂは、−５７ボルトである。また、抵抗器６２、即ち、抵抗器６２−１及び６２−２の並列回路の値は、０．２２オームである。抵抗器９０は１キロオームであり、抵抗器９２は１．２キロオームであり、抵抗器９４は１００オームであり、抵抗器１００及び１０４は１５キロオームである。抵抗器９０及び９２の値が、抵抗器６２の値よりも非常に大きい点に留意されたい。
【００２５】
正常動作時に、スピーカ６６に流れ込む電流は、トランジスタ４８のエミッタから抵抗器６２及びスピーカ６６を介して接地に流れる。この際、わずかな電流がトランジスタ４８のエミッタから、抵抗器９０及び９２を介して流れると共に、抵抗器９４，１００及び１０４を介して接地にも流れる。よって、抵抗器９０のトランジスタ９８のベース側の電圧に対してトランジスタ４８のエミッタ側の電圧が高い。また抵抗器９４のトランジスタ９８のエミッタ側の電圧に対してトランジスタ４８のエミッタ側の電圧が高い。よって、正常動作時に、抵抗器９０の電圧降下と抵抗器９４の電圧降下とが略等しくなるように各素子の値を設定すれば、信号電流が大きくても、トランジスタ９８のベース・エミッタ間電圧が略ゼロになるため、トランジスタ９８は、オフを維持する。これは、正常動作時において、大振幅信号の増幅によって、抵抗器６２に流れる電流が大きくなっても、抵抗器９４の電圧降下による逆バイアスのため、トランジスタ９８がオンしにくいことを意味する。よって、正常動作時には、抵抗器６２及びトランジスタ９８による電圧検出感度が低いことになる。
【００２６】
トランジスタ９８がオフであると、保持回路６８のトランジスタ７２は、オフのため、トランジスタ７２のコレクタ電圧（制御信号）が高レベルで、ダイオード８４をオフに維持するので、電力増幅器は、その動作を影響されない。
【００２７】
スピーカ６６が短絡した場合、負荷の値がある有限の値からゼロになるため、トランジスタ４８のエミッタから抵抗器９４を介して接地に流れる電流よりも、トランジスタ４８のエミッタから抵抗器９０及び９２に流れる電流の方が多くなる。よって、抵抗器９０の電圧降下が抵抗器９４の電圧降下よりも高くなり、トランジスタ９８をより一層順バイアスし易くなる。これは、通常動作の場合よりも、スピーカ６６が短絡した場合の方が、トランジスタ９８がオンになり易いことを意味する。すなわち、スピーカ６６が短絡した場合に、過大電流の検出感度が高くなったことになる。
【００２８】
スピーカ６６が短絡して、所定値以上の電流が流れると、好感度状態のトランジスタ９８がオンして、トランジスタ７２のベース電圧を上昇させる。よって、トランジスタ７２がオンして、図２を参照して上述したように、低レベルの制御信号がダイオード８４をオンさせ、電力増幅器の最終段のトランジスタ４８及び５４をオフにして、過大電流によるトランジスタの破損を防止する。また、低レベルの制御信号は、ダイオード８６及び抵抗器８８を介して、システム全体の制御手段であるマイコン（図示せず）にも供給される。
【００２９】
上述のように、本発明では、正常動作時には、抵抗器９４に発生する大きな逆バイアスのために、トランジスタ９８がオンする感度が下がる。しかし、負荷であるスピーカ６６が短絡したときには、抵抗器９４に発生する逆バイアスが小さくなるために、トランジスタ９８がオンする感度が上がる。よって、正常動作時には、大振幅の信号を誤って過大電流として検出することがなく、また、スピーカ６６の短絡時は、電流検出感度が高くなる。なお、この感度の変化は、抵抗器９０，９２，９４，１００及び１０４の設定により調整でき、一例が上述の各値である。
【００３０】
本発明の好適実施例について上述したが、本発明の要旨を逸脱することなく種々の変形変更が可能である。例えば、通常動作時と負荷短絡時とで電流検出感度を変える必要がない場合は、抵抗器６２の電圧降下をトランジスタ９８が直接検出してもよい。この場合でも、電力増幅器の出力信号の歪みを低減できる。トランジスタ９８は、コレクタ及びベースの接続位置やバイアス電圧を考慮すれば、ＮＰＮ型トランジスタでもよい。抵抗器１００及びダイオード１０２は、必要に応じて省略してもよい。また、保持回路６８に、集積回路で構成した市販のラッチ回路を使用してもよい。
【００３１】
【発明の効果】
上述の如く、本発明によれば、電力増幅器のダイナミック・レンジを犠牲にすることなく、大振幅の入力信号を増幅する際に出力信号に歪みを生じることがない。また、負荷が短絡時の電流検出感度を通常動作時の電流検出感度よりも高くして、過大電流検出感度を改善できる。さらに、電力増幅器自体に、電流を検出するための余分な素子を追加する必要がない。
【図面の簡単な説明】
【図１】電力増幅器と、本発明の好適実施例による保護回路との組み合わせを示す回路図である。
【図２】電力増幅器と、従来の保護回路との組み合わせを示す回路図である。
【符号の説明】
２０電流ミラー
２９差動増幅器
３０エミッタ接地型トランジスタ
４８ＮＰＮ型トランジスタ
５４ＰＮＰ型トランジスタ
６２熱暴走防止及び電流検出用抵抗器
６８保持回路
９８過大電流検出用トランジスタ

Claims

コレクタが正電圧源に結合されたＮＰＮ型の第１トランジスタと、
該ＮＰＮ型の第１トランジスタのエミッタに一端に結合された第１抵抗器と、
エミッタが上記第１抵抗器の他端に結合され、コレクタが負電圧源に結合されたＰＮＰ型の第２トランジスタと、
上記第１トランジスタ及び上記第２トランジスタのベースの各々にオフセットされた入力信号を供給する入力手段と、
上記第２トランジスタのエミッタに結合された負荷とを具えた電力増幅器と、
上記第１抵抗器の両端にエミッタ及びベースが夫々結合され、上記第１抵抗器を流れる電流が所定値以上になったときに出力状態を変化させる第３トランジスタと、
該第３トランジスタの上記出力状態の変化を保持し、上記電力増幅器を保護する制御信号を発生する保持回路と、
上記第１抵抗器の上記第１トランジスタ側端子及び上記第１抵抗器の上記第２トランジスタ側端子の間に接続された第２及び第３抵抗器の直列回路と、
上記第１抵抗器の上記第１トランジスタ側端子及び所定電圧源の間に接続された第４及び第５抵抗器の直列回路とを具え、
上記第３トランジスタのベースが上記第２及び第３抵抗器の共通接続点に結合され、上記第３トランジスタのエミッタが上記第４及び第５抵抗器の共通接続点に結合され、上記第３トランジスタのコレクタから出力信号を得る
電力増幅器用保護回路。
上記保持回路からの制御信号を上記入力手段に供給して、上記第１及び第２トランジスタを逆バイアスにする請求項１の電力増幅器用保護回路。
上記電力増幅器は、上記第２トランジスタのエミッタ及び上記入力手段間に結合されたコンデンサを有するブートストラップ増幅器である請求項１の電力増幅器用保護回路。
上記第１及び第２トランジスタの各々は、ダーリントン接続されたトランジスタである請求項３の電力増幅器用保護回路。
上記負荷は、スピーカである請求項４の電力増幅器用保護回路。