JPH0374044B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電力増幅回路に関し、特にオーデイオ
機器等に使用されるＡ級電力増幅回路に関する。

スピーカ等の負荷を電力駆動するためのアンプ
にはＡ級及びＢ級のSEPP（シングルエンデツド
プツシユプル）増幅回路がある。Ａ級増幅回路で
は、１対の出力増幅素子が常に能動領域で動作し
遮断領域へ移行することがないのでスイツチング
による歪は生じない利点があるが、直流電流を信
号印加時は勿論無信号時にも流す必要があり熱損
失が大となつて効率が著しく低下する欠点があ
る。Ｂ級増幅回路では、Ａ級のものに比し直流電
流をほぼ零としうるので熱損失は少なく効率が良
好であるが、出力増幅素子が交互に遮断領域へ移
行するのでスイツチング歪が発生する欠点があ
る。

従つて、Ａ級及びＢ級増幅回路の両者の利点を
併せもつてかつ両者の欠点を排除すべく、第１図
に示す回路方式が用いられている。図において、
入力信号はＡ級アンプの電圧増幅段１により電圧
増幅されてドライバ段２のコンプリメンタリなト
ランジスタQ₁，Q₂のベース入力となる。この各
ドライバトランジスタQ₁，Q₂のエミツタ出力が
Ａ級電力増幅段３のコンプリメンタリな出力トラ
ンジスタQ₃，Q₄の各ベース駆動信号となり、こ
れらエミツタ出力が抵抗R₁及びR₂を夫々介して
図示せぬスピーカ等の負荷を電力駆動するもの
で、１〜３の回路がＡ級電力増幅器として動作す
る。

このＡ級増幅器におけるドライバ段２の動作電
源は回路電源±Ｂが用いられており、電力増幅段
３の直流電圧供給は、出力トランジスタQ₃，Q₄
の電源供給端であるコレクタ端子ａ−ｂ間にフロ
ーテイングな状態で設けられた電圧源E₀により
なされており、よつてこのコレクタ端子ａ−ｂ間
を常に一定電圧E₀とするようになつている。

一方、Ａ級電力増幅器の入力信号と同一信号を
入力とする電圧増幅段４と、この増幅出力により
駆動されるドライバトランジスタQ₅，Q₆よりな
るドライバ段５とを含んでいる。尚、トランジス
タQ₅，Q₆のベース間のE₁及びE₂はバイアス発生
回路を示している。更に、このドライバトランジ
スタQ₅，Q₆のコレクタ出力により駆動されてＢ
級動作をなす互いにコンプリメンタリな１対のト
ランジスタQ₇，Q₈からなるＢ級電力増幅段６が
設けられている。ドライバトランジスタQ₅，Q₆
の各コレクタと電源±Ｂとの間には、ダイオード
D₁と抵抗R₃及びダイオードD₂と抵抗R₄との直列
接続回路が設けられており、トランジスタQ₅，
Q₆のクレクタ電流が出力トランジスタQ₇，Q₈へ
夫々転送されて、これらコレクタ出力電流がＡ級
増幅器の出力トランジスタQ₃，Q₄の各コレクタ
端子ａ，ｂへ供給されるようになつている。尚、
抵抗R₅，R₆はＢ級トランジスタQ₇，Q₈のエミツ
タ抵抗を示している。

ここで、入力信号の半サイクルにおいてトラン
ジスタQ₇がオンでトランジスタQ₈がオフにある
ものとすると、トランジスタQ₇のコレクタには
入力信号レベルに応じた電流及び電圧が現われ
る。このコレクタ出力がＡ級トランジスタQ₃の
コレクタａに印加され、この出力レベルのE₀だ
けレベルシフトされた低い電圧がトランジスタ
Q₄のコレクタｂに印加されることになる。従つ
て、トランジスタQ₃，Q₄の電流及び図示せぬ負
荷への電流がＢ級アンプQ₇のコレクタ出力から
供給されると共に、トランジスタQ₃，Q₄のコレ
クタ（ａ−ｂ）間には、常に一定電圧E₀が印加
される。

入力信号の他の半サイクルにおいては、上記と
反対にＢ級トランジスタQ₈のみがオンとなり、
入力レベルに応じた電流及び電圧がＡ級トランジ
スタQ₄のコレクタｂに供給され、トランジスタ
Q₃のコレクタａにはそれよりE₀だけ高い電圧が
供給されることになり、よつて高効率でスイツチ
ング歪のない回路となるものである。尚、電源
E₀の抵抗R₇，R₈による中点電圧が抵抗R₉，R₁₀に
より電圧増幅段４へ帰還されている。

かかる回路においては、Ａ級及びＢ級増幅器の
各電圧利得は共に略等しく設定される必要があり
かつ回路が複雑化して設計が困難となる欠点があ
り、またＡ級及びＢ級の両増幅器の周波数や位相
特性が均一でないと出力がクリツプされる現象が
生じ歪の発生を招来する欠点もある。更には、電
源投入時や過大入力時に両増幅器が独立して動作
する関係上、出力トランジスタが飽和して異常動
作をすることがある。

また、かかる高効率のＡ級パワーアンプでは、
出力トランジスタのコレクタとアンプ出力との間
の電圧を制限する保護回路が付加されていないた
めに、異常状態に対処するには、パワートランジ
スタの耐圧を大なるものとしたり、抵抗素子を発
煙に対しても強い品種にしたり、フローテイング
電源E₀への電流の逆流による平滑コンデンサの
破壊防止用回路を付加したりする等の対策が採ら
れている。かかる対策によつては十分な保護動作
は期待し得ないものである。

本発明の目的は上記欠点を排除して簡単な構成
の高効率Ａ級電力増幅回路を提供することであ
る。

本発明の他の目的は、Ａ級出力素子のコレクタ
（電源供給端子）と回路出力との間の過電圧状態
を検出してこれを一定に制限して保護する保護回
路を具えた高効率Ａ級電力増幅回路を提供するこ
とである。

本発明によるＡ級電力増幅回路は、互いにＡ級
動作をなすコンプリメンタリな１対の出力増幅素
子と、前記出力増幅素子の電源供給端子間に設け
られたフローテイング電圧源と、前記フローテイ
ング電圧源の電圧を分圧して中点電圧を得る分圧
手段と、前記出力増幅素子の出力電圧と前記中点
電圧との差に応じた比較出力を前記出力増幅素子
の出力電圧の正相及び逆相に夫々対応して発生す
る電圧比較手段と、回路電源と前記出力増幅素子
の電源供給端子との間に夫々設けられて前記比較
出力に応じた出力電流を前記１対の出力増幅素子
へ夫々供給する電流源と、前記出力増幅素子の各
電源供給端子と前記出力増幅素子の出力との間の
電圧差の絶対値が所定値以上になつたときに前記
比較出力の大きさを夫々制限する制限手段とを含
むことを特徴としている。

以下に、本発明を図面により説明する。

第２図は本発明の一実施例の回路図であり、第
１図と同等部分は同一符号により示されている。
Ａ級アンプの電圧増幅段１、ドライバ段２及びＡ
級電力増幅段３の各構成は第１図と同等であり、
またＡ級出力トランジスタQ₃，Q₄のコレクタ
（ａ−ｂ）間にフローテイング電圧源E₀が設けら
れて出力トランジスタQ₃，Q₄のＡ級バイアス電
流を決定していることは第１図の例と同様であ
る。

このフローテイング電圧源E₀の中点電圧を検
知すべく、等しい値の抵抗R₇，R₈の直列接続分
圧回路がこの電圧源E₀間に設けられている。尚、
本例では抵抗R₇とR₈との間に電圧源E₃が設けら
れており、これは後述する比較用トランジスタ
Q₉，Q₁₀更には電流源トランジスタQ₁₁，Q₁₂のバ
イアス電流設定用直流電圧として用いられる。上
記中点電圧から電圧E₃／２だけ負又は正方向に
夫々レベルシフトされた電圧が抵抗R₁₁，R₁₂を
夫々介してレベル比較用のNPN及びPNPトラン
ジスタQ₉，Q₁₀の各エミツタへ印加されており、
トランジスタQ₉，Q₁₀のベースには共にアンプ出
力電圧が印加されている。

このトランジスタQ₉，Q₁₀による出力を入力と
するカレントミラー形式の電流源７及び８が設け
られている。電流源７はトランジスタQ₉のコレ
クタ出力を入力とするダイオードD₃と出力トラ
ンジスタQ₁₁とを有し、抵抗R₁₃，R₁₅が電流転送
比（電流ゲイン）を決定するもので、本例では電
流ゲインを大に設定して出力トランジスタQ₁₁の
電流駆動能力を大とする。同じく、電流源８は
PNPトランジスタQ₁₀のコレクタ出力を入力とす
るダイオードD₄とNPN出力トランジスタQ₁₂と
を有し、抵抗R₁₄，R₁₆が電流ゲインを定めるも
ので、この回路８でも出力トランジスタQ₁₂の電
流駆動能力が大となるようになされている。

これら出力トランジスタのコレクタ出力電流が
Ａ級出力トランジスタQ₃，Q₄のコレクタ端子ａ，
ｂに夫々供給されており、これら電流源７，８は
等価的に回路電源±ＢとＡ級出力トランジスタ
Q₃，Q₄のコレクタ端子ａ，ｂとの間に夫々設け
られていることになる。また、コレクタ端子ａ，
ｂと回路出力との間の各電位差に応じた電圧を発
生する個所、すなわち、コレクタ端子ａ，ｂと比
較用トランジスタQ₉，Q₁₀の各エミツタとの間に
検出用ツエナーダイオードD₅，D₆が夫々設けら
れており、これらダイオードD₅，D₆の両端間電
圧の絶対値がある値以上になると、ダイオード
D₅，D₆がオンとなるようになつている。

かかる構成において、無信号時には出力は零ボ
ルトにあり、Ａ級トランジスタQ₃，Q₄の直流バ
イアス電流はフローテイング電圧E₀により決定
されるから、この電圧E₀を小に選定すればアイ
ドル電流を小とし得る。一方、レベル比較用トラ
ンジスタQ₉，Q₁₀の各ベースには零電圧が印加さ
れており、各エミツタには電圧E₀の中点電圧を
E₃／２だけ負又は正へシフトした電圧が夫々印
加されているから、この電圧E₃に応じた等しい
電流が各トランジスタQ₉，Q₁₀に流れて、これが
カレントミラー回路７，８によりトランジスタ
Q₁₁，Q₁₂へ転送される。このトランジスタQ₁₁か
らの直流バイアス電流出力は抵抗R₇，R₈を経て
トランジスタQ₁₂へ流入するものである。この状
態においては、回路出力電圧とフローテイング電
圧E₀の中点電圧とは共に零ボルトとなつて平衡
している。

信号が入力されてトランジスタQ₃，Q₄のベー
ス入力が正の半サイクルになると、回路出力もそ
れに応じて正レベルに振れ、正相の直流出力電圧
を生じる。これはＡ級トランジスタQ₃，Q₄がエ
ミツタフオロワ出力型式のためである。従つて、
トランジスタQ₉のベース入力は正方向に振れる
から、トランジスタQ₉の電流は増大する。よつ
て、トランジスタQ₁₁の電流もそれに応じて増大
してＡ級パワートランジスタQ₃へ入力レベルに
応じたコレクタ電流及び電圧が供給される。負の
半サイクルについても同様に、回路出力は逆相の
直流出力電圧を生じるので、トランジスタQ₄の
コレクタにはトランジスタQ₁₂より入力に応じた
電流及び電圧が供給される。

この時、トランジスタQ₉，Q₁₀は回路出力電圧
とフローテイング電圧E₀の中点電圧との差に応
じて制御されるから、回路出力電圧をフローテイ
ング電圧E₀の中点電圧に常に等しくするようト
ランジスタQ₁₁，Q₁₂の導通状態がコントロール
されることになる。こうすることにより、いかな
る場合にも回路出力を電圧E₀の中点とするよう
に回路が動作するから、第１図の例に比し簡単な
構成で出力トランジスタの飽和が防止されて信号
歪の発生が阻止される。

ここで、何等かの原因、例えばフローテイング
電源電圧の異常上昇や当該電源のオープン状態が
生じると、回路出力とコレクタ端子ａ，ｂとの間
の電位差の絶対値が上昇する。よつて、ツエナー
ダイオードD₅，D₆がオンとなり、レベル比較用
トランジスタQ₉，Q₁₀のエミツタがコレクタ端子
ａ，ｂの電圧に対して一定値だけレベルシフトさ
れた電圧にクランプされる。よつて、各トランジ
スタQ₉，Q₁₀の電流値が制限され、トランジスタ
Q₁₁，Q₁₂の電流値もそれに応じて制限されるこ
とになる。その結果、Ａ級出力トランジスタQ₃，
Q₄の電流値及び各コレクタ端子ａ，ｂと回路出
力との間の電圧が一定に制限されて保護がなされ
る。

第３図は本発明の他の実施例回路図であり、第
２図と同等部分は同一符号により示されている。
回路出力電圧とフローテイング電圧E₀の中点電
圧とのレベル比較のために、差動トランジスタ
Q₉，Q₁₃及びQ₁₀，Q₁₄より成る差動アンプが用い
られており、トランジスタQ₉，Q₁₀のベースに回
路出力が、トランジスタQ₁₃，Q₁₄のベースに抵
抗R₇，R₈による中点電圧が夫々印加されている。
トランジスタQ₉，Q₁₃及びQ₁₀，Q₁₄の各共通エミ
ツタ端子とフローテイング電源E₀の両端子間に
夫々電流供給用抵抗R₁₇，R₁₈が夫々設けられて
いる。他の構成は第３図のそれと同等であつてそ
の説明は省略する。

本例においても、第２図の例と同様に回路出力
が常にフローテイング電源電圧E₀の中点になる
ように動作することになり、また比較回路部が差
動アンプ構成のために第２図の場合よりも特性が
良好となる利点がある。更に、回路の異常に対し
てもＡ級出力トランジスタQ₃，Q₄の保護が第２
図の回路と同様になされるものである。

このように本発明によれば極めて簡単な構成
で、従来のＢ級増幅回路を電源として別に設ける
回路に比し回路異常動作を防止することができ、
信号歪の発生及び回路素子の破壊等が阻止され
る。

また、本発明においては、上述の如く保護回路
としての制限手段を備えているので、電源電圧異
常等に対するフエイルセーフが可能となる。

【図面の簡単な説明】

第１図は従来の高効率Ａ級パワーアンプの回路
図、第２図及び第３図は本発明の実施例の回路図
である。 主要部分の符号の説明 ３……Ａ級パワーアン
プ段、７，８……電流源、Q₃，Q₄……Ａ級出力
トランジスタ、Q₉，Q₁₀……レベル比較用トラン
ジスタ、E₀……フローテイング電圧源、D₅，D₆
……ツエナーダイオード。

Claims (1)

1. 【特許請求の範囲】 １ 互いにＡ級動作をなすコンプリメンタリな１
   対の出力増幅素子と、前記出力増幅素子の電源供
   給端子間に設けられたフローテイング電圧源と、
   前記フローテイング電圧源の電圧を分圧して中点
   電圧を得る分圧手段と、前記出力増幅素子の出力
   電圧と前記中点電圧との差に応じた比較出力を前
   記出力増幅素子の出力電圧の正相及び逆相に夫々
   対応して発生する電圧比較手段と、回路電源と前
   記出力増幅素子の電源供給端子との間に夫々設け
   られて前記比較出力に応じた出力電流を前記１対
   の出力増幅素子へ夫々供給する電流源と、前記出
   力増幅素子の各電源供給端子と前記出力増幅素子
   の出力との間の電圧差の絶対値が所定値以上にな
   つたときに前記比較出力の大きさを夫々制限する
   制限手段とを含むことを特徴とするＡ級電力増幅
   回路。 ２ 前記制限手段は、前記出力増幅素子の各電源
   供給端子と前記電圧比較手段との間に夫々設けら
   れたツエナーダイオードを有し、このツエナーダ
   イオードのツエナー電圧により前記電圧比較手段
   の各比較出力を一定に制御するよう構成されてい
   ることを特徴とする特許請求の範囲第１項記載の
   Ａ級電力増幅回路。 ３ 前記電圧比較手段は差動アンプ構成であり、
   前記ツエナーダイオードは、前記差動アンプの差
   動トランジスタのエミツタ共通接続点と前記出力
   増幅素子の各電源供給端子との間に夫々設けられ
   ていることを特徴とする特許請求の範囲第２項記
   載のＡ級電力増幅回路。