JPS5862906A - Ａ級電力増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電力増幅回路に関し、特にオーディオ機器等に
使用されるＡ級電力増幅回路に関する。

スピーカ等の負荷を電力駆動するためのアンプにはｈｐ
及びＢ級の５ＥＰＰ　（シングルエンデ、ンドプソンユ
プル）増幅回路がある。Ａ級増副回路では、１対の出の
増幅素手が常に能動領域で動作１遮断領域へ移行するこ
とがないのでスイツチングによる歪は生じない利点があ
るが、直流電流を信号印加持は勿論無信号時にも流す必
要があり熱損失が大となって効率が著しく低下する欠点
かある。Ｂ級増幅回路では、Ａ級のものに比し直流電流
をほぼ零としうるので熱損失は少なく効率が良好である
が、出力増幅素子が交互に遮断領域へ移行するのでスイ
ッチング歪が発生する欠点がある。

従って、Ａ級及びＢ級増幅回路の両者の利点を併せもっ
てかつ両者の欠点を排除すべく、第１図に示す回路方式
が用いられている。図において、入力信号はＡ級アンプ
の電圧増幅段１により電圧増幅されてドライバ段２のコ
ンプリメンタリなトランジスタＱｌ　ｐ　Ｑ２のベース
入力となる。この各ドライバトランジスタＱｌ　ｓ　Ｑ
２のエミッタ出力がＡ級電力増幅段３のコンプリメンタ
リな出力トランジスタＱ３　ｒ　Ｑ４の各ベース駆動信
号となり、これらエミッタ出力が抵抗Ｒ１及び−を夫々
介して図示せぬスピーカ等の負荷を電力駆動するもので
、１〜３の回路がＡ級電力増幅器として動作する゛。

このＡ級増幅器におけるドライバ段２の動作電源は回路
電源±Ｂが用いＧれておシ、電力増幅段３の直流電圧供
給は、出力トランジスタ９３　＃　Ｑ４の電源供給端で
あるコレクタ端子ａ　−４間に７０−れておシ、よって
このコレクタ端子α−す間を常に一定°電圧Ｅｏとする
ようになっている。

一方、Ａ級電力増幅器の入力信号と同一信号を入力とす
る電圧増幅段４と、この増幅出力にょシ駆動されるドラ
イバトランジスタＱｓ、Ｑ６よシなるドライバ段５とを
含んでいる。尚、トランジスタＱ５　＋　Ｑ６のベース
間のＥｌ及びＲ２はバイアス発生回路を示している。更
に、このドライバトランジスタＱ５．Ｑ６のコレクタ出
力によシ駆動されてＢ級動作をなす互いにコンプリメン
タリな１対のトランジスタＱ７　ｐ　ＱＢからなるＢ級
電力増幅段６が設けられている０ドライバトランジスタ
Ｑ５＋Ｑ６の各コレクタと電源上Ｂとの間には、ダイオ
ードＤＩと抵抗煽及びダイオードＤ２と抵抗Ｒ４との直
列接続回路が設けられておシ、トランジスタＱ５＋Ｑ６
のコレクタ電流が出力トランジスタＱ７　＋　ＱＢへ夫
々転送すれて、これらコレクタ出力電流がＡ級増幅器の
出カド２ンジスタＱ３＊Ｑ４の各コレクタ端子ａ、ｂへ
供給されるようになっている。尚、抵抗−ｖ　Ｒ６はＢ
級トランジスタＱ、、ＱＢのエミッタ抵抗を示している
。

ここで、入力信号の半サイクルに”おいてトランジスタ
Ｑ７がオンでトランジスタＱ８がオフにあるものとする
と、トランジスタＱ７のコレクタには入力信号レベルに
応じた電流及び電圧が現われる。このコレクタ出力がＡ
級トランジスタＱ３のコレクタ（α）に印加され、この
出力レベルのＥ、だけレベルシフトされた低い電圧がト
ランジスタＱ４のコレクタ（ｈ）に印加されることにな
る。従って、トランジスタＱ３　ｐ　Ｑ４の電流及び図
示せぬ負荷への電流がＢ級アンプＱ７のコレクタ出力か
ら供給されると共に、トランジスタＱ３　＊　Ｑ４のコ
レクタ（α−ｂ）間には、常に一定電圧Ｅｏが印加され
る。

入力信号の他の半サイクルにおいては、上記と反対にＢ
級トランジスタＱ８のみがオンとなシ、入力レベルに応
じた電流及び電圧がＡ級トランジスタＱ４のコレクタｂ
に供給され、トランジスタＱ３のコレクタαにはそれよ
りＥｏだけ高い電圧が供給されることになり、よって高
効率でスイッチング歪のない回路となるものである。尚
、電源Ｅｏの抵抗Ｒ７１Ｒ８による中点電圧が抵抗”９
　ｔ　Ｒ１０によシミ圧増幅段４へ帰還されてい暮。

かかる回路においては、Ａ級及びＢ級増幅器の各電圧利
得は共に略等しく設定される必要が１かつ回路が複雑化
して設計が困難と々る欠点があり、またＡ級及びＢ級の
両増幅器の周波数や位相特性が均一でないと出力かクリ
ップされる現象が生じ歪の発生を招来する欠点もある。

更には、電源投入時や過大入力時に両増幅器が独立して
動作する関係上、出力トランジスタが飽和して異常動作
をすることがある。

また、かかる高効率のＡ級パワーアンプでは、出力トラ
ンジスタのコレクタとアンプ出力との間の電圧を制限す
る保護回路が付加されていないために、異常状態に対処
するには、パワートランジス、りの耐圧を大なるものと
したり、抵抗素子を発煙に対しても強い品種にしたり、
フローティング電源Ｅ（１＞の！流の逆流による平滑コ
ンデンサの破壊防止用回路を付加したりする等の対策が
採られている。かかる対策によっては十分な保護動作は
期待し得ないものである。

本発明の目的は°上記欠点を排除して簡単な構成の高効
率Ａ級電力増幅回路を提供することである。

本発明の他の目的は、Ａ級出力素子のコレクタ（電源供
給端子）と回路出力との間の過電圧状態を検出してこれ
を一定に制限して保護する保護回路を具えた高効率Ａ級
電力増幅回路を提供することである。

本発明によるＡ級電力増幅回路は、Ａ紐出力増幅素子の
電源供給端子間に設けられたフローティング電圧源の中
点電圧と回路出力電圧との差に応じて夫々電流出力が制
御される電流源を、回路電源（±Ｂ）と１対の増幅素子
の電源供給端子との間に夫々設けるようにし、これら電
流源の出力を１対のＡ級動作をなすコンプリメン）タリ
な出力増幅素子へ供給するようにすると共に、これら出
力増幅素子の各電源供給端子と回路出力との間の電圧の
絶対値が所定値以上になったときに電流源の各出力を夫
々制限するようにしたことを特徴としている。

以下に、本発明を図面によシ説明する。

第２図は本発明の一実施例の回路図であシ、第１図と同
等部分は同一符号によシ示されている。

Ａ級アンプの電圧増幅段１、ドライバ段２及びＡ級電力
増幅段３の各構成は第１図と同等であシ、またＡ級出力
トランジスタＱ３　ｓ　Ｑ４のコレクタ（α−ｈ）間に
フローティング電圧源Ｅｏが設けられて出力トランジス
タＱ３　ａ　Ｑ４のＡ級バイアス電流を決定しているこ
とは第１図の例と同様である。

このフローティング電圧源Ｅｏの中点電圧を検知すべく
、等しい値の抵抗Ｒ７，Ｒ８の直列接続分圧回路がこの
電圧源８０間に設けられている。尚、本例では抵抗Ｒ７
と−との間に電圧源Ｅ３が設けられており、これは後述
する比較〒トランジスタＱ９＃Ｑ１゜更には電流源トラ
ンジスｌ’　Ｑｌｌ　ｒ　Ｑ１２のバイアス電流設定用
直流電圧として用いられる。上記中点電圧から電圧Ｅ３
だけ負及び正方向に夫々レベルシストされた電圧が抵抗
Ｒ１１ｒ　”１２を夫々介してレベル比較用のＮＰＮ及
びＰＮＰ　トランジスタＱ９　＋　ＱＩＯの各エミッタ
へ印加されておシ、トランジスタＱ９ｐＱｌＯのベース
には共にアンプ出力電圧が印加されてい暮。

このトランジスタＱ９　ｔ　ＱｌＧ　による出力を入力
とするカレントミラー形式の電流源７及び８が設けられ
ている。電流源７はトランジスタＱ９のコレクタ出力を
入力とするダイオードＤ３と出力トランジスタＱｌｌと
を有し、抵抗Ｒ１３＊　ＲＩｓが電流転送比（電流ゲイ
ン）を決定するもので、本例では電流ゲインを大に設定
して出力トランジスタＱｌｌの電流駆動能力を大とする
。同じく、電流源８はＰＮＰ　）ランジスタＱＩＧのコ
レクタ出力を入力とするダイ、ｔ　−）”　Ｄ４　（！
：　ＮＰＮ出力トランジスタＱ１２とを有し、抵抗Ｒ１
４＋　Ｒ１６が電流ゲインを定めるもので、この回路８
でも出力トランジスタＱ１２の電流駆動能力が大となる
ようになされている。

これら出力トランジスタのコレクタ出力電流がＡ級出力
トランジスタＱ３．Ｑ４のコレクタ端子α。

ｈに夫々供給されており、これら電流源７．．８は等制
約に回路電源上ＢとＡ級出力トランジスタＱ３＋　Ｑ４
のコレクタ端子α、ｂとの間に夫々設けられていること
になる。また、コレクタ端子α、ｂと回路出力との間の
各電位差に応じた電圧を発生する個所、すなわち、コレ
クタ端子α、ｈと比較用トランジスタＱ９　ｐ　ＱＩＯ
の各エミッタとの間に検出用ツェナーダイオードＤ５．
Ｄ６が夫々設けられており、これらダイオードＤ５．Ｄ
６の両端間電圧の絶対値がある値以上になると、ダイオ
ードＤ５．Ｄ６がオンとなるようになっている。

かかる構成において、無信号時には出力は零ボルトにあ
り、Ａ級トランジスタＱ３　ｅ　Ｑ４の直流バイアス電
流はフローティング電圧Ｅｏによシ決定されるから、こ
の電圧Ｅ０を小に選定すればアイドル電流を小とし得る
。一方、レベル比較用トランジスタＱ９　ｔ　ＱＩＯの
各ペースには零電圧が印加されており、各エミッタには
電圧Ｅｏの中点電圧をＥ３だけ負及び正ヘシフトした電
圧が夫々印加されているから、この電圧Ｅ３に応じた等
しい電流が各トランジスタ喝、Ｑ□。に流れて、これが
カレントミラー回路７，８によりトランジスタＱ１□ｒ
　Ｑｌ□へ転送される。このトランジスタＱｌｌからの
直流バイアス電流出力は抵抗Ｒ７，Ｒ８を経てトランジ
スタＱ１２へ流入するものである。この状態においては
、回路出力電圧とフローティング電圧Ｅｏとの中点は共
に零ボルトとなって平衡している。

信号が入力されてトランジスタＱ３　ｒ　Ｑ４のベース
入力が正の半サイクルになると、回路出力もそれに応じ
て正レベルに振れる。これはＡ級トランジスタＱ３　＋
　Ｑ４がエミッタフォロワ出力型式のためである。従っ
て、トランジスタ喝のベース入力は正方向に振れるから
、トランジスタＱ９の電流は増大する。よって、トラン
ジスタＱｌｌの電流もそれに応じて増大してＡ級パワー
トランジスタＱ３へ入力レベルに応じたコレクタ電流及
び電圧が供給される。負の半サイクルについても、トラ
ンジスタＱ４のコレクタにはトランジスタＱ１２より入
力に応じた電流及び電圧が供給される。

この時、トランジスタＱ９　＋　ＱＩＯは回路出力電圧
とフローティング電圧Ｅｏの中点電圧との差に応じて制
御されるから、回路出力電圧をフローティン１ヒ ゲ電圧Ｅｏの中点汽ξ常に等しくするようトランジスタ
ＱＩｔ　ｒ　Ｑ１２の導通状態がコントロールされされ
ることになる。どうすることにより、いかなる場合にも
回路出力を電圧Ｅ２の中点とするように回路が動作する
から、第１図の例に比し簡単な構成で出力トランジスタ
の飽和が防止されて信号歪の発生が阻止される。

ここで、何等かの原因、例えばフローティング、電源電
圧の異常上昇や当該電源のオープン状態が生じると、回
路出力とコレクタ端子α、ｈとの間の電位差の絶対値が
上昇する。よって、ツェナーダイオードＤ５．Ｄ６がオ
ンとなシ、レベル比較用トランジスタＱ１１＋　ＱＩＯ
のエミッタがコレクタ端子α、ｈの電圧に対して一定値
だけレベルシフトされた電圧にクランプされ、る。よっ
て、各トランジスト１ りＱ９　＋　Ｑ１０の電流値が制限され、トランジスタ
Ｑｌｌ　＊　Ｑ１２の電流値もそれに応じて制限される
ことになる。その結果、Ａ級出力トランジスタＱ３＊Ｑ
４の電流値及び各コレクタ端子ａ、ｈと回路出力との間
の電圧が一定に制限されて保護がなされる。

第３図は本発明の他の実施例回路図であり、第２図と同
等部分は同一符号により示されている。

回路出力電圧とフローティング電圧Ｅｏの中点電圧との
レベル比較のために、差動トランジスタＱ９゜Ｑ１３及
びＱ１０　＋　Ｑ１４よシ成る差動アンプが用いられて
おり、トランジスタＱ９　ｒ　’ＱＩＯのベースに回路
出力が、トランジスタＱ１３　＋　Ｑ１４０ベースに抵
抗Ｒ７＋Ｒ８による中点電圧が夫々印加されている。ト
ランジスタＱ９　ｒ　Ｑ１３及びＱＩＯ＋　Ｑ１４の各
共通エミ、り端子とフローティング電源Ｅｏの両端子間
には夫々電流供給用抵抗Ｒ１７＋　Ｒ１８が夫々設けら
れている。他の構成は第３図のそれと同等であってその
説明−は省略する。

本例においても、第２図の例と同様に回路出力が常にフ
ローティング電源電圧Ｅｏの中点になるように動作する
ことになシ、また比較回路部が差動アンプ構成のために
第２図の場合よりも特性が良好となる利点がある。更に
、回路の異常に対してもＡ級出力トランジスタＱ３　＋
　Ｑ４の保護が第２図の回路と同様になされるものであ
る。

このように本発明によれば極めて簡単な構成で、従来の
Ｂ級増幅回路を電源として別に設ける回路に比し回路異
常動作を防止することができ、信号歪の発生及び回路素
子の破壊等が阻止される。

【図面の簡単な説明】

第１図は従来の高効率Ａ級パワーアンプの回路図、第２
図及び第３図は本発明の実施例の回路図である。 主要部分の符号の説明 ３・・・・・・・・・・・・・・・Ａ級パワーアンプ段
７．８・・・・・・・・・電流源 Ｑ３．Ｑ、・・・・・・・・・Ａ級出力トランジスタＱ
９　＋　ＱＩＯ・・・・・レベル比較用トランジスタＥ
ｏ　　・・・・・・・・・・・・フローティング電圧源
Ｄ５．Ｄ６　　・・・・・・ツェナーダイオード表殺人
　　パイオニア栓べ畿士 イベ理人　　チＨ里士　籐　不↑　元惠邑３図

Claims (1)

1. 【特許請求の範囲】 ＋ｌ）　　互いにＡ級動作をなすコンプリメンタリ、な
   １対の出力増幅素子と、前記出力増幅素子の電源供給端
   子間に設けられたフローティング電圧源と、回路出力電
   圧と前記フローティング電圧源の中点電圧との差に応じ
   た比較出力を発生する電圧比較手段と、前記比較出力に
   よ多出力電流が夫々制御され回路電源と前記出力増幅素
   子の電源供給端子との間に夫々設けられてこれら出力電
   流を前記１対の出力増幅素子へ夫々供給する電流源と、
   前記出力増幅素子の各電源供給端子と回路出力との間の
   電圧の絶対値が所定値以上になったときに前記電流源の
   各出力電流を夫々制限する制限手段とを含むことを特徴
   とするＡ級電力増幅回路。 （２）　　前記制限手段は、前記出力増幅素子の各電°
   　　　源供給端子と回路出力との間の電位差に応じた電
   位差を生ずる回路接続点間に夫々設けられたツェナーダ
   イオードを有し、このツェナーダイオードのツェナー電
   圧により前記比較手段の各比較出力を一定に制御するよ
   う構成されていることを特徴とする特許請求の範囲第１
   項記載の回路。 （３）　　前記比較手段は差動アンプ構成であシ、前記
   ツェナーダイオードは、前記差動アンプの差動トランジ
   スタのエミッタ共通接続点と前記出力増幅素子の各電源
   供給端子との間に夫々設けられていることを特徴とする
   特許請求の範囲第２項記載の回路。