JP2946373B2 - 利得可変増幅器 - Google Patents
利得可変増幅器Info
- Publication number
- JP2946373B2 JP2946373B2 JP20540192A JP20540192A JP2946373B2 JP 2946373 B2 JP2946373 B2 JP 2946373B2 JP 20540192 A JP20540192 A JP 20540192A JP 20540192 A JP20540192 A JP 20540192A JP 2946373 B2 JP2946373 B2 JP 2946373B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gain
- circuit
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、利得可変増幅器に関
する。
する。
【０００２】
【従来の技術】利得可変増幅器として、従来、図４に示
すようなものが知られている。
すようなものが知られている。
【０００３】図４において、(1) は電源入力端子、(2)
は第１入力端子、(3) は第２入力端子、(4) は出力端
子、(5) は利得調整電圧入力端子である。(Q1)(Q2)は差
動増幅回路を構成するＮＰＮトランジスタであり、トラ
ンジスタ(Q1)のベースが第１入力端子(2) 、トランジス
タ(Q2)のベースが第２入力端子(3) となっている。これ
らのトランジスタ(Q1)(Q2)のエミッタ相互間に抵抗(R1)
が挿入され、トランジスタ(Q2)のコレクタは電源入力端
子(1) に接続されている。(Q3)(Q4)は利得調整回路を構
成するＮＰＮトランジスタであり、これらのエミッタが
互いに接続されてトランジスタ(Q1)のコレクタに接続さ
れている。トランジスタ(Q3)のコレクタは、電源入力端
子(1) に接続されている。トランジスタ(Q4)のコレクタ
は、出力端子(4) に接続されるとともに、抵抗(R2)を介
して電源入力端子(1) に接続されており、出力端子(4)
から抵抗(R2)により出力が取り出される。(Q5)(Q6)(Q7)
(Q8)はＮＰＮトランジスタであり、これらのベース同志
が互いに接続され、これらのエミッタがそれぞれ抵抗(R
3)(R4)(R5)(R6)を介して接地されている。トランジスタ
(Q5)のコレクタはトランジスタ(Q1)のエミッタに、トラ
ンジスタ(Q6)のコレクタはトランジスタ(Q2)のエミッタ
にそれぞれ接続されている。(Q9)(Q10) は制御信号出力
回路を構成するトランジスタであり、これらのコレクタ
は電源入力端子(1) に接続されている。トランジスタ(Q
9)のエミッタは利得調整回路のトランジスタ(Q4)のベー
スとトランジスタ(Q7)のコレクタに接続され、トランジ
スタ(Q10) のエミッタは利得調整回路のトランジスタ(Q
3)のベースとトランジスタ(Q8)のコレクタに接続されて
いる。(Q11)(Q12)(Q13)(Q14)(Q15)(Q16)はＮＰＮトラン
ジスタであり、トランジスタ(Q13) のベースが利得調整
電圧入力端子(5) となっている。トランジスタ(Q12) の
ベースは、抵抗(R7)を介して電源入力端子(1) に接続さ
れるとともに、抵抗(R8)を介して接地されている。トラ
ンジスタ(Q12)(Q13)のエミッタ相互間に、抵抗(R9)が挿
入されている。トランジスタ(Q12) のエミッタはトラン
ジスタ(Q11) のコレクタに接続され、トランジスタ(Q1
1) のエミッタは抵抗(R10) を介して接地されている。
トランジスタ(Q13) のエミッタはトランジスタ(Q14) の
コレクタに接続され、トランジスタ(14)のエミッタは抵
抗(R11)を介して接地されている。トランジスタ(Q11)(Q
14)のベースは互いに接続されてトランジスタ(Q5)〜(Q
8)のベースに接続されている。トランジスタ(Q12) のコ
レクタはトランジスタ(Q9)のベースとトランジスタ(Q1
5) のエミッタに接続され、トランジスタ(Q15) のコレ
クタは電源入力端子(1) に接続されている。トランジス
タ(Q13) のコレクタはトランジスタ(Q10) のベースとト
ランジスタ(Q16) のエミッタに接続され、トランジスタ
(Q16) のコレクタは電源入力端子(1) に接続されてい
る。トランジスタ(Q15)(Q16)のベースは、互いに接続さ
れて直流電源(6)に接続されている。(Q17)(Q18)はＮＰ
Ｎトランジスタであり、(Q17) のエミッタはトランジス
タ(Q14) のベースおよびトランジスタ(Q18) のベースに
接続されるとともに、抵抗(R12) を介して接地されてい
る。トランジスタ(Q17) のコレクタは電源入力端子(1)
に接続されている。トランジスタ(Q17) のベースはトラ
ンジスタ(Q18) のコレクタに接続されるとともに、抵抗
(R13) を介して電源入力端子(1) に接続され、トランジ
スタ(Q18) のエミッタは抵抗(R14) を介して接地されて
いる。
は第１入力端子、(3) は第２入力端子、(4) は出力端
子、(5) は利得調整電圧入力端子である。(Q1)(Q2)は差
動増幅回路を構成するＮＰＮトランジスタであり、トラ
ンジスタ(Q1)のベースが第１入力端子(2) 、トランジス
タ(Q2)のベースが第２入力端子(3) となっている。これ
らのトランジスタ(Q1)(Q2)のエミッタ相互間に抵抗(R1)
が挿入され、トランジスタ(Q2)のコレクタは電源入力端
子(1) に接続されている。(Q3)(Q4)は利得調整回路を構
成するＮＰＮトランジスタであり、これらのエミッタが
互いに接続されてトランジスタ(Q1)のコレクタに接続さ
れている。トランジスタ(Q3)のコレクタは、電源入力端
子(1) に接続されている。トランジスタ(Q4)のコレクタ
は、出力端子(4) に接続されるとともに、抵抗(R2)を介
して電源入力端子(1) に接続されており、出力端子(4)
から抵抗(R2)により出力が取り出される。(Q5)(Q6)(Q7)
(Q8)はＮＰＮトランジスタであり、これらのベース同志
が互いに接続され、これらのエミッタがそれぞれ抵抗(R
3)(R4)(R5)(R6)を介して接地されている。トランジスタ
(Q5)のコレクタはトランジスタ(Q1)のエミッタに、トラ
ンジスタ(Q6)のコレクタはトランジスタ(Q2)のエミッタ
にそれぞれ接続されている。(Q9)(Q10) は制御信号出力
回路を構成するトランジスタであり、これらのコレクタ
は電源入力端子(1) に接続されている。トランジスタ(Q
9)のエミッタは利得調整回路のトランジスタ(Q4)のベー
スとトランジスタ(Q7)のコレクタに接続され、トランジ
スタ(Q10) のエミッタは利得調整回路のトランジスタ(Q
3)のベースとトランジスタ(Q8)のコレクタに接続されて
いる。(Q11)(Q12)(Q13)(Q14)(Q15)(Q16)はＮＰＮトラン
ジスタであり、トランジスタ(Q13) のベースが利得調整
電圧入力端子(5) となっている。トランジスタ(Q12) の
ベースは、抵抗(R7)を介して電源入力端子(1) に接続さ
れるとともに、抵抗(R8)を介して接地されている。トラ
ンジスタ(Q12)(Q13)のエミッタ相互間に、抵抗(R9)が挿
入されている。トランジスタ(Q12) のエミッタはトラン
ジスタ(Q11) のコレクタに接続され、トランジスタ(Q1
1) のエミッタは抵抗(R10) を介して接地されている。
トランジスタ(Q13) のエミッタはトランジスタ(Q14) の
コレクタに接続され、トランジスタ(14)のエミッタは抵
抗(R11)を介して接地されている。トランジスタ(Q11)(Q
14)のベースは互いに接続されてトランジスタ(Q5)〜(Q
8)のベースに接続されている。トランジスタ(Q12) のコ
レクタはトランジスタ(Q9)のベースとトランジスタ(Q1
5) のエミッタに接続され、トランジスタ(Q15) のコレ
クタは電源入力端子(1) に接続されている。トランジス
タ(Q13) のコレクタはトランジスタ(Q10) のベースとト
ランジスタ(Q16) のエミッタに接続され、トランジスタ
(Q16) のコレクタは電源入力端子(1) に接続されてい
る。トランジスタ(Q15)(Q16)のベースは、互いに接続さ
れて直流電源(6)に接続されている。(Q17)(Q18)はＮＰ
Ｎトランジスタであり、(Q17) のエミッタはトランジス
タ(Q14) のベースおよびトランジスタ(Q18) のベースに
接続されるとともに、抵抗(R12) を介して接地されてい
る。トランジスタ(Q17) のコレクタは電源入力端子(1)
に接続されている。トランジスタ(Q17) のベースはトラ
ンジスタ(Q18) のコレクタに接続されるとともに、抵抗
(R13) を介して電源入力端子(1) に接続され、トランジ
スタ(Q18) のエミッタは抵抗(R14) を介して接地されて
いる。
【０００４】この利得可変増幅器では、外部から利得調
整電圧入力端子(5) に利得を設定するための利得調整電
圧が入力し、これがトランジスタ(Q13) のベースに入力
する。これにより、トランジスタ(Q9)(Q10) から制御信
号が出力され、トランジスタ(Q3)(Q4)が制御される。そ
の結果、利得調整電圧に応じて、利得が調整される。
整電圧入力端子(5) に利得を設定するための利得調整電
圧が入力し、これがトランジスタ(Q13) のベースに入力
する。これにより、トランジスタ(Q9)(Q10) から制御信
号が出力され、トランジスタ(Q3)(Q4)が制御される。そ
の結果、利得調整電圧に応じて、利得が調整される。
【０００５】
【発明が解決しようとする課題】上記のような従来の利
得可変増幅器では、利得が通常範囲では線形性があり、
問題はないが、利得が０％付近あるいは１００％付近の
線形性が損なわれるという問題がある。すなわち、利得
が０％付近あるいは１００％付近で利得調整用トランジ
スタ(Q3)(Q4)のいずれかがほとんどオフ状態となり、ト
ランジスタのエミッタ抵抗が非常に大きくなって無視で
きなくなる。また、制御信号を作り出しているトランジ
スタ(Q15)(Q16)においては、トランジスタ(Q9)(Q10) の
ベース電流の影響を受ける場合もある。
得可変増幅器では、利得が通常範囲では線形性があり、
問題はないが、利得が０％付近あるいは１００％付近の
線形性が損なわれるという問題がある。すなわち、利得
が０％付近あるいは１００％付近で利得調整用トランジ
スタ(Q3)(Q4)のいずれかがほとんどオフ状態となり、ト
ランジスタのエミッタ抵抗が非常に大きくなって無視で
きなくなる。また、制御信号を作り出しているトランジ
スタ(Q15)(Q16)においては、トランジスタ(Q9)(Q10) の
ベース電流の影響を受ける場合もある。
【０００６】この発明の目的は、上記の問題を解決し、
全範囲において線形性のある利得可変増幅器を提供する
ことにある。
全範囲において線形性のある利得可変増幅器を提供する
ことにある。
【０００７】
【課題を解決するための手段】この発明による利得可変
増幅器は、入力信号を増幅する差動増幅回路、上記差動
増幅回路の出力電流を検出する電流検出回路、外部から
の利得調整電圧と上記電流検出回路の出力電圧とを等し
くするように制御信号を出力する比較回路、および上記
制御信号により利得を調整する利得調整回路を備えてい
るものである。
増幅器は、入力信号を増幅する差動増幅回路、上記差動
増幅回路の出力電流を検出する電流検出回路、外部から
の利得調整電圧と上記電流検出回路の出力電圧とを等し
くするように制御信号を出力する比較回路、および上記
制御信号により利得を調整する利得調整回路を備えてい
るものである。
【０００８】
【作用】差動増幅回路の出力電流に基づいて利得を調整
しているので、利得が０％付近あるいは１００％付近で
も線形性があり、全範囲にわたって線形性のある良好な
利得可変特性が得られる。
しているので、利得が０％付近あるいは１００％付近で
も線形性があり、全範囲にわたって線形性のある良好な
利得可変特性が得られる。
【０００９】
【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。
ついて説明する。
【００１０】図１はこの発明による利得可変増幅器の構
成の１例を示しており、図４の従来例と同じ部分には同
一の符号を付している。
成の１例を示しており、図４の従来例と同じ部分には同
一の符号を付している。
【００１１】図１において、トランジスタ（Ｑ１）（Ｑ
２）などからなる差動増幅回路（１０）の利得は［Ｒ２
／（Ｒ１＋２γｅ）］であり、これは利得可変増幅器の
最大利得となる。なお、Ｒ１は抵抗（Ｒ１）の抵抗値、
Ｒ２は抵抗（Ｒ２）の抵抗値、γｅはエミッタ抵抗（バ
イポーラ・トランジスタの微分抵抗）である。利得調整
回路（１１）に、トランジスタ（Ｑ１９）（Ｑ２０）が
付加されている。これらのトランジスタ（Ｑ１９）（Ｑ
２０）のエミッタは、互いに接続されてトランジスタ
（Ｑ２）のコレクタに接続されている。トランジスタ
（Ｑ１９）のコレクタはトランジスタ（Ｑ３）のコレク
タに接続され、トランジスタ（Ｑ１９）のベースはトラ
ンジスタ（Ｑ３）のベースに接続されている。トランジ
スタ（Ｑ２０）のコレクタは電源入力端子（１）に接続
され、トランジスタ（Ｑ２０）のベースはトランジスタ
（Ｑ４）のベースに接続されている。制御信号出力回路
（１２）のトランジスタ（Ｑ９）（Ｑ１０）のエミッタ
より出力される制御信号によって各トランジスタ（Ｑ
３）（Ｑ４）（Ｑ１９）（Ｑ２９）に流れる電流を調整
することにより、利得を調整することができる。増幅器
には、トランジスタ（Ｑ３）（Ｑ１９）を通って差動増
幅回路（１０）のトランジスタ（Ｑ１）（Ｑ２）に流れ
る出力電流を検出する電流検出回路（１３）が付加され
ている。この回路（１３）は、ＰＮＰトランジスタ（Ｑ
２１）（Ｑ２２）（Ｑ２３）などによって構成されてい
る。トランジスタ（Ｑ２１）のベースと、トランジスタ
（Ｑ２２）のベースと、トランジスタ（Ｑ２３）のエミ
ッタとが互いに接続されている。トランジスタ（Ｑ２
１）のコレクタはトランジスタ（Ｑ３）（Ｑ１９）のコ
レクタとトランジスタ（Ｑ２３）のベースに接続され、
トランジスタ（Ｑ２１）のエミッタは抵抗（Ｒ１５）を
介して電源入力端子（１）に接続されている。トランジ
スタ（Ｑ２２）のエミッタは抵抗（Ｒ１６）を介して電
源入力端子（１）に接続され、トランジスタ（Ｑ２２）
のコレクタは抵抗（Ｒ１７）を介して直流電源（７）に
接続されている。そして、トランジスタ（Ｑ３）（Ｑ１
９）に流れている電流がトランジスタ（Ｑ２１）（Ｑ２
２）（Ｑ２３）によって検出され、抵抗（Ｒ１７）によ
り電圧に変換される。制御信号出力回路（１２）のトラ
ンジスタ（Ｑ９）のベースは、抵抗（Ｒ１８）を介して
電源（６）に接続されている。トランジスタ（Ｑ１０）
のベースは、トランジスタ（Ｑ１２）のコレクタに接続
されるとともに、抵抗（Ｒ１９）を介して電源（６）に
接続されている。従来例のトランジスタ（Ｑ１１）と抵
抗（Ｒ１０）が取り除かれ、トランジスタ（Ｑ１２）の
エミッタはトランジスタ（Ｑ１３）のエミッタに接続さ
れている。トランジスタ（Ｑ１２）のベースはトランジ
スタ（Ｑ２２）のコレクタとＮＰＮトランジスタ（Ｑ２
４）のコレクタに接続されている。トランジスタ（Ｑ２
４）のエミッタは抵抗（Ｒ２０）を介して接地され、ト
ランジスタ（Ｑ２４）のベースはトランジスタ（Ｑ１
４）のベースに接続されている。トランジスタ（Ｑ１
３）のベースが、抵抗（Ｒ２１）を介して電源（７）に
接続されている。従来例のＮＰＮトランジスタ（Ｑ１
５）（Ｑ１６）のかわりにＰＮＰトランジスタ（Ｑ２
５）（Ｑ２６）が設けられている。トランジスタ（Ｑ２
５）のコレクタはトランジスタ（Ｑ１２）のコレクタに
接続され、トランジスタ（Ｑ２５）のエミッタは電源入
力端子（１）に接続されている。トランジスタ（Ｑ２
６）のコレクタはトランジスタ（Ｑ１３）のコレクタに
接続され、トランジスタ（Ｑ２６）のエミッタは電源入
力端子（１）に接続されている。トランジスタ（Ｑ２
５）のベースとトランジスタ（Ｑ２６）のベースが互い
に接続され、トランジスタ（Ｑ２６）のベースとコレク
タが互いに接続されている。トランジスタ（Ｑ１２）
（Ｑ１３）（Ｑ２５）（Ｑ２６）などにより、外部から
の利得調整電圧と抵抗（Ｒ１７）の電圧が等しくなるよ
うに帰還をかける帰還回路（１４）が構成され、この帰
還回路（１４）と制御信号出力回路（１２）によって比
較回路が構成されている。そして、この比較回路によ
り、利得調整電圧と抵抗（Ｒ１７）の電圧が等しくなる
ようにトランジスタ（Ｑ９）（Ｑ１０）から制御信号が
出力され、この制御信号で利得調整回路（１１）のトラ
ンジスタ（Ｑ３）（Ｑ４）（Ｑ１９）（Ｑ２０）が制御
されることにより、利得が調整される。
２）などからなる差動増幅回路（１０）の利得は［Ｒ２
／（Ｒ１＋２γｅ）］であり、これは利得可変増幅器の
最大利得となる。なお、Ｒ１は抵抗（Ｒ１）の抵抗値、
Ｒ２は抵抗（Ｒ２）の抵抗値、γｅはエミッタ抵抗（バ
イポーラ・トランジスタの微分抵抗）である。利得調整
回路（１１）に、トランジスタ（Ｑ１９）（Ｑ２０）が
付加されている。これらのトランジスタ（Ｑ１９）（Ｑ
２０）のエミッタは、互いに接続されてトランジスタ
（Ｑ２）のコレクタに接続されている。トランジスタ
（Ｑ１９）のコレクタはトランジスタ（Ｑ３）のコレク
タに接続され、トランジスタ（Ｑ１９）のベースはトラ
ンジスタ（Ｑ３）のベースに接続されている。トランジ
スタ（Ｑ２０）のコレクタは電源入力端子（１）に接続
され、トランジスタ（Ｑ２０）のベースはトランジスタ
（Ｑ４）のベースに接続されている。制御信号出力回路
（１２）のトランジスタ（Ｑ９）（Ｑ１０）のエミッタ
より出力される制御信号によって各トランジスタ（Ｑ
３）（Ｑ４）（Ｑ１９）（Ｑ２９）に流れる電流を調整
することにより、利得を調整することができる。増幅器
には、トランジスタ（Ｑ３）（Ｑ１９）を通って差動増
幅回路（１０）のトランジスタ（Ｑ１）（Ｑ２）に流れ
る出力電流を検出する電流検出回路（１３）が付加され
ている。この回路（１３）は、ＰＮＰトランジスタ（Ｑ
２１）（Ｑ２２）（Ｑ２３）などによって構成されてい
る。トランジスタ（Ｑ２１）のベースと、トランジスタ
（Ｑ２２）のベースと、トランジスタ（Ｑ２３）のエミ
ッタとが互いに接続されている。トランジスタ（Ｑ２
１）のコレクタはトランジスタ（Ｑ３）（Ｑ１９）のコ
レクタとトランジスタ（Ｑ２３）のベースに接続され、
トランジスタ（Ｑ２１）のエミッタは抵抗（Ｒ１５）を
介して電源入力端子（１）に接続されている。トランジ
スタ（Ｑ２２）のエミッタは抵抗（Ｒ１６）を介して電
源入力端子（１）に接続され、トランジスタ（Ｑ２２）
のコレクタは抵抗（Ｒ１７）を介して直流電源（７）に
接続されている。そして、トランジスタ（Ｑ３）（Ｑ１
９）に流れている電流がトランジスタ（Ｑ２１）（Ｑ２
２）（Ｑ２３）によって検出され、抵抗（Ｒ１７）によ
り電圧に変換される。制御信号出力回路（１２）のトラ
ンジスタ（Ｑ９）のベースは、抵抗（Ｒ１８）を介して
電源（６）に接続されている。トランジスタ（Ｑ１０）
のベースは、トランジスタ（Ｑ１２）のコレクタに接続
されるとともに、抵抗（Ｒ１９）を介して電源（６）に
接続されている。従来例のトランジスタ（Ｑ１１）と抵
抗（Ｒ１０）が取り除かれ、トランジスタ（Ｑ１２）の
エミッタはトランジスタ（Ｑ１３）のエミッタに接続さ
れている。トランジスタ（Ｑ１２）のベースはトランジ
スタ（Ｑ２２）のコレクタとＮＰＮトランジスタ（Ｑ２
４）のコレクタに接続されている。トランジスタ（Ｑ２
４）のエミッタは抵抗（Ｒ２０）を介して接地され、ト
ランジスタ（Ｑ２４）のベースはトランジスタ（Ｑ１
４）のベースに接続されている。トランジスタ（Ｑ１
３）のベースが、抵抗（Ｒ２１）を介して電源（７）に
接続されている。従来例のＮＰＮトランジスタ（Ｑ１
５）（Ｑ１６）のかわりにＰＮＰトランジスタ（Ｑ２
５）（Ｑ２６）が設けられている。トランジスタ（Ｑ２
５）のコレクタはトランジスタ（Ｑ１２）のコレクタに
接続され、トランジスタ（Ｑ２５）のエミッタは電源入
力端子（１）に接続されている。トランジスタ（Ｑ２
６）のコレクタはトランジスタ（Ｑ１３）のコレクタに
接続され、トランジスタ（Ｑ２６）のエミッタは電源入
力端子（１）に接続されている。トランジスタ（Ｑ２
５）のベースとトランジスタ（Ｑ２６）のベースが互い
に接続され、トランジスタ（Ｑ２６）のベースとコレク
タが互いに接続されている。トランジスタ（Ｑ１２）
（Ｑ１３）（Ｑ２５）（Ｑ２６）などにより、外部から
の利得調整電圧と抵抗（Ｒ１７）の電圧が等しくなるよ
うに帰還をかける帰還回路（１４）が構成され、この帰
還回路（１４）と制御信号出力回路（１２）によって比
較回路が構成されている。そして、この比較回路によ
り、利得調整電圧と抵抗（Ｒ１７）の電圧が等しくなる
ようにトランジスタ（Ｑ９）（Ｑ１０）から制御信号が
出力され、この制御信号で利得調整回路（１１）のトラ
ンジスタ（Ｑ３）（Ｑ４）（Ｑ１９）（Ｑ２０）が制御
されることにより、利得が調整される。
【００１２】このように、利得の調整を差動増幅回路(1
0)の出力電流すなわちトランジスタ(Q3)(Q19) の電流の
和により制御しているため、利得が０％付近あるいは１
００％付近でも、線形性のある利得調整が可能である。
0)の出力電流すなわちトランジスタ(Q3)(Q19) の電流の
和により制御しているため、利得が０％付近あるいは１
００％付近でも、線形性のある利得調整が可能である。
【００１３】図２は上記の利得可変増幅器の出力電流制
御特性〔利得調整電圧とトランジスタ(Q3)(Q19) に流れ
る出力電流の関係〕を示し、図３は利得可変特性〔利得
調整電圧と利得調整度の関係〕を示している。これらの
グラフより、利得が最小と最大の間の全範囲において利
得調整度が線形性を有することがわかる。
御特性〔利得調整電圧とトランジスタ(Q3)(Q19) に流れ
る出力電流の関係〕を示し、図３は利得可変特性〔利得
調整電圧と利得調整度の関係〕を示している。これらの
グラフより、利得が最小と最大の間の全範囲において利
得調整度が線形性を有することがわかる。
【００１４】
【発明の効果】この発明の利得可変増幅器によれば、上
述のように、全範囲にわたって線形性のある良好な利得
可変特性を得ることができる。
述のように、全範囲にわたって線形性のある良好な利得
可変特性を得ることができる。
【図１】この発明の実施例を示す利得可変増幅器の電気
回路図である。
回路図である。
【図２】図１の利得可変増幅器の出力電流制御特性を示
すグラフである。
すグラフである。
【図３】図１の利得可変増幅器の利得可変特性を示すグ
ラフである。
ラフである。
【図４】従来例を示す利得可変増幅器の電気回路図であ
る。
る。
(10) 差動増幅回路 (11) 利得調整回路 (12) 制御信号出力回路 (13) 電流検出回路 (14) 帰還回路
Claims (1)
- 【請求項１】入力信号を増幅する差動増幅回路、上記差
動増幅回路の出力電流を検出する電流検出回路、外部か
らの利得調整電圧と上記電流検出回路の出力電圧とを等
しくするように制御信号を出力する比較回路、および上
記制御信号により利得を調整する利得調整回路を備えて
いる利得可変増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20540192A JP2946373B2 (ja) | 1992-07-31 | 1992-07-31 | 利得可変増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20540192A JP2946373B2 (ja) | 1992-07-31 | 1992-07-31 | 利得可変増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653766A JPH0653766A (ja) | 1994-02-25 |
| JP2946373B2 true JP2946373B2 (ja) | 1999-09-06 |
Family
ID=16506226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20540192A Expired - Fee Related JP2946373B2 (ja) | 1992-07-31 | 1992-07-31 | 利得可変増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946373B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3058087B2 (ja) * | 1996-06-07 | 2000-07-04 | 日本電気株式会社 | 利得可変増幅器 |
| KR100499856B1 (ko) * | 2002-12-10 | 2005-07-07 | 한국전자통신연구원 | 가변 이득 증폭기 |
| KR100499859B1 (ko) * | 2002-12-12 | 2005-07-07 | 한국전자통신연구원 | 가변 이득 증폭기 |
| KR100499855B1 (ko) | 2002-12-12 | 2005-07-07 | 한국전자통신연구원 | 가변 이득 증폭기 |
| KR100821122B1 (ko) * | 2005-12-09 | 2008-04-11 | 한국전자통신연구원 | 씨모스형 가변이득 증폭 장치 |
-
1992
- 1992-07-31 JP JP20540192A patent/JP2946373B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653766A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0400819B1 (en) | Low bias, high slew rate operational amplifier | |
| US5568092A (en) | Attenuated feedback type differential amplifier | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPH0456404A (ja) | 増幅装置 | |
| SE520849C2 (sv) | Korrektionskrets för en spänning för automatisk förstärkningskontroll | |
| JP2946373B2 (ja) | 利得可変増幅器 | |
| US4232273A (en) | PNP Output short circuit protection | |
| JPS62272312A (ja) | トランジスタのベ−ス電流調整装置 | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP2598121Y2 (ja) | 電力増幅回路 | |
| JPH05243877A (ja) | 電流制御型可変利得回路 | |
| JP3871793B2 (ja) | 切替制御回路 | |
| JPS6127927B2 (ja) | ||
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| JP3984722B2 (ja) | 振幅制限増幅装置 | |
| JPH0645840A (ja) | 増幅回路 | |
| JP3051600B2 (ja) | 電流発生回路 | |
| JP3015506B2 (ja) | 色相調整回路 | |
| JPS5834613A (ja) | 可変電子インピ−ダンス装置 | |
| JPS584489B2 (ja) | スイッチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990511 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |