JPH0645840A

JPH0645840A - 増幅回路

Info

Publication number: JPH0645840A
Application number: JP5127746A
Authority: JP
Inventors: Shinichi Fujita; 心一藤田
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1992-05-29
Filing date: 1993-05-06
Publication date: 1994-02-18
Anticipated expiration: 2017-09-09
Also published as: US5387878A; JP3321897B2

Abstract

(57)【要約】【目的】特性劣化をもたらすことなく、アイドリング調
整や温度補償を不要としたプッシュプル型の増幅回路を
提供することを目的とする。【構成】正側電源端子＋Ｂと負側電源端子−Ｂの間に第
１の出力トランジスタＱ2 と第２の出力トランジスタＱ
3が直列の接続されて、プッシュプル型出力回路が構成
される。トランジスタＱ2 のコレクタと電源端子の間に
は、電流検出用抵抗ＲI が挿入され、これに並列にバイ
パス用ダイオードＤが接続されている。出力トランジス
タＱ2 のコレクタにエミッタが接続され、ベースにコレ
クタが接続された誤差増幅用トランジスタＱ1 が設けら
れ、これが基準電圧ＶB と電流検出用抵抗ＲI の両端電
圧の差を増幅して、出力トランジスタＱ2 ，Ｑ3 に帰還
されて、バイアス電流制御がなされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、プッシュプル型の増
幅回路に係り、特にその出力回路部のバイアス安定化技
術に関する。

【０００２】

【従来の技術】プッシュプル形式の一般的なパワーアン
プの出力段は、図９のように構成されている。ｎｐｎト
ランジスタＱ11とｐｎｐトランジスタＱ12が出力トラン
ジスタであり、これらに所定のバイアスを与えるため
に、抵抗ＲB1，ＲB2およびｎｐｎトランジスタＱ13から
なるバイアス回路が設けられている。抵抗ＲB1，ＲB2の
比を設定することによって出力段トランジスタＱ11，Ｑ
12のベース・ベース間電圧を変化させ、これによりアイ
ドリング電流が決定される。

【０００３】この様な従来のパワーアンプ出力段構成で
は、トランジスタＱ11，Ｑ12の発熱によってトランジス
タのベース・エミッタ間電圧が下がり、電流が増大する
という熱暴走を防止するために、バイアス用トランジス
タＱ13と出力段トランジスタＱ11，Ｑ12とは一般に熱結
合させておくことが必要である。出力段トランジスタＱ
11，Ｑ12のエミッタ抵抗ＲE は、これらのトランジスタ
の電流増大に対して負帰還作用を有する。しかし、一般
的なパワーアンプではこのエミッタ抵抗ＲE は１Ω以下
の極めて小さい値であるため、僅かのバイアス電圧の変
化とＶBEの変化により、電流が大きく影響される。した
がって上述の熱結合が、通常不可欠とされる。また、素
子特性のばらつきにより、アイドリング電流が大きく変
化するため、バイアス抵抗ＲB1，ＲB2は固定ではなく、
調整できるものでなければならない。すなわち出力トラ
ンジスタを交換した場合には、バイアス抵抗ＲB1，ＲB2
による調整のやり直しが必要である。更に、バイアス用
トランジスタＱ13を出力トランジスタＱ11，Ｑ12と熱結
合させるためには、出力トランジスタＱ11，Ｑ12の放熱
器にバイアス用トランジスタＱ13を取り付ける必要があ
り、構造上の工夫をしなければならない。

【０００４】これらの問題を解決するものとして、出力
トランジスタのエミッタ抵抗ＲE の両端電圧を検出し
て、これにより出力トランジスタのベース間バイアスを
制御する技術が提案されている（例えば、特公昭５４−
１２０３１号公報、第３図，第４図参照）。しかしなが
ら、プッシュプル形式の出力トランジスタのエミッタに
挿入される抵抗ＲE は、もともと動作バランスを取るた
めのものであって、１Ω以下の極めて小さい値である。
したがって、大振幅動作の場合はともかく、小電流動作
の場合にはエミッタ抵抗による検出電圧の変化が小さ
く、バイアス制御の正確性を確保することが困難であ
る。また、検出電圧を大きくするためにエミッタ抵抗Ｒ
Eを大きくすることは、アンプの出力インピーダンスが
大きくなってしまい問題が多い。

【０００５】

【発明が解決しようとする課題】以上のように従来の一
般的なパワーアンプ出力段構成では、アイドリング調整
が必要であり、また熱結合による温度補償が不可欠であ
って、そのための構造上の工夫も必要になるといった問
題があった。また、出力トランジスタのエミッタ抵抗の
両端電圧によってバイアス制御を行う方法では、精密な
制御が難しく、精密制御を実現するためにエミッタ抵抗
を大きくすると、出力インピーダンスの増大等のアンプ
特性劣化をもたらす。この発明は、特性劣化をもたらす
ことなく、アイドリング調整や温度補償を不要としたプ
ッシュプル型の増幅回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】この発明に係る増幅回路
は、第１に、相補的に動作する第１，第２の出力トラン
ジスタが直流電源端子間に直列接続され、それらのベー
スが前段出力により駆動されるプッシュプル型の出力回
路と、この出力回路のバイアス電流を検出するため前記
第１，第２のトランジスタのいずれか一方と直流電源端
子との間に挿入された電流検出用抵抗と、この電流検出
用抵抗の両端に生じる電圧と基準電圧の差を増幅して前
記出力回路のバイアス電流を負帰還制御する誤差増幅手
段と、前記電流検出用抵抗に並列接続されて信号出力時
の電流をバイパスするダイオードとを備えたことを特徴
とする。この発明に係る増幅回路は、第２に、相補的に
動作する第１，第２の出力トランジスタが直流電源端子
間に直列接続され、それらのベースが前段出力により駆
動されるプッシュプル型の出力回路と、この出力回路の
バイアス電流を検出するため前記第１，第２のトランジ
スタのいずれか一方と直流電源端子との間に挿入された
電流検出用抵抗と、この電流検出用抵抗の両端に生じる
電圧と基準電圧の差を増幅して前記出力回路のバイアス
電流を負帰還制御する誤差増幅手段と、前記電流検出用
抵抗に並列接続されて信号出力時の電流をバイパスする
ダイオードと、前記電流検出用抵抗の両端電圧をその底
の状態で充電保持して、信号出力時の前記誤差増幅手段
の出力電流を平滑化する歪み低減手段とを備えたことを
特徴とする。

【０００７】

【作用】第１の発明によると、アイドリング電流検出用
抵抗を出力トランジスタの電源側に配置し、その両端電
圧と基準電圧との誤差増幅を利用してバイアス電流の自
動的な負帰還制御を行うことにより、アイドリング調整
や温度補償を不要としている。電流検出用抵抗には、信
号出力時の電流をバイパスするためのダイオードが並列
接続されているため、電源側に抵抗を設けたことによる
電力損失の増大や出力信号振幅の低下は問題にならない
程度に抑えられる。この様なバイパス用ダイオードの付
加は、出力トランジスタに大電流が流れている信号出力
時にはアイドリング電流の検出が不要であるために許容
される。そして、出力トランジスタの出力端子側の抵抗
でアイドリング電流検出を行う従来の方法に対して、電
流検出用抵抗の抵抗値を大きくしても、出力インピーダ
ンス増大といった特性劣化をもたらすことはない。とこ
ろでこの様なフィードバックによるバイアス電流制御を
行った場合、それだけでは歪み特性が多少低下する。負
荷をつけて信号を出力した時に電流検出用抵抗にも負荷
電流が流れ、誤差増幅に用いられるトランジスタが半波
毎にカットオフするためである。第２の発明では、電流
検出用抵抗の両端電圧をそれが底の状態で充電保持する
手段を設けて、信号出力時の誤差増幅手段の出力電流を
平滑化することにより、歪み低減することができる。

【０００８】

【実施例】以下、図面を参照しながらこの発明の実施例
を説明する。図１は、第１の実施例に係る増幅回路の要
部構成を示す。正側電源端子＋Ｂと負側電源端子−Ｂの
間に第１の出力トランジスタＱ2 と第２の出力トランジ
スタＱ3 が直列接続されて、プッシュプル型出力回路が
構成されている。この実施例では、第１の出力トランジ
スタＱ2 はｎｐｎトランジスタであり、第２の出力トラ
ンジスタＱ3 はｐｎｐトランジスタである。これら二つ
の出力トランジスタＱ2 ，Ｑ3 のエミッタが、小さいエ
ミッタ抵抗ＲE を介して出力端子ＯＵＴに接続されてい
る。またこれら二つの出力トランジスタＱ2 ，Ｑ3 のう
ちこの実施例では、トランジスタＱ2 のコレクタと正側
電源端子の間に、電流検出用抵抗ＲI が挿入されてい
る。電流検出用抵抗ＲI には並列にバイパス用ダイオー
ドＤが接続されている。

【０００９】出力トランジスタＱ3 のベースは、プリド
ライブ回路の出力トランジスタＱ4のコレクタに接続さ
れ、出力トランジスタＱ3 ，Ｑ2 のベース間にはバイア
ス用抵抗ＲBBが接続されている。出力トランジスタＱ2
のコレクタにエミッタが接続され、ベースにコレクタが
接続されたｐｎｐトランジスタＱ1 は、電流検出用抵抗
ＲI の両端電圧によって出力回路のバイアス電流を制御
するための誤差増幅回路を構成するトランジスタであ
る。このトランジスタＱ1 のベースと正電源端子の間に
は基準電圧源ＶB が設けられている。トランジスタＱ1
はこの基準電圧源と電流検出用抵抗ＲI の両端電圧の差
を増幅して、これがバイアス抵抗ＲBBの両端電圧の変化
として出力トランジスタＱ2 ，Ｑ3 に帰還されて、バイ
アス制御がなされることになる。

【００１０】この増幅回路の概略動作を次に説明する。
図１に示すように、出力回路にアイドリング電流ＩI が
流れているとする。この時、電流検出用抵抗ＲI の両端
に発生する電圧と基準電圧ＶB との差に応じてトランジ
スタＱ1 には電流ＩC が流れる。この電流ＩC の変化が
バイアス抵抗ＲBBによって出力トランジスタＱ2 ，Ｑ3
のベース間バイアス電圧ＶBBの変化となり、アイドリン
グ電流ＩI の変化にフィードバックされる。すなわち、
アイドリング電流ＩI が小さくなり、ＶI ＝ＲI ・ＩI
が小さくなると、トランジスタＱ1 は順方向バイアスが
大きくなり、これにより電流ＩC が増加する。この結果
バイアス電圧ＶBBが大きくなり、アイドリング電流ＩI
が増加するというフィードバック制御がなされる。つま
り、トランジスタＱ1 の部分は、誤差増幅によりアイド
リング電流ＩI を一定化する定電流回路を構成している
ことになる。

【００１１】以上の動作をより具体的に、式を用いて説
明すると次のとおりである。電流検出用抵抗ＲI の両端
電圧は、トランジスタＱ1 のベース・エミッタ間電圧を
ＶBE1 として、ＶI ＝ＶB −ＶBE1 …（１）である。一方、アイドリング電流をＩI 、トランジスタ
Ｑ1 のベース電流をＩB、コレクタ電流をＩC とする
と、ＶI ＝ＲI （ＩI ＋ＩC ＋ＩB ）…（２）である。ここで、アイドリング電流ＩI がコレクタ電流
ＩC より十分大きく、ベース電流ＩB がコレクタ電流Ｉ
C に比べて十分小さいとすると、ベース電流ＩBを無視
することができ、（１）式と（２）式から、ＶB −ＶBE1 ＝ＲI （ＩI ＋ＩC ）…（３）となる。（３）式の左辺は一定であるから、アイドリン
グ電流ＩI が増加すれば、コレクタ電流ＩC が減少する
という関係になる。一方、出力トランジスタＱ2 ，Ｑ3
のベース・エミッタ間電圧をそれぞれ、ＶBE2 ，ＶBE3
とすると、ＩC とＩI の関係は、ＩI ＝｛ＲBB・ＩC −（ＶBE2 ＋ＶBE3 ）｝／２ＲE …（４）となり、コレクタ電流ＩC の減少によってアイドリング
電流ＩI が減少するという制御がなされることになる。
なお（４）式において、ＶBE2 ，ＶBE3 ，ＲE 等は、フ
ィードバックループ内のため、その誤差，ばらつき，温
度特性等は無視することができる。

【００１２】ところで、電流検出用抵抗ＲI の値は、数
１０ｍＡのアイドリング電流を検出するために、数Ω〜
数１０Ωが必要である。そしてトランジスタＱ2 と電源
端子の間にこの電流検出用抵抗ＲI のみが設けられてい
るとすると、この電流検出用抵抗ＲI には、出力端子Ｏ
ＵＴに負荷を繋いで信号を出した時に、例えば数Ａとい
う大きな負荷電流が流れる。このことは、電流検出用抵
抗ＲI での電力損失が大きくなり、また出力振幅が十分
にとれなくなることを意味する。バイパス用ダイオード
Ｄは、この様な信号出力時の不都合を回避するために設
けられている。大電流が流れている間は、そもそもアイ
ドリング電流検出は必要がないから、この様にダイオー
ドＤを接続することは、アイドリング電流制御に支障は
ない。また、差動増幅用トランジスタＱ1 のコレクタ電
流ＩC の変化は、出力端子ＯＵＴの電位には直接影響し
ない。出力端子ＯＵＴの電位は、全体のフィードバック
によってほぼ０Ｖ付近に安定化されている。

【００１３】図２は、第１の実施例をより具体化した実
施例の増幅回路である。図１の第１の出力トランジスタ
Ｑ2 の部分に、ダーリントン接続された二つのトランジ
スタＱ21，Ｑ22が用いられ、同様に第２の出力トランジ
スタＱ3 の部分に、ダーリントン接続された二つのトラ
ンジスタＱ31，Ｑ32が用いられている。トランジスタＱ
21，Ｑ22のコレクタと正電源端子＋Ｂの間に、図１の電
流検出用抵抗ＲI に相当する電流検出用抵抗Ｒ6 が挿入
され、これに並列にバイパス用ダイオードＤ1が接続さ
れている。誤差増幅用トランジスタＱ1 のベースに与え
られる基準電圧ＶB は、抵抗Ｒ4，Ｒ5 の分圧により得
ている。ここで抵抗Ｒ4 とベース端子の間に設けられて
いるダイオードＤ2 は、トランジスタＱ1 のベース・エ
ミッタ間電圧ＶBEの温度補償用である。抵抗Ｒ3 は、図
１のベース間バイアス用抵抗ＲBBに相当する。

【００１４】トランジスタＱ1 のコレクタは、抵抗Ｒ2
，Ｒ1 を介して正電源端子＋Ｂに接続されている。こ
れらの抵抗Ｒ2 ，Ｒ1 は、アイドリング電流ＩI とトラ
ンジスタＱ1 のコレクタ電流ＩC の比を大きくするた
め、すなわちコレクタ電流ＩC を減らすために設けられ
ている。これらの抵抗Ｒ2 ，Ｒ1 は本質的ではなく、こ
れらがなくても動作する。また、ベース間バイアス用抵
抗Ｒ3 には並列に安定化用コンデンサＣ2 が設けられ、
抵抗Ｒ1 とＲ2 の接続ノードと出力端子ＯＵＴの間には
ブートストラップ用コンデンサＣ1 が設けられている。
これらも必須のものではない。出力端子ＯＵＴは、図示
のように抵抗Ｒ10，Ｒ11によるフィードバック回路でプ
リドライブ回路Ａにフィードバックされて、出力安定化
が図られている。

【００１５】この回路において、例えばアイドリング電
流を１５ｍＡに設定するとして、電流検出用抵抗Ｒ6 の
値を１０Ωとすると、この電流検出用抵抗Ｒ6 の両端電
圧は１５０ｍＶとなる。誤差増幅用トランジスタＱ1 の
ベース・エミッタ間電圧ＶBEとダイオードＤ2 の順方向
電圧降下ＶF とは相殺するので、抵抗Ｒ4 の両端に１５
０ｍＶが出るように、抵抗Ｒ4 とＲ5 の比を設定すれば
よい。これは、現実的な抵抗の誤差を考慮しても、調整
なしで容易に設定できる範囲である。ダイオードＤ2 、
トランジスタＱ1 のばらつきを考えるならば、この部分
にデュアルトランジスタ等を用いて誤差を抑制すること
もできる。逆に、僅かの変動を許容して、ダイオードＤ
2 を省略しても、誤差増幅用トランジスタＱ1 の温度上
昇による熱暴走は容易には起こらない。例えば、温度上
昇がΔＴ＝７５℃として、この時トランジスタのベース
・エミッタ間電圧ＶBEは約１５０ｍＶ減少する。これに
より電流検出用抵抗Ｒ6 の両端電圧は約３００ｍＶとな
り、したがってアイドリング電流は３０ｍＡとなる。し
かしこの電流増加は出力トランジスタＱ22，Ｑ32の僅か
の発熱増加となるだけであって、誤差増幅用トランジス
タＱ1 自身の発熱とはならず、アイドリング電流は安定
する。

【００１６】上記実施例は、アイドリング電流制御とし
ては十分であるが、出力回路の歪み特性が若干悪くな
る。これは、出力端子ＯＵＴに負荷をつけて信号を出力
した時に、電流検出用抵抗Ｒ6 に負荷電流が流れ、ダイ
オードＤ1 でクランプされているとはいっても、電流検
出用抵抗Ｒ6 の両端電圧ＶI が基準電圧ＶB よりも高く
なって、誤差増幅用トランジスタＱ1がカットオフされ
るためである。この様子を、図５に示す。

【００１７】出力信号が正の半波となる区間Ａでは、電
流検出用抵抗Ｒ6 に大きな負荷電流が流れ、ダイオード
Ｄ1 でクランプされても依然、電流検出用抵抗Ｒ6 の両
端電圧ＶI は基準電圧ＶB よりも大きいという状態にあ
る。この時誤差増幅用トランジスタＱ1 は、常にコレク
タ電流を減らそうとして結局カットオフに至ってしま
う。また出力信号が負の半波となる区間Ｂでは、負荷電
流は負側の出力トランジスタＱ31，Ｑ32を流れ、正側の
出力トランジスタＱ21，Ｑ22はカットオフしようとする
が、電流検出用抵抗Ｒ6 の両端電圧ＶI が基準電圧ＶB
より小さくなると、誤差増幅用トランジスタＱ1 はコレ
クタ電流を増してアイドリング電流ＩI を増やそうとす
るのである。

【００１８】誤差増幅用トランジスタＱ1 は、出力段ト
ランジスタから見て入力側に位置しているため、上述し
た信号の半波毎（区間Ａ）に生じる同トランジスタのカ
ットオフより、出力信号に少なからずスイッチング歪み
を生じてしまう。この歪みはその性格上、フィードバッ
クループ内であってもなかなか取り切れずに、結局出力
信号の歪みとして残ってしまう。

【００１９】このような問題を解決した第２の実施例
を、次に説明する。図３はその要部構成であり、図２の
実施例の回路構成を基本として、これに付加した部分を
示している。すなわち、電流検出用抵抗Ｒ6 とトランジ
スタＱ1 のエミッタの間にダイオードＤ3 が挿入され、
トランジスタＱ1 のエミッタと正電源端子＋Ｂの間にコ
ンデンサＣ4 が設けられている。また、エミッタへのダ
イオードＤ3 の付加に伴って、その温度補償のためにベ
ース側にもダイオードＤ4 が付加されている。ダイオー
ドＤ3 およびコンデンサＣ4 は、信号出力時においても
誤差増幅用トランジスタＱ1 のコレクタ電流ＩC をほぼ
一定に保持して、歪みを低減する回路を構成している。

【００２０】すなわち、図６に示すように、電流検出用
抵抗Ｒ6 による検出電圧ＶI の低い底の状態での電流で
コンデンサＣ4 が充電され、大きな負荷電流によって検
出電圧ＶI が大きくなったときにはダイオードＤ3 は逆
バイアスとなる。これによりコンデンサＣ4 に保持され
る電圧ＶC はほぼ一定の値になり、ほぼ一定の値で流れ
続け、図５に示したような半波毎のカットオフが生じな
い。これによりトランジスタＱ1 がスイッチング歪みの
発生源となることを回避することがされ、その結果出力
信号の歪みが低減される。

【００２１】図４は、この第２の実施例をより具体化し
た増幅回路構成を示している。図２の構成に対して、歪
み低減回路としてダイオードＤ3 とコンデンサＣ4 が追
加されている。またこの具体回路では、位相補正用コン
デンサＣ6 ，Ｃ7 が設けられ、出力端子には、抵抗Ｒ1
2，コンデンサＣ5 、インダクタンスＬ，抵抗Ｒ13によ
る負荷（スピーカ）位相補正回路が設けられている。

【００２２】図４の構成では、ある条件下で不都合が生
じることがあり得る。即ち出力信号が負の半波となる区
間Ｂで振幅が大きいとき、トランジスタＱ31，Ｑ32のベ
ース電流ＩB ，エミッタ電流ＩEが増加し、出力段中点
（抵抗Ｒ8 ，Ｒ9 の接続点）とトランジスタＱ31のベー
スとの間の電圧が増して、トランジスタＱ22のコレクタ
電流が減ろうとする。これによりトランジスタＱ1 のコ
レクタ電流が増加して、トランジスタＱ22のコレクタ電
流を一定に保とうとする。このとき結果的に、出力段ベ
ースバイアス回路を構成する比較的大容量のコンデンサ
Ｃ2 の両端電圧が増す。これは高い周波数域ではほとん
ど問題にならないが、低周波域では顕著に現れる。その
結果、次に振幅が減ったときに、コンデンサＣ2 に保持
された増大電圧により、アイドリング電流が増大すると
いうことが起こり得る。また、大振幅が入ってクリップ
したとき等、前段増幅回路からオーバードライブが生
じ、トランジスタＱ1 のエミッタよりコレクタの電位が
上がることもある。この場合には、コンデンサＣ4 の両
端電圧が減少してしまい、次に振幅が減ったときにやは
りトランジスタＱ1 のコレクタ電流が増えて、アイドリ
ング電流が増大するということが起こり得る。

【００２３】図７は、図４を変形してこのような問題を
解決した実施例の回路である。この実施例では、ボトム
充電をコンデンサＣ1 で行うべく、抵抗Ｒ1 の電源側端
子をトランジスタＱ1 のコレクタに接続している。これ
に伴って、図４のダイオードＤ3 ，Ｄ4 及びコンデンサ
Ｃ4 を削除している。また出力段の抵抗Ｒ8 ，Ｒ9 も削
除している。コンデンサＣ2 は図４のそれに比べて小容
量化されている。

【００２４】図８は、この実施例の回路の動作波形を図
６に対応させて示したものである。この実施例では、出
力段電流によってトランジスタＱ1 の電流ＩQ が決ま
り、これがコンデンサＣ1 の充電電流となり、またバイ
アス回路の供給電流ＩC となる。即ち、アイドリング電
流が減ると抵抗Ｒ6 の両端電圧Ｖ1 が小さくなってトラ
ンジスタＱ1 の電流ＩQ が増大する。この電流ＩQ によ
りコンデンサＣ1 に充電がなされ、コンデンサＣ1 →抵
抗Ｒ2 →トランジスタＱ21→トランジスタＱ22→コンデ
ンサＣ1 のループでアイドリング電流が負帰還制御され
る。この実施例によれば、大容量のコンデンサＣ1 によ
りボトム電圧の平滑，保持がなされるので、上述した特
殊条件下での無用なアイドリング電流の増大が抑制され
る。

【００２５】この発明は上記実施例に限られるものでは
ない。実施例では、正電源側に電流検出用抵抗を挿入し
て、その検出電流により誤差増幅とフィードバック制御
を行ったが、対称的に負電源側にこれらと等価の回路を
設けることもできる。また実施例では、誤差増幅に一つ
のトランジスタを用いたが、差動増幅回路，演算増幅回
路等他の回路を誤差増幅手段として用いることもでき
る。もちろんこれらがＩＣ化されたものでもよい。更に
実施例では、第１のトランジスタがｎｐｎ、第２のトラ
ンジスタがｐｎｐである一般的なプッシュプル構成の出
力回路の場合を説明したが、第１，第２のトランジスタ
が共にｎｐｎ或いはｐｎｐであって、それらが相補的に
駆動されるようにした出力回路形式の増幅回路にも同様
にこの発明を適用することができる。

【００２６】

【発明の効果】以上説明したようにこの発明によれば、
アイドリング電流検出用抵抗を出力トランジスタの電源
側に配置し、その両端電圧と基準電圧との誤差増幅を利
用してバイアス電流のフィードバック制御を行うことに
より、アイドリング調整や温度補償を不要とし、しかも
電流検出用抵抗には、信号出力時の電流をバイパスする
ためのダイオードを並列接続して、電流検出用抵抗を付
加したことによる電力損失の増大や出力信号振幅の低下
を抑制した増幅回路を得ることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例に係る増幅回路の要部
構成を示す図。

【図２】同実施例の具体回路構成を示す図。

【図３】この発明の第２の実施例に係る増幅回路の要部
構成を示す図。

【図４】同実施例の具体回路構成を示す図。

【図５】第１の実施例の動作を説明するための波形図。

【図６】第２の実施例の動作を説明するための波形図。

【図７】図４の実施例回路を変形した実施例の回路を示
す図。

【図８】図７の回路の動作波形図。

【図９】従来の増幅回路の出力部構成を示す図。

【符号の説明】

Ｑ1 …誤差増幅用トランジスタ、Ｑ2 ，Ｑ3 ，Ｑ21，Ｑ
22，Ｑ31，Ｑ32…出力トランジスタ、ＲI ，Ｒ6 …アイ
ドリング電流検出用抵抗、Ｄ，Ｄ1 …バイパス用コンデ
ンサ、ＶB …基準電圧、Ｄ3 ，Ｃ4 …歪み低減回路。

Claims

【特許請求の範囲】

【請求項１】相補的に動作する第１，第２の出力トラ
ンジスタが直流電源端子間に直列接続され、それらのベ
ースが前段出力により駆動されるプッシュプル型の出力
回路と、この出力回路のバイアス電流を検出するため前記第１，
第２のトランジスタのいずれか一方と直流電源端子との
間に挿入された電流検出用抵抗と、この電流検出用抵抗の両端に生じる電圧と基準電圧の差
を増幅して前記出力回路のバイアス電流を負帰還制御す
る誤差増幅手段と、前記電流検出用抵抗に並列接続されて信号出力時の電流
をバイパスするダイオードと、を備えたことを特徴とする増幅回路。
【請求項２】相補的に動作する第１，第２の出力トラ
ンジスタが直流電源端子間に直列接続され、それらのベ
ースが前段出力により駆動されるプッシュプル型の出力
回路と、この出力回路のバイアス電流を検出するため前記第１，
第２のトランジスタのいずれか一方と直流電源端子との
間に挿入された電流検出用抵抗と、この電流検出用抵抗の両端に生じる電圧と基準電圧の差
を増幅して前記出力回路のバイアス電流を負帰還制御す
る誤差増幅手段と、前記電流検出用抵抗に並列接続されて信号出力時の電流
をバイパスするダイオードと、前記電流検出用抵抗の両端電圧をその底の状態で充電保
持して、信号出力時の前記誤差増幅手段の出力電流を平
滑化する歪み低減手段と、を備えたことを特徴とする増幅回路。