JPH0119284B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、出力トランジスタの保護回路を有
する電力増幅回路に関する。

従来より、Ｂ級プツシユプル出力回路を有する
低周波電力増幅回路においては、過入力時、過負
荷時、あるいは負荷短絡などの異常状態に対して
出力トランジスタに定格以上の電力が加わらない
ようにし、出力トランジスタの破壊、劣化を防ぐ
保護回路が設けられる。

この保護回路として、出力トランジスタの
ASO（Area of Sabe Operation）を検出して出
力トランジスタのドライブ電流を吸い取るための
保護トランジスタを出力段トランジスタの入出力
間に設けるものとした電力増幅回路が用いられて
いる。

この回路にあつては、保護トランジスタがオン
した時の電力制限動作状態において、保護トラン
ジスタが出力段トランジスタの正帰還ループを構
成して発振を生じる。したがつて、この発振防止
のために比較的大きな容量値のコンデンサが必要
になる等の欠点がある。

そこで、上記ASOの検出により、駆動段増幅
回路及び出力段増幅回路におけるバアイス電流を
遮断して、これらの駆動段トランジスタ、出力段
トランジスタ等をオフとして増幅動作を停止させ
ることが考えられる。

しかし、この保護動作にあつては、直流帰還が
かからなくなるため、次のような問題が生じる。

出力段トランジスタが、ダーリントン形態に接
続された駆動トランジスタと出力トランジスタと
で構成された場合において、上記バイアス電流の
遮断によりオフする駆動トランジスタのリーク電
流が比較的大きいとき、出力中点電圧が変化して
しまう。したがつて、２電源Ｂ級プツシユプル出
力回路を有する低周波電力増幅回路、又は１電源
Ｂ級プツシユプル出力回路を有する２個の低周波
電力増幅回路により構成されるBTL（Balanced
Transformer Less）回路のように、OCL
（Output Condenser Less）出力形式のものにお
いては、上記中点電圧の変化により直流電流が流
れるものとなり、出力トランジスタの他、負荷に
対しても十分な保護がなされなくなるという欠点
がある。

特に、モノリシツクICで構成される低周波電
力増幅回路においては、内部回路の変更、及び部
品の取り替えができなく、上述のようにOCL出
力形式が採れないなどの使用上の制約により使用
価値が低下するものである。

この発明の目的は、OCL出力形式とした場合
でも確実な保護動作が実現できる電力増幅回路を
提供することにある。

この発明は、ASO検出信号、及び／又は温度
上昇検出信号により負帰還型電力増幅回路におけ
る入力信号の減衰ないし遮断を行なうものであ
る。

以下、この発明を実施例とともに詳細に説明す
る。

第１図は、この発明の一実施例による回路図を
示し、破線IC内の部品はモノリシツクIC内に構
成されている。

この実施例回路は、２電源（＋Ｂ，−Ｂ）によ
る負帰還型の電力増幅回路であり、負帰還端子を
有し、入力端子に印加された入力電圧信号V_INを
電流信号に変換して出力する初段増幅回路と、こ
の出力電流信号が入力に印加され、大利得の電圧
増幅信号を出力するＡ級電圧増幅回路と、この電
圧増幅出力が入力に印加され、電力増幅出力信号
V_OUTを出力するＢ級プツシユプル出力回路とを
含むものである。

初段増幅回路は、差動トランジスタ増幅回路で
構成される。すなわち、エミツタ抵抗R₅，R₆が
それぞれ設けられた差動トランジスタQ₁，Q₂と、
これらのエミツタ抵抗R₅，R₆を介して共通接続
されたエミツタに設けられた定電流源を構成する
トランジスタQ₈及びそのエミツタ抵抗R₇と、差
動トランジスタQ₁，Q₂のコレクタにそれぞれ設
けられた負荷抵抗R₃，R₄と、このコレクタ抵抗
R₃，R₄の差電圧を入力として電流出力信号を形
成するトランジスタQ₅と、トランジスタQ₂のコ
レクタに直列に設けられ、トランジスタQ₅のバ
イアス電圧を形成するダイオード（ダイオード形
態に接続されたトランジスタを含む以下同じ）
Q₄と、トランジスタQ₅のコレクタ負荷手段とし
ての定電流源を構成するトランジスタQ₉及びそ
のエミツタ抵抗R₈とで構成される。

そして、トランジスタQ₁のベースは、後述す
るミユート回路を構成する抵抗R₂₂を介して入力
端子P₁に接続される。また、トランジスタQ₂の
ベースは、負帰還端子P₂に接続される。

初段増幅回路の電源電圧は、抵抗R₁，R₂で分
圧された電圧がトランジスタQ₃のベース、エミ
ツタを介して形成され、この分圧電圧のリツプル
成分を除去するコンデンサC₁₀₂が端子P₆を介して
接続される。

また、上記分圧抵抗R₂の負電源電圧側―Ｂに
は定電圧を形成するダイオードQ₆，Q₇が直列に
接続され、上記定電流トランジスタQ₈，Q₉のベ
ースに印加される。

Ａ級電圧増幅回路は、ダーリントン形態に接続
された増幅トランジスタQ₁₁，Q₁₂と、そのコレ
クタ側に設けられ、定電流負荷を構成するトラン
ジスタQ₂₂と、位相補償のためにトランジスタ
Q₁₁のベース、コレクタ間に設けられたコンデン
サC₁とで構成される。

定電流負荷トランジスタQ₂₃は、上記ダイオー
ドQ₆，Q₇で形成した定電圧がベースに印加され、
エミツタに抵抗R₉が設けられたトランジスタQ₁₀
で形成される定電流を入力とするダイオード形態
に接続されたトランジスタQ₂₂と電流ミラー回路
を構成して定電流を形成する。

Ｂ級プツシユプル出力回路は、準コンプリメン
タリ型プツシユプル出力回路により構成される。

すなわち、負の半波出力信号は、増幅トランジ
スタQ₁₁，Q₁₂のコレクタ出力電圧がベースに印
加されたpnpトランジスタを用いて位相反転する
駆動トランジスタQ₁₃と、出力トランジスタQ₁₄
とで形成される。また、正の半波出力信号は、ダ
ーリントン形態に接続された駆動トランジスタ
Q₁₅と、出力トランジスタQ₁₆とで形成される。

これらの出力段トランジスタをＢ級動作させる
バイアスを与えるために、駆動トランジスタQ₁₃
のエミツタは、発振防止抵抗R₁₁を介してトラン
ジスタQ₁₇のエミツタに接続され、このトランジ
スタQ₁₇のベースと出力端子P₅との間に、トラン
ジスタQ₁₈と、そのベース、エミツタ間に設けら
れ定電流を形成する抵抗R₁₃と、トランジスタ
Q₁₈のベース，コレクタ間に設けられ、抵抗R₁₃
で形成された定電流で動作するダイオードQ₁₉，
Q₂₀及びトランジスタQ₁₈のコレクタに定電流を
供給する定電流トランジスタQ₂₄とで構成された
バイアス回路が設けられる。また、正の半波出力
信号を形成するトランジスタQ₁₅のベースには、
増幅トランジスタQ₁₁，Q₁₂の出力信号がダイオ
ードQ₂₁によりレベルシフトされて印加されるも
のである。トランジスタQ₁₇のコレクタは正の電
源電圧端子P₃に接続され、定電流トランジスタ
Q₂₄は、トランジスタQ₂₃と同様に電流ミラー回
路を構成して定電流を形成する。

なお、出力端子P₅と負帰還端子P₂との間には、
利得設定のための抵抗R₁₀₁，R₁₀₂と、100％直流
帰還を行なわせる直流阻止コンデンサC₁₀₁とで構
成された帰還回路が設けられる。

一般に、利得設定を自由に行なえるようにする
ため、上述のように抵抗R₁₀₁，R₁₀₂は、外付部品
として構成するものであるが、これらをモノリシ
ツクIC内に形成するものとしてもよい。

以上構成の低周波電力増幅回路において、この
実施例では出力トランジスタの保護回路を、
ASO検出回路１、温度検出回路２とミユート回
路とで構成する。

すなわち、出力トランジスタQ₁₆のコレクタに
直列に接続された抵抗R₁₆及びコレクタ、エミツ
タ間に設けられた直列抵抗R₁₇，R₁₈、並びに出
力トランジスタQ₁₄のエミツタに直列に接続され
た抵抗R₁₉及びコレクタ、エミツタ間に設けられ
た直列抵抗R₂₀，R₂₁は、それぞれ出力トランジ
スタQ₁₆，Q₁₄のコレクタ電流、コレクタ、エミ
ツタ間電圧を検出するためのものである。

これらの検出信号を入力とするASO検出回路
１は、例えば、第２図に示すように、上記抵抗
R₁₆〜R₁₈で形成した検出信号がエミツタに印加
されたpnpトランジスタQ₂₆と、そのベース、コ
レクタ間に設けられた抵抗R₂₃と、ベースに設け
られた定電流源I₀と、トランジスタQ₂₆のコレク
タにベースが接続され、エミツタが正の電源電圧
端子P₃に接続され、コレクタに定電流源I₀が設け
られたpnpトランジスタQ₂₇とで構成され、トラ
ンジスタQ₂₇のコレクタより検出信号V_Cを得る。

この回路で検出出力電流が得られるのは、トラ
ンジスタQ₂₇に定電流I₀より大きな電流が流れた
ときである。そこで、抵抗₁₆〜R₁₈の抵抗値比を、
R₁₆≪R₁₇≪R₁₈としたとき、トランジスタQ₂₇の
ベース、エミツタ間にかかる電圧V_BE27は、次式
(1)で求められる。

V_BE27＝R₁₆・I_C16＋R₁₇／R₁₈V_CE16 ＋I₀（R₁₇−R₂₃）＋V_BE26 …(1) ここで、トランジスタQ₂₆，Q₂₇の特性が一致
すれば、検出電流が流れるのはV_BE27＞V_BE26のと
きである。

したがつて、検出レベルは、次式(2)で求められ
る。

R₁₆・I_C16＋R₁₇／R₁₈V_CE16 ＋I₀（R₁₇−R₂₃）＞０ …(2) さらに、次式(3)のように変形できる。

I_C16＞R₂₃−R₁₇／R₁₆I₀−R₁₇／R₁₆・R₁₈V_CE16 …(3) また、I₀＝V_CC／R₁₈ R₂₃＝2R₁₇に設定すると次式 (4)のように簡略化できる。

I_C16＞R₁₇／R₁₈・R₁₆（V_CC−V_CE16） …(4) 式(4)は、出力トランジスタQ₁₆のコレクタ電流
I_C16と、コレクタ，エミツタ間電圧V_CE16の関係
が、I_C−V_CE特性において、（0V，R₁₇V_CC／R₁₈・R₁₆）
と （V_CC，0A）を結ぶ直線を越えたとき、検出電流
が得られることを示している。

したがつて、この直線を出力トランジスタQ₁₆
の定格内であつて、R₁₇／R₁₈・R₁₆＞１／R_L（R_Lは負荷 抵抗）としておけば、正常動作で検出電流が流れ
るという誤動作が生じることなく、確実なASO
検出を行なうことができる。

なお、負の半波出力を形成する出力トランジス
タQ₁₄に対しては、第２図の回路において、pnp
トランジスタQ₂₆，Q₂₇をnpnトランジスタに置き
換えるとともに、定電流源I₀を押し出し定電流と
すればよい。

この実施例におけるASO検出回路は、モノリ
シツクIC化に際して、トランジスタQ₂₆，Q₂₇の
良好なペア性、及び抵抗比が得られることにより
モノリシツクIC化に適した高精度のASO検出を
行なうことができる。

温度検出回路２は、例えば、第３図に示すよう
に、定電圧を形成する抵抗R₂₄とツエナーダイオ
ードD_Zの直列回路と、このツエナーダイオード
D_Zで形成された定電圧を分圧する直列抵抗R₂₅，
R₂₆の、抵抗R₂₅で形成した直流電圧がベース、
エミツタ間に印加されたトランジスタQ₂₈とで構
成される。上記抵抗R₂₅で形成される定電圧を例
えば0.4V程度としておけば、常温ではトランジ
スタQ₂₈はオフするが、温度上昇とともに、その
ベース・エミツタ間しきい値電圧が低下してオン
することにより、熱暴走検出を行なうことができ
る。

これらの検出出力により、初段増幅回路の入力
端子側に設けられたミユートランジスタQ₂₅をオ
ンさせるものである。トランジスタQ₂₅は、抵抗
R₂₂とともに入力信号を減衰させるミユート回路
を構成するものであり、ミユートオフ時の入力信
号の歪防止のために、エミツタ、コレクタを逆接
続して用いる。すなわち、モノリシツクIC内に
形成されるトランジスタでは、コレクタと基板間
に寄生ダイオードを生じるので、負の入力信号に
対しクランプ作用による歪が生じるからである。

また、正常動作時における初段増幅回路の入力
端子側の直流バイアス電圧は正の電源電圧＋Ｂと
負の電源電圧−Ｂとの差電圧の半分、すなわち、
基底電圧に設定されており、初段増幅回路、駆動
段増幅回路および電力増幅回路を介して初段増幅
回路の負帰還端子に100％直流帰還される。

この状態で、ASO検出回路、または温度検出
回路にて電力増幅回路の異常を検出した場合、ミ
ユートトランジスタQ₂₅がオンすることとなる
が、ミユートトランジスタQ₂₅のコレクタには基
底電圧が印加されているので、ミユートトランジ
スタQ₂₅がコレクタ・エミツタ通路を介して、略
基底電圧に等しい電圧が初段増幅回路の入力端子
側のトランジスタQ₁のベースに印加されること
になる。

従つて、ミユート回路が動作している時でも、
初段増幅回路の入力端子側の直流バイアス電圧は
正常動作時と同様に維持される。このことから、
電力増幅回路の出力P₅における直流バイアス電
圧も安定し、かつ初段増幅回路の負帰還端子にも
略基底電圧に相当する電圧が帰還されるので、第
１図の回路全体の直流バイアス系は安定な状態を
維持することができる。

よつて、ミユート回路動作時には、入力信号を
減衰させて入力信号が初段増幅回路に印加される
のを阻止すると同時に、直流バイアス電圧の供
給、維持がなされることになる。

この実施例回路では、過入力、過負荷又は負荷
短絡によるASO検出時、又は温度上昇時の異常
状態において、入力信号をミユート回路で減衰さ
せて信号の増幅出力動作を停止させるものである
ので、出力トランジスタの破壊、劣化を防止する
ことができる。そして、この保護動作状態では、
直流帰還がかかつているため、リーク電流等があ
つても出力は中点電圧に保持したままとすること
ができ、発振等の異常動作を行なうこともなく、
OCL出力形式とした場合でも確実な保護動作を
実現できる。

この発明は、前記実施例に限定されず、第１図
の回路は、同様な回路構成で１電源回路に置き換
えることができる。例えば、差動増幅回路の入力
端子に、略1/2V_CCのバイアス電圧を与えて、カ
ツプリングコンデンサを設けて入力信号を印加す
るものとすればよい。そして、ミユート回路には
同様にカツプリングコンデンサを設けてバイアス
電圧を変化させることなく入力信号の減衰を行な
うようにすればよい。

なお、１電源低周波電力増幅回路は、通常出力
に直流阻止コンデンサを設けて負荷を駆動するも
のであるが、BTL回路として使用する場合もあ
るので、低周波電力増幅回路の保護回路としては
この発明を適用することの意味がある。特にモノ
リシツクIC化した場合には、使用形態の制約を
受けないので、使用価値の向上を図ることができ
る。

また、上記２電源回路とする場合、入力カツプ
リングコンデンサを省略するため、0Vバイアス
の初段入力回路を用いるものとしてもよい。この
初段回路としては、pnpトランジスタを入力トラ
ンジスタとし、npnトランジスタを負帰還トラン
ジスタとし、エミツタを共通接続した直列トラン
ジスタ回路による変形差動トランジスタ増幅回路
等が利用できる。

また、ミユート回路は、単体のトランジスタを
用いる場合には、エミツタ，コレクタを逆接続す
る必要がなく、具体的回路は種々変形できる。

さらに、ミユート回路に換え、入力信号を遮断
するアナログスイツチ回路を用いるものであつて
もよい。このアナログスイツチ回路は、差動トラ
ンジスタ回路を利用したもの、又はMOSFET
（絶縁ゲート型電界効果トランジスタ）を用いた
もの等により構成できる。

さらに、１電源回路にあつては、電源電圧側の
出力トランジスタにのみ、ASO検出回路を設け
るものとしてもよい。すなわち、基準電位側の出
力トランジスタには、上記電源電圧側の出力トラ
ンジスタを通して電流供給がなされるものである
からである。

また、ASO検出回路、温度検出回路の具体的
回路構成は何んであつてもよく、一方のみの検出
出力で保護動作を行なうものとしてもよい。

また、この発明が適用される電力増幅回路の具
体的回路構成は、負帰還端子を有する初段増幅回
路とＡ級電圧増幅回路及びＢ級プツシユプル出力
回路とを含むものであれば、何んであつてもよ
い。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す回路図、
第２図は、そのASO検出回路の一実施例示す回
路図、第３図は、その温度検出回路の一実施例を
示す回路図である。 １…ASO検出回路、２…温度検出回路。

Claims (1)

1. 【特許請求の範囲】 １ 入力端子と負帰還端子とを有する初段増幅回
   路と、前記初段増幅回路の出力に入力が応答する
   駆動段増幅回路と、第１の電源電圧端子と第２の
   電源電圧端子との間に結合され、入力が前記駆動
   段増幅回路の出力に応答し、出力が前記初段増幅
   回路の負帰還端子に結合された電力増幅回路と、
   前記電力増幅回路の動作の異常を検出する異常検
   出手段および前記異常検出手段の検出信号に応答
   して前記初段増幅回路の入力端子に入力信号が印
   加されるのを阻止する入力信号阻止手段とを含む
   負帰還型電力増幅回路において、前記入力信号阻
   止手段は、一端に入力信号が印加され、他端が前
   記初段増幅回路の入力端子に接続された抵抗素子
   と、コレクタ―エミツタ通路の一端が上記抵抗素
   子の他端に接続され、ベースが前記異常検出手段
   に接続されたトランジスタとにより構成され、か
   つ前記トランジスタのコレクタ―エミツタ通路の
   他端には前記第１の電源電圧と前記第２の電源電
   圧との差電圧の略半分の中点電圧を供給する手段
   が接続されているものであり、前記異常検出手段
   からの検出信号が前記トランジスタのベースに印
   加された時、前記初段増幅回路の入力端子に印加
   される信号は前記抵抗素子と前記トランジスタの
   コレクタ―エミツタ通路内の抵抗とによつて前記
   入力信号を分圧、減衰されたものが印加されるも
   のであり、かつ前記初段増幅回路の入力端子にお
   ける直流電圧は前記トランジスタのコレクタ―エ
   ミツタ通路を介して前記中点電圧を供給する手段
   から供給されるものであり、もつて、前記初段増
   幅回路、前記駆動段増幅回路及び前記電力増幅回
   路を介して前記初段増幅回路の負帰還端子に供給
   される直流電圧も前記中点電圧に維持されるよう
   にしたものであることを特徴とする負帰還型電力
   増幅回路。 ２ 特許請求の範囲第１項記載の負帰還型電力増
   幅回路において、前記第１の電源電圧、前記第２
   の電源電圧いずれか一方が基底電圧であることを
   特徴とする負帰還型電力増幅回路。 ３ 特許請求の範囲第１項記載の負帰還型電力増
   幅回路において、前記第１の電源電圧が正の電圧
   （＋Ｂ）であり、前記第２の電源電圧が負の電圧
   （−Ｂ）であり、かつ前記中点電圧が基底電圧で
   あることを特徴とする負帰還型電力増幅回路。 ４ 特許請求の範囲第１項記載の負帰還型電力増
   幅回路において、前記異常検出手段はASO検出
   手段、サーマルシヤツトダウン検出手段のうち少
   くとも一つからなつていることを特徴とする負帰
   還型電力増幅回路。