JP2721100B2 - 電流制限装置 - Google Patents
電流制限装置Info
- Publication number
- JP2721100B2 JP2721100B2 JP30724492A JP30724492A JP2721100B2 JP 2721100 B2 JP2721100 B2 JP 2721100B2 JP 30724492 A JP30724492 A JP 30724492A JP 30724492 A JP30724492 A JP 30724492A JP 2721100 B2 JP2721100 B2 JP 2721100B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- voltage
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の内部回路
を保護する電流制限装置に係わり、特に基準電圧を増幅
して出力するタイプの電源回路を過電流から保護するた
めの電流制限装置に関する。
を保護する電流制限装置に係わり、特に基準電圧を増幅
して出力するタイプの電源回路を過電流から保護するた
めの電流制限装置に関する。
【０００２】
【従来の技術】一般に、半導体素子には、内部回路に異
常な電流が流れるのを防止するための電流制限装置が設
けられている。このような異常電流の原因としては、電
圧印加中に、例えば取扱い上の不注意等により半導体素
子の出力端子間をショートさせたり、あるいは外部端子
に接続された負荷回路中に誤ってショートさせたような
場合が考えられる。以下、従来の電流制限装置について
説明する。
常な電流が流れるのを防止するための電流制限装置が設
けられている。このような異常電流の原因としては、電
圧印加中に、例えば取扱い上の不注意等により半導体素
子の出力端子間をショートさせたり、あるいは外部端子
に接続された負荷回路中に誤ってショートさせたような
場合が考えられる。以下、従来の電流制限装置について
説明する。
【０００３】図３は、従来の電流制限装置を備えた電源
回路の一例を表したものである。この図で、電流制限装
置１０は、基準電圧を増幅して出力するＰＮＰ出力型電
源回路の出力部に用いられ、出力端子１５を介して外部
負荷１６に過電流が流れることによって起こる出力トラ
ンジスタＱ1 の破壊を防止するようになっている。
回路の一例を表したものである。この図で、電流制限装
置１０は、基準電圧を増幅して出力するＰＮＰ出力型電
源回路の出力部に用いられ、出力端子１５を介して外部
負荷１６に過電流が流れることによって起こる出力トラ
ンジスタＱ1 の破壊を防止するようになっている。
【０００４】この図で、差動増幅器１１は、基準電圧源
１２から供給される基準電圧Ｖrefと帰還電圧Ｖb との
差分を相互コンダクタンス（もしくはゲイン）ｇm で定
まる電圧／電流変換効率で電流に変換し、ベースを共通
接続したＰＮＰ型の出力トランジスタＱ1 及び過電流検
出用トランジスタＱ2 （以下、検出トランジスタＱ2と
記す）の各ベースに供給する。ここで、検出トランジス
タＱ2 のエミッタ・コレクタ接合面積（もしくはエミッ
タ個数）は、出力トランジスタＱ1 のそれの１／ｎとな
っている。
１２から供給される基準電圧Ｖrefと帰還電圧Ｖb との
差分を相互コンダクタンス（もしくはゲイン）ｇm で定
まる電圧／電流変換効率で電流に変換し、ベースを共通
接続したＰＮＰ型の出力トランジスタＱ1 及び過電流検
出用トランジスタＱ2 （以下、検出トランジスタＱ2と
記す）の各ベースに供給する。ここで、検出トランジス
タＱ2 のエミッタ・コレクタ接合面積（もしくはエミッ
タ個数）は、出力トランジスタＱ1 のそれの１／ｎとな
っている。
【０００５】出力トランジスタＱ1 のエミッタは定電圧
Ｖccの印加端子に接続される一方、コレクタは、外部負
荷１６を接続するための出力端子１５に接続されるとと
もに第１の分圧抵抗１３の一端に接続されている。この
分圧抵抗１３の他端ｂは、第２の分圧抵抗１４の一端に
接続されるとともに差動増幅器１１の（＋）端子に接続
されている。第２の分圧抵抗１４の他端は接地接続され
ている。
Ｖccの印加端子に接続される一方、コレクタは、外部負
荷１６を接続するための出力端子１５に接続されるとと
もに第１の分圧抵抗１３の一端に接続されている。この
分圧抵抗１３の他端ｂは、第２の分圧抵抗１４の一端に
接続されるとともに差動増幅器１１の（＋）端子に接続
されている。第２の分圧抵抗１４の他端は接地接続され
ている。
【０００６】一方、検出トランジスタＱ2 のエミッタは
定電圧Ｖccの印加端子に接続される一方、コレクタは、
一端を接地接続したドライブ抵抗１８の他端ａに接続さ
れるとともに、相互コンダクタンスｇm を制御するため
の制限用トランジスタＱ3 のベースに接続されている。
この制限用トランジスタＱ3 のエミッタは接地接続さ
れ、コレクタは差動増幅器１１の（ｇm ）端子に接続さ
れている。
定電圧Ｖccの印加端子に接続される一方、コレクタは、
一端を接地接続したドライブ抵抗１８の他端ａに接続さ
れるとともに、相互コンダクタンスｇm を制御するため
の制限用トランジスタＱ3 のベースに接続されている。
この制限用トランジスタＱ3 のエミッタは接地接続さ
れ、コレクタは差動増幅器１１の（ｇm ）端子に接続さ
れている。
【０００７】以下、上記のような構成の電流制限装置の
動作を説明する。
動作を説明する。
【０００８】差動増幅器１１は、基準電圧Ｖref と帰還
電圧Ｖb との差分電圧を、相互コンダクタンスｇm に応
じた変換効率で電圧／電流変換を行い、出力電流Ｉ0 を
出力トランジスタＱ1 及び検出トランジスタＱ2 のベー
スに供給する。これにより出力トランジスタＱ1 からは
コレクタ電流Ｉc が出力され、第１の分圧抵抗１３及び
第２の分圧抵抗１４を介して接地へと流れる。このと
き、点ｂの電位は帰還電圧Ｖb として差動増幅器１１の
（＋）端子に入力される。
電圧Ｖb との差分電圧を、相互コンダクタンスｇm に応
じた変換効率で電圧／電流変換を行い、出力電流Ｉ0 を
出力トランジスタＱ1 及び検出トランジスタＱ2 のベー
スに供給する。これにより出力トランジスタＱ1 からは
コレクタ電流Ｉc が出力され、第１の分圧抵抗１３及び
第２の分圧抵抗１４を介して接地へと流れる。このと
き、点ｂの電位は帰還電圧Ｖb として差動増幅器１１の
（＋）端子に入力される。
【０００９】差動増幅器１１は、帰還電圧Ｖb が基準電
圧Ｖref 以下のときは出力電流Ｉ0を増加させるよう動
作するため、出力トランジスタＱ1 からのコレクタ電流
Ｉcが増加し、帰還電圧Ｖb も増加する。一方、帰還電
圧Ｖb が基準電圧Ｖref を越えると出力電流Ｉ0 が減少
し、帰還電圧Ｖb も減少する。これにより、帰還電圧Ｖ
b と基準電圧Ｖref との差分は０に近づくよう制御さ
れ、安定出力状態においては、Ｖb ＝Ｖref となる。
圧Ｖref 以下のときは出力電流Ｉ0を増加させるよう動
作するため、出力トランジスタＱ1 からのコレクタ電流
Ｉcが増加し、帰還電圧Ｖb も増加する。一方、帰還電
圧Ｖb が基準電圧Ｖref を越えると出力電流Ｉ0 が減少
し、帰還電圧Ｖb も減少する。これにより、帰還電圧Ｖ
b と基準電圧Ｖref との差分は０に近づくよう制御さ
れ、安定出力状態においては、Ｖb ＝Ｖref となる。
【００１０】このときの出力トランジスタＱ1 のコレク
タ電流Ｉc をＩ1 とすると、出力端子１５からの出力電
圧Ｖ0 及び帰還電圧Ｖb は次の（１），（２）式で表さ
れる。
タ電流Ｉc をＩ1 とすると、出力端子１５からの出力電
圧Ｖ0 及び帰還電圧Ｖb は次の（１），（２）式で表さ
れる。
【００１１】 Ｖ0 ＝Ｉ1 （Ｒx ＋Ｒy ） ・・・ （１） Ｖb ＝Ｉ1 Ｒy ・・・ （２） 但し、Ｒx ，Ｒy はそれぞれ第１，第２の分圧抵抗１
３，１４の抵抗値である。従って、両式より出力電圧Ｖ
0 は次の（３）式となる。
３，１４の抵抗値である。従って、両式より出力電圧Ｖ
0 は次の（３）式となる。
【００１２】 Ｖ0 ＝（Ｖb ／Ｒy ）（Ｒx ＋Ｒy ） ＝Ｖref 〔（Ｒx ＋Ｒy ）／Ｒy ）〕 ・・・・・ （３） 一方、検出トランジスタＱ2 は、そのエミッタ・コレク
タ接合面積が出力トランジスタＱ1 のそれの１／ｎであ
るため、定常出力状態でのコレクタ電流はＩ1／ｎとな
り、ａ点で電位Ｖa は次の（４）式となる。
タ接合面積が出力トランジスタＱ1 のそれの１／ｎであ
るため、定常出力状態でのコレクタ電流はＩ1／ｎとな
り、ａ点で電位Ｖa は次の（４）式となる。
【００１３】 Ｖa ＝（Ｉ1 ／ｎ）Ｒ1 ・・・・・ （４） そして、このＶa が次の（５）式に示すように、制限用
トランジスタＱ3 のベース・エミッタ間電圧ＶBEを越え
ると、このＱ3 がドライブされ、相互コンダクタンスｇ
m が絞られることとなる。
トランジスタＱ3 のベース・エミッタ間電圧ＶBEを越え
ると、このＱ3 がドライブされ、相互コンダクタンスｇ
m が絞られることとなる。
【００１４】 （Ｉ1 ／ｎ）Ｒ1 ≧ＶBE ・・・・・ （５） 従って、例えば外部負荷１６におけるショート等に起因
して、出力トランジスタＱ1 のコレクタ電流Ｉc がＩ1
を越えた場合には、検出トランジスタＱ2 のコレクタ電
流もＩ1 ／ｎを越え、上記した（５）式の条件が満たさ
れるため、相互コンダクタンスｇm が絞られ、すなわち
差動増幅器１１の電圧／電流変換効率が低下し、出力電
流Ｉ0 が抑制される。これにより、出力トランジスタＱ
1 のコレクタ電流Ｉc も制限されＩ1 を大きく越えるこ
とがなくなるため、出力トランジスタＱ1 が保護される
こととなる。
して、出力トランジスタＱ1 のコレクタ電流Ｉc がＩ1
を越えた場合には、検出トランジスタＱ2 のコレクタ電
流もＩ1 ／ｎを越え、上記した（５）式の条件が満たさ
れるため、相互コンダクタンスｇm が絞られ、すなわち
差動増幅器１１の電圧／電流変換効率が低下し、出力電
流Ｉ0 が抑制される。これにより、出力トランジスタＱ
1 のコレクタ電流Ｉc も制限されＩ1 を大きく越えるこ
とがなくなるため、出力トランジスタＱ1 が保護される
こととなる。
【００１５】
【発明が解決しようとする課題】ところで、図４に示す
ように、バイポーラトランジスタにおける活性領域で
は、一般にコレクタ電流Ｉc は、ベース電流ＩB が一定
であればエミッタ・コレクタ間電圧ＶCEに依存しないと
考えられる。しかしながら、厳密に見ると依存する。す
なわち、図４において例えばベース電流ＩB ＝αの場合
を見ると、エミッタ・コレクタ間電圧ＶCEがＶCE1 のと
きとＶCE2 のときとでは、僅かながらではあるが、コレ
クタ電流Ｉc がΔＩA だけ増加している。これは、いわ
ゆるアーリー効果（Early Effect) によるものである。
これは、ＶCEの増加につれてコレクタ接合の空乏層がベ
ース側にも広がり、その結果ベース幅が狭くなって、電
流増幅率ｈFEが上がるために生じるものである。
ように、バイポーラトランジスタにおける活性領域で
は、一般にコレクタ電流Ｉc は、ベース電流ＩB が一定
であればエミッタ・コレクタ間電圧ＶCEに依存しないと
考えられる。しかしながら、厳密に見ると依存する。す
なわち、図４において例えばベース電流ＩB ＝αの場合
を見ると、エミッタ・コレクタ間電圧ＶCEがＶCE1 のと
きとＶCE2 のときとでは、僅かながらではあるが、コレ
クタ電流Ｉc がΔＩA だけ増加している。これは、いわ
ゆるアーリー効果（Early Effect) によるものである。
これは、ＶCEの増加につれてコレクタ接合の空乏層がベ
ース側にも広がり、その結果ベース幅が狭くなって、電
流増幅率ｈFEが上がるために生じるものである。
【００１６】従って、上記した図３の場合においても、
このようなアーリー効果により、検出トランジスタＱ2
の定常時でのコレクタ電流はＩ1 ／ｎとはならない。
このようなアーリー効果により、検出トランジスタＱ2
の定常時でのコレクタ電流はＩ1 ／ｎとはならない。
【００１７】すなわち、出力トランジスタＱ1 と検出ト
ランジスタＱ2 のエミッタ・コレクタ間電圧ＶCEをそれ
ぞれＶCE1 ，ＶCE2 とすると、これらはそれぞれ次の
（６），（７）式で表される。
ランジスタＱ2 のエミッタ・コレクタ間電圧ＶCEをそれ
ぞれＶCE1 ，ＶCE2 とすると、これらはそれぞれ次の
（６），（７）式で表される。
【００１８】 ＶCE1 ＝Ｖcc−Ｖ0 ・・・・・ （６） ＶCE2 ＝Ｖcc−Ｖ2 ＝Ｖcc−ＶBE ・・・・・ （７） 今、例えばＶcc＝１０Ｖ、Ｖ0 ＝５Ｖ，ＶBE＝０．７Ｖ
とすると、（６），（７）式より、ＶCE1 ＝５Ｖ，Ｖ
CE2 ＝９．３Ｖとなる。従って、出力トランジスタＱ1
のコレクタ電流Ｉc がＩ1 となった状態においては、Ｑ
1 とＱ2 のエミッタ・コレクタ間電圧ＶCEは４．３Ｖの
差があることとなり、図４に示すように、アーリー効果
によるコレクタ電流の増分ΔＩA が生じ、検出トランジ
スタＱ2 のコレクタ電流は（Ｉ1 ／ｎ）＋ΔＩA とな
る。このため、制御用トランジスタＱ3 のベース電位Ｖ
2 は、出力トランジスタＱ1 のコレクタ電流Ｉc が設定
値Ｉ1となる前にＶBEを越えて制御用トランジスタＱ3
がドライブされてしまう。すなわち、予め定めた設定値
よりも低い電流値で電流制限動作が行われ、精度よく電
流制限を行うことができないという問題があった。
とすると、（６），（７）式より、ＶCE1 ＝５Ｖ，Ｖ
CE2 ＝９．３Ｖとなる。従って、出力トランジスタＱ1
のコレクタ電流Ｉc がＩ1 となった状態においては、Ｑ
1 とＱ2 のエミッタ・コレクタ間電圧ＶCEは４．３Ｖの
差があることとなり、図４に示すように、アーリー効果
によるコレクタ電流の増分ΔＩA が生じ、検出トランジ
スタＱ2 のコレクタ電流は（Ｉ1 ／ｎ）＋ΔＩA とな
る。このため、制御用トランジスタＱ3 のベース電位Ｖ
2 は、出力トランジスタＱ1 のコレクタ電流Ｉc が設定
値Ｉ1となる前にＶBEを越えて制御用トランジスタＱ3
がドライブされてしまう。すなわち、予め定めた設定値
よりも低い電流値で電流制限動作が行われ、精度よく電
流制限を行うことができないという問題があった。
【００１９】この発明は、係る課題を解決するためにな
されたもので、アーリー効果による設定ずれをなくし、
精度よく電流制限を行うことができる電流制限装置を得
ることを目的とする。
されたもので、アーリー効果による設定ずれをなくし、
精度よく電流制限を行うことができる電流制限装置を得
ることを目的とする。
【００２０】
【課題を解決するための手段】この発明に係る電流制限
装置は、帰還電圧と基準電圧との差分に応じた電圧を出
力する差動増幅器と、エミッタを第１電源に接続すると
ともに前記差動増幅器の出力電圧をベースに印加しそれ
に応じた出力電流をコレクタより出力する出力トランジ
スタと、この出力トランジスタのコレクタに接続された
出力端子とを有する電源回路において、(i) ベース及び
エミッタを前記出力トランジスタのベース及びエミッタ
にそれぞれ共通接続し、かつ該出力トランジスタのベー
ス・エミッタ接合面積のｎ分の１のベース・エミッタ接
合面積を有する検出用トランジスタと、(ii)コレクタを
前記第１電源に接続しベースを前記出力端子に接続した
第１の電圧相殺用トランジスタと、(iii) この第２の電
圧相殺用トランジスタのコレクタから流れ込む電流によ
りドライブ電圧を発生するドライブ用抵抗と、(iv)この
第２の電圧相殺用トランジスタのコレクタから流れ込む
電流によりドライブ電圧を発生するドライブ用抵抗と、
(v) エミッタを第２電源に接続するとともにコレクタを
前記差動増幅器に接続し、ベースに印加される前記ドラ
イブ電圧に応じて前記差動増幅器の相互コンダクタンス
を変化させて前記出力トランジスタの出力電流を制限す
る制限用トランジスタとを備えたことを特徴とするもの
である。
装置は、帰還電圧と基準電圧との差分に応じた電圧を出
力する差動増幅器と、エミッタを第１電源に接続すると
ともに前記差動増幅器の出力電圧をベースに印加しそれ
に応じた出力電流をコレクタより出力する出力トランジ
スタと、この出力トランジスタのコレクタに接続された
出力端子とを有する電源回路において、(i) ベース及び
エミッタを前記出力トランジスタのベース及びエミッタ
にそれぞれ共通接続し、かつ該出力トランジスタのベー
ス・エミッタ接合面積のｎ分の１のベース・エミッタ接
合面積を有する検出用トランジスタと、(ii)コレクタを
前記第１電源に接続しベースを前記出力端子に接続した
第１の電圧相殺用トランジスタと、(iii) この第２の電
圧相殺用トランジスタのコレクタから流れ込む電流によ
りドライブ電圧を発生するドライブ用抵抗と、(iv)この
第２の電圧相殺用トランジスタのコレクタから流れ込む
電流によりドライブ電圧を発生するドライブ用抵抗と、
(v) エミッタを第２電源に接続するとともにコレクタを
前記差動増幅器に接続し、ベースに印加される前記ドラ
イブ電圧に応じて前記差動増幅器の相互コンダクタンス
を変化させて前記出力トランジスタの出力電流を制限す
る制限用トランジスタとを備えたことを特徴とするもの
である。
【００２１】
【作用】この発明に係る電流制限装置によれば、互いに
相殺する逆極性の電圧を出力する第３、第４のトランジ
スタを設けたことにより、電流制限がかかる時点での検
出トランジスタのコレクタ・エミッタ間電圧と出力トラ
ンジスタのコレクタ・エミッタ間電圧とが等しくなる。
従って、従来より問題となっていたところの検出トラン
ジスタのコレクタ電流が出力トランジスタのコレクタ電
流のｎ分の１以上になるといういわゆるアーリー効果の
影響を排除することができる。すなわち、検出トランジ
スタのコレクタには、出力トランジスタの出力電流の丁
度ｎ分の１の検出電流が流れることとなり、制限用トラ
ンジスタの動作タイミングを本来設定された電流制限動
作時に正確に一致させることが可能となる。
相殺する逆極性の電圧を出力する第３、第４のトランジ
スタを設けたことにより、電流制限がかかる時点での検
出トランジスタのコレクタ・エミッタ間電圧と出力トラ
ンジスタのコレクタ・エミッタ間電圧とが等しくなる。
従って、従来より問題となっていたところの検出トラン
ジスタのコレクタ電流が出力トランジスタのコレクタ電
流のｎ分の１以上になるといういわゆるアーリー効果の
影響を排除することができる。すなわち、検出トランジ
スタのコレクタには、出力トランジスタの出力電流の丁
度ｎ分の１の検出電流が流れることとなり、制限用トラ
ンジスタの動作タイミングを本来設定された電流制限動
作時に正確に一致させることが可能となる。
【００２２】
【実施例】以下図面に基づき、本発明を詳細に説明す
る。
る。
【００２３】図１は、本発明の一実施例における電流制
限装置を備えた電源回路を表したものである。この図
で、前記図３に示す従来例と同一部分には同一の符号を
付し、重複説明を省略する。
限装置を備えた電源回路を表したものである。この図
で、前記図３に示す従来例と同一部分には同一の符号を
付し、重複説明を省略する。
【００２４】本実施例における電流制限装置の特徴とす
るところは、図１に示すように、電流制限装置２０内に
電圧相殺用トランジスタとしてＮＰＮ型トランジスタＱ
4 とＰＮＰ型トランジスタＱ5 を設けたことにある。こ
のうち、トランジスタＱ4 のコレクタは定電圧Ｖccに接
続され、ベースは出力端子１５に接続される一方、エミ
ッタはトランジスタＱ5 のベースに接続されるとともに
一端を接地接続した定電流源２１の一端に接続されてい
る。トランジスタＱ5 のエミッタは、検出トランジスタ
Ｑ2 のコレクタに接続され、コレクタは一端を接地接続
したドライブ抵抗１８の他端ａ及び制限用トランジスタ
Ｑ3 のベースに接続されている。その他の構成は前記図
３に示す従来例と同様である。
るところは、図１に示すように、電流制限装置２０内に
電圧相殺用トランジスタとしてＮＰＮ型トランジスタＱ
4 とＰＮＰ型トランジスタＱ5 を設けたことにある。こ
のうち、トランジスタＱ4 のコレクタは定電圧Ｖccに接
続され、ベースは出力端子１５に接続される一方、エミ
ッタはトランジスタＱ5 のベースに接続されるとともに
一端を接地接続した定電流源２１の一端に接続されてい
る。トランジスタＱ5 のエミッタは、検出トランジスタ
Ｑ2 のコレクタに接続され、コレクタは一端を接地接続
したドライブ抵抗１８の他端ａ及び制限用トランジスタ
Ｑ3 のベースに接続されている。その他の構成は前記図
３に示す従来例と同様である。
【００２５】なお、図１における差動増幅器１１は、例
えば図２に示すような回路で構成することができる。こ
の回路は、定電圧Ｖccに接続された定電流源６１〜６
３、ＰＮＰ型トランジスタ５１〜５４、ＮＰＮ型トラン
ジスタ５５〜５７、及び抵抗６５から構成される。この
図に示すように、トランジスタ５１のベースには図１の
基準電圧Ｖref が印加され、トランジスタ５４のベース
には帰還電圧Ｖb が印加される。また、トランジスタ５
７のベースは図１の制限用トランジスタＱ3 のコレクタ
に接続され、トランジスタ５７のコレクタは出力として
図１の出力トランジスタＱ1 及び検出トランジスタＱ2
に接続される。
えば図２に示すような回路で構成することができる。こ
の回路は、定電圧Ｖccに接続された定電流源６１〜６
３、ＰＮＰ型トランジスタ５１〜５４、ＮＰＮ型トラン
ジスタ５５〜５７、及び抵抗６５から構成される。この
図に示すように、トランジスタ５１のベースには図１の
基準電圧Ｖref が印加され、トランジスタ５４のベース
には帰還電圧Ｖb が印加される。また、トランジスタ５
７のベースは図１の制限用トランジスタＱ3 のコレクタ
に接続され、トランジスタ５７のコレクタは出力として
図１の出力トランジスタＱ1 及び検出トランジスタＱ2
に接続される。
【００２６】以下、このような構成の電流制限装置の動
作を説明する。
作を説明する。
【００２７】差動増幅器１１は、基準電圧Ｖref が基準
電圧Ｖref 以下のときは出力電圧Ｉ0 を増加させるよう
に動作し、出力トランジスタＱ1 からのコレクタ電流Ｉ
c は第１の分圧抵抗１３及び第２の分圧抵抗１４を介し
て接地へと流れる。このとき、点ｂにおける分圧電位は
帰還電圧Ｖb として差動増幅器１１の（＋）端子に入力
される。
電圧Ｖref 以下のときは出力電圧Ｉ0 を増加させるよう
に動作し、出力トランジスタＱ1 からのコレクタ電流Ｉ
c は第１の分圧抵抗１３及び第２の分圧抵抗１４を介し
て接地へと流れる。このとき、点ｂにおける分圧電位は
帰還電圧Ｖb として差動増幅器１１の（＋）端子に入力
される。
【００２８】また点ｄの電位はトランジスタＱ4 のベー
スに印加されるため、トランジスタＱ4 からはコレクタ
電流が定電流源２１を介して接地へ流れ、点ｅの電位は
トランジスタＱ5 のベースに印加される。
スに印加されるため、トランジスタＱ4 からはコレクタ
電流が定電流源２１を介して接地へ流れ、点ｅの電位は
トランジスタＱ5 のベースに印加される。
【００２９】これにより、検出トランジスタＱ2 からの
コレクタ電流Ｉ2 ＝Ｉ1 ／ｎが、トランジスタＱ5 及び
ドライブ抵抗１８を介して接地へ流れる。このとき、点
ａの電位が制限用トランジスタＱ3 のベース・エミッタ
間電圧ＶBEを越えると、この制限用トランジスタＱ3 が
ドライブされて、差動増幅器１１の相互コンダクタンス
ｇm が絞られることになる。
コレクタ電流Ｉ2 ＝Ｉ1 ／ｎが、トランジスタＱ5 及び
ドライブ抵抗１８を介して接地へ流れる。このとき、点
ａの電位が制限用トランジスタＱ3 のベース・エミッタ
間電圧ＶBEを越えると、この制限用トランジスタＱ3 が
ドライブされて、差動増幅器１１の相互コンダクタンス
ｇm が絞られることになる。
【００３０】ここで、制限用トランジスタＱ3 が動作し
て電流制限がかかる時点での出力トランジスタＱ2 のコ
レクタ電流Ｉ1 は（５）式より次の（８）式で示され
る。
て電流制限がかかる時点での出力トランジスタＱ2 のコ
レクタ電流Ｉ1 は（５）式より次の（８）式で示され
る。
【００３１】 Ｉ1 ＝ｎ（ＶBE／Ｒ 1） ・・・・・ （８） また、出力電圧Ｖ0 は（３）式に示したものである。い
ま、トランジスタＱ4 のベース・エミッタ間電圧ＶF を
ＶFQ4 、トランジスタＱ5 のベース・エミッタ間電圧Ｖ
F をＶFQ5 とすると、点ｘの電位Ｖx はＶx ＝Ｖ0 −Ｖ
FQ4 ＋ＶFQ5 となる。そこで、ＶFQ4 ＝ＶFQ5 とする
と、Ｖx ＝Ｖ0 となり、トランジスタＱ1 ，Ｑ2 のコレ
クタ・エミッタ間電圧が等しくなる。これにより、検出
トランジスタＱ2 に流れる電流は正しくＩ2 ＝Ｉ1 ／ｎ
となり、アーリー効果によるコレクタ電流の増分△ＩA
がなくなるため、、電流制限動作時の設定ズレを無くす
ることができる。
ま、トランジスタＱ4 のベース・エミッタ間電圧ＶF を
ＶFQ4 、トランジスタＱ5 のベース・エミッタ間電圧Ｖ
F をＶFQ5 とすると、点ｘの電位Ｖx はＶx ＝Ｖ0 −Ｖ
FQ4 ＋ＶFQ5 となる。そこで、ＶFQ4 ＝ＶFQ5 とする
と、Ｖx ＝Ｖ0 となり、トランジスタＱ1 ，Ｑ2 のコレ
クタ・エミッタ間電圧が等しくなる。これにより、検出
トランジスタＱ2 に流れる電流は正しくＩ2 ＝Ｉ1 ／ｎ
となり、アーリー効果によるコレクタ電流の増分△ＩA
がなくなるため、、電流制限動作時の設定ズレを無くす
ることができる。
【００３２】また、周囲温度の変化に対してトランジス
タＱ4 ，Ｑ5 のベース・エミッタＶBEが変化しても、点
ｘの電位Ｖx は変化しない。従って、温度変化にも強い
ものである。
タＱ4 ，Ｑ5 のベース・エミッタＶBEが変化しても、点
ｘの電位Ｖx は変化しない。従って、温度変化にも強い
ものである。
【００３３】なお、本実施例ではトランジスタＱ4 のエ
ミッタ側に定電流源２１を設けているが、この定電流源
２１の代りに抵抗を接続してもよい。
ミッタ側に定電流源２１を設けているが、この定電流源
２１の代りに抵抗を接続してもよい。
【００３４】また、本実施例では、ＰＮＰ出力型電源回
路の電流制限を行う場合について説明したが、これに限
るものではなく、ＮＰＮ出力型電源回路にも適用できる
のはもちろんである。
路の電流制限を行う場合について説明したが、これに限
るものではなく、ＮＰＮ出力型電源回路にも適用できる
のはもちろんである。
【００３５】
【発明の効果】以上説明したように、この発明によれ
ば、互いに相殺する逆極性の電圧を出力するトランジス
タを設けたこととしたので、電流制限がかかる時点での
検出トランジスタと出力トランジスタの各コレクタ・エ
ミッタ間電圧を相互に等しくできる。従って、従来より
問題となっていたアーリー効果の影響が除かれ、検出ト
ランジスタのコレクタには、出力トランジスタの出力電
流の丁度ｎ分の１の検出電流が流れることとなり、制限
トランジスタの動作タイミングを本来の電流制限動作時
に正確に一致させることが可能となる。すなわち、電源
回路の出力電流を設定値どおりに精度よく制限すること
ができるという効果がある。
ば、互いに相殺する逆極性の電圧を出力するトランジス
タを設けたこととしたので、電流制限がかかる時点での
検出トランジスタと出力トランジスタの各コレクタ・エ
ミッタ間電圧を相互に等しくできる。従って、従来より
問題となっていたアーリー効果の影響が除かれ、検出ト
ランジスタのコレクタには、出力トランジスタの出力電
流の丁度ｎ分の１の検出電流が流れることとなり、制限
トランジスタの動作タイミングを本来の電流制限動作時
に正確に一致させることが可能となる。すなわち、電源
回路の出力電流を設定値どおりに精度よく制限すること
ができるという効果がある。
【図１】本発明の一実施例における電流制限装置を適用
した電源回路を示すブロック図である。
した電源回路を示すブロック図である。
【図２】図１における差動増幅器の一構成例を示す回路
図である。
図である。
【図３】従来の電流制限装置を適用した電源回路を示す
ブロック図である。
ブロック図である。
【図４】バイポーラトランジスタにおけるアーリー効果
を説明するための説明図である。
を説明するための説明図である。
１１ 差動増幅器 １２ 基準電圧源 １５ 出力端子 １６ 外部負荷 １８ ドライブ抵抗 ２０ 電流制限装置 Ｑ1 出力トランジスタ Ｑ2 検出トランジスタ Ｑ3 制限用トランジスタ Ｑ4 電圧相殺用ＮＰＮトランジスタ Ｑ5 電圧相殺用ＰＮＰトランジスタ
Claims (1)
- 【請求項１】 帰還電圧と基準電圧との差分に応じた電
圧を出力する差動増幅器と、エミッタを第１電源に接続
するとともに前記差動増幅器の出力電圧をベースに印加
しそれに応じた出力電流をコレクタより出力する出力ト
ランジスタと、この出力トランジスタのコレクタに接続
された出力端子とを有する電源回路において、 ベース及びエミッタを前記出力トランジスタのベース及
びエミッタにそれぞれ共通接続し、かつ該出力トランジ
スタのベース・エミッタ接合面積のｎ分の１のベース・
エミッタ接合面積を有する検出用トランジスタと、 コレクタを前記第１電源に接続しベースを前記出力端子
に接続した第１の電圧相殺用トランジスタと、 エミッタを前記検出用トランジスタのコレクタに接続し
ベースを前記第１の電圧相殺用トランジスタのエミッタ
に接続した第２の電圧相殺用トランジスタと、 この第２の電圧相殺用トランジスタのコレクタから流れ
込む電流によりドライブ電圧を発生するドライブ用抵抗
と、 エミッタを第２電源に接続するとともにコレクタを前記
差動増幅器に接続し、ベースに印加される前記ドライブ
電圧に応じて前記差動増幅器の相互コンダクタンスを変
化させて前記出力トランジスタの出力電流を制限する制
限用トランジスタと、 を備えたことを特徴とする電流制限装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30724492A JP2721100B2 (ja) | 1992-11-17 | 1992-11-17 | 電流制限装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30724492A JP2721100B2 (ja) | 1992-11-17 | 1992-11-17 | 電流制限装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163803A JPH06163803A (ja) | 1994-06-10 |
| JP2721100B2 true JP2721100B2 (ja) | 1998-03-04 |
Family
ID=17966775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30724492A Expired - Lifetime JP2721100B2 (ja) | 1992-11-17 | 1992-11-17 | 電流制限装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2721100B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3807901B2 (ja) * | 1999-07-13 | 2006-08-09 | ローム株式会社 | 電源装置 |
| WO2006016456A1 (ja) * | 2004-08-10 | 2006-02-16 | Rohm Co., Ltd | 回路の保護方法、保護回路およびそれを利用した電源装置 |
| JP2009223635A (ja) * | 2008-03-17 | 2009-10-01 | Denso Corp | 電源回路 |
-
1992
- 1992-11-17 JP JP30724492A patent/JP2721100B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163803A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07106875A (ja) | 半導体集積回路 | |
| JP2721100B2 (ja) | 電流制限装置 | |
| JPS62191907A (ja) | 半導体回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US11418159B2 (en) | Differential signal offset adjustment circuit and differential system | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| JPH0643951A (ja) | 電流制限回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JPH103321A (ja) | 電流出力回路 | |
| JPH0379123A (ja) | 定電流源回路 | |
| JP3330004B2 (ja) | 直流安定化電源 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JPH0150925B2 (ja) | ||
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JPH0753297Y2 (ja) | 差動増幅回路 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JPH067375Y2 (ja) | 出力電圧温度補償型安定化直流電源 | |
| JP3512935B2 (ja) | 直流安定化電源回路 | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JPH0115224Y2 (ja) | ||
| JPH0644173Y2 (ja) | 電力増幅回路 | |
| JPH07263987A (ja) | 増幅回路 | |
| KR20000002015A (ko) | 집적회로의 온도보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20081121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |