JPH0753297Y2

JPH0753297Y2 - 差動増幅回路

Info

Publication number: JPH0753297Y2
Application number: JP1989078791U
Authority: JP
Inventors: 孝塚越
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-07-04
Filing date: 1989-07-04
Publication date: 1995-12-06
Anticipated expiration: 2004-07-04
Also published as: JPH03020521U

Description

【考案の詳細な説明】（イ）産業上の利用分野本考案は、差動増幅回路に関し、特に入力電圧の許容範
囲を広くするのに好適な差動増幅回路に関するものであ
る。

（ロ）従来の技術実願昭62-5011号公報には、三相ブラシレスモータの巻
線に流れる電流を検出する電流検出回路が記載されてい
る。具体的には、三相のモータ巻線に120°の位相間隔
で順次繰り返し流れる駆動電流を電圧変換し、これ等の
電圧と基準電圧とを比較回路で比較することによって、
駆動電流に比例した電圧が前記比較回路から出力される
様になっている。ここで前記比較回路、つまり差動増幅
回路としては、一般に第３図に示す回路が使用されてお
り、以下第３図について説明する。

第３図において、（１）は入力部であり、該入力部
（１）は、ベース・コレクタを直接接続したPNP型トラ
ンジスタ（２）（３）と、NPN型の差動トランジスタ
（４）（５）と、該差動トランジスタ（４）（５）のベ
ース抵抗（６）（７）と、電流I₀を流すことが可能な定
電流線（８）とから成る。つまり、前記トランジスタ
（２）及び前記差動トランジスタ（４）のコレクタ・エ
ミッタ路と前記定電流源（８）は、電源電圧Vccが印加
される電源ライン（９）とアースとの間に直列接続さ
れ、同様に前記トランジスタ（３）及び前記差動トラン
ジスタ（５）のコレクタ・エミッタ路と前記定電流源
（８）も、前記電源ライン（９）とアースとの間に直列
接続されている。そして入力電圧が前記ベース抵抗
（６）を介して前記差動トランジスタ（４）のベースに
印加される様になっている。

（10）は出力部であり、該出力部（10）は、PNP型トラ
ンジスタ（11）（12）、ベース・コレクタを直接接続し
たNPN型トランジスタ（13）と、NPN型トランジスタ（1
4）と、NPN型の制御トランジスタ（15）と、該制御トラ
ンジスタ（15）のコレクタに接続される第３の抵抗とし
の負荷抵抗（16）と、該制御トランジスタ（15）のエミ
ッタと接続されるエミッタ抵抗（17）とから成る。つま
り、前記トランジスタ（13）（14）の組み合わせがカレ
ントミラー回路を構成し、前記トランジスタ（11）（1
3）のコレクタ・エミッタ路と前記トランジスタ（12）
（14）のコレクタ・エミッタ路が夫々前記電源ライン
（９）とアースとの間に直列接続され、更に前記負荷抵
抗（16）、前記制御トランジスタ（15）のコレクタ・エ
ミッタ路、及び前記エミッタ抵抗（17）の直列路も前記
電源ライン（９）とアースとの間に接続されている。ま
た前記入力部（１）と前記出力部（10）との間におい
て、前記トランジスタ（２）（11）の組み合わせと前記
トランジスタ（３）（12）の組み合わせが夫々カレント
ミラー回路を構成している。

そして入力電圧がベース抵抗（６）を介して差動トラン
ジスタ（４）のベースに印加され、該差動トランジスタ
（４）にコレクタ電流I₁が流れると、差動トランジスタ
（５）にはコレクタ電流I₂（＝I₀−I₁）が流れる。ここ
でI₁＞I₂とした場合、本来トランジスタ（14）のコレク
タ電流はトランジスタ（13）のコレクタ電流よりも少な
い訳であるが、トランジスタ（13）（14）がカレントミ
ラー回路を構成する為、トランジスタ（14）のコレクタ
電流はトランジスタ（13）のコレクタ電流と等しくなる
まで増えることになる。つまり、制御トランジスタ（1
5）のコレクタ電位、即ち出力点Ａの電位が上昇し、差
動トランジスタ（５）のコレクタ電流I₂は増えることに
なる。従って、差動トランジスタ（５）のベースには負
帰還がかけられることになり、これよりコレクタ電流
I₁，I₂が等しくなる様に差動トランジスタ（４）（５）
は動作することになる。

（ハ）考案が解決しようとする課題しかしながら前記従来の技術において、差動トランジス
タ（４）のベースに印加される入力電圧のレベルを決定
する場合、ダイオードとして作用するトランジスタ
（２）のベース・エミッタ間電圧と差動トランジスタ
（４）のベース・エミッタ間電圧及び飽和電圧とを考慮
しなけばならないことから、入力電圧よりも低い電源電
圧Vcc、或は入力電圧より高いが該入力電圧に接近した
電源電圧Vccを使用してしまうと、前記入力電圧の許容
範囲が狭まってしまい、その結果、電源電圧Vccに近い
入力電圧が差動トランジスタ（４）のベースに印加され
ると、第３図の回路が十分に動作しなくなる問題点があ
った。

例えば電源電圧Vcc＝1.5ボルトとした場合、トランジス
タ（２）及び差動トランジスタ（４）のベース・エミッ
タ間電圧が0.7ボルト、差動トランジスタ（４）の飽和
電圧が0.1ボルトであることから、差動トランジスタ
（４）のベースに印加される入力電圧の許容範囲は1.4
ボルト以下でなければならないことになる。つまり差動
増幅回路の入力が1.4ボルト以下に制限されてしまうこ
とから、広範囲の入力電圧に対応する差動増幅回路を提
供できず、更には入力電圧が1.4ボルトを超えてしまう
と、差動トランジスタ（４）の電流増幅率が下がって差
動増幅回路が十分に動作せず誤動作してしまったりして
いた。

そこで本考案は、電源電圧Vccが入力電圧より低くて
も、或は電源電圧Vccが入力電圧より高いものの該入力
電圧に接近したレベルであったりしても、広範囲の入力
電圧に十分に対応できる差動増幅回路を提供することを
目的とする。

（ニ）課題を解決するための手段本考案は前記問題点を解決するために為されたものであ
り、一対の差動トランジスタを有する入力部と、該入力部の
出力が印加される出力部とを備え、該出力部の出力を一
方の前記差動トランジスタの入力に帰還する差動増幅回
路において、他方の前記差動トランジスタの入力に印加される電圧を
減じるための第１の抵抗と、該第１の抵抗に一定電流を流すための第１の定電流源
と、前記第１の抵抗と同一抵抗値を有し、前記出力部の出力
を一方の前記差動トランジスタの入力に帰還するための
第２の抵抗と、前記第２の抵抗に前記一定電流を流すための第２の定電
流源と、を備えたことを特徴とする。

（ホ）作用本考案の差動増幅回路によれば、電源電圧が入力電圧よ
り低くても、或は電源電圧Vccが入力電圧より高いもの
の該入力電圧に接近したレベルであっても、広範囲の入
力電圧に十分に対応できることになる。

（ヘ）実施例本考案の詳細を図示の実施例により具体的に説明する
が、同一素子には同一符号を付してある。

第１図において、（18）は定電流源、（19）はベース・
コレクタを直接接続したNPN型トランジスタであり、こ
れ等定電流源（18）とトランジスタ（19）のコレクタ・
エミッタ路は電源ライン（９）とアースとの間に直列接
続されている。（20）は抵抗値R₁の第１の抵抗であり、
該抵抗（20）は、入力端子（21）に印加される入力電圧
V_1Nレベルを減じるために設けられている。（22）は第
１の定電流源としてのNPN型トランジスタであり、該ト
ランジスタ（22）は前記トランジスタ（19）とカレント
ミラー回路を構成している。つまり、前記定電流源（1
8）から電流I_aが流れると、入力電圧V_1Nは抵抗（20）に
よってI_aR₁だけ電圧降下を生じることになる。言い換え
れば、実際に差動トランジスタ（４）のベースに印加さ
れる電圧と入力端子（21）に印加される入力電圧V_1Nと
の間にI_aR₁のオフセットを設けることができる。ここで
入力電圧V_1Nが変化してもI_aが一定の為、抵抗（20）に
よる電圧降下は常に一定である。

（23）は抵抗値R₂（＝R₁）の第２の抵抗であり、該抵抗
（23）は、出力点Ａとベース抵抗（７）との間に接続さ
れており、Ａ点の電圧と入力電圧V_1Nを等しくするため
の抵抗である。（24）は第２の定電流源としてのNPN型
トランジスタであり、該トランジスタ（24）は前記トラ
ンジスタ（19）とカレントミラー回路を構成している。
つまり、定電流源（18）から電流I_aが流れ、入力電圧V
_1NがI_aR₁だけ電圧降下すると、出力点Ａの電圧は差動ト
ランジスタ（５）のベース電圧に対してI_aR₂（＝I_aR₁）
だけ上昇することになる。言い換えれば、入力端子（2
1）と差動トランジスタ（４）のベースとの間に設けたI
_aR₁のオフセットを、I_aR₂によってキャンセルし、入力
端子（21）とＡ点の電圧を等しくしているのである。

こうすることによって、電源電圧Vccが低くても、入力
端子（21）にI_aR₁のオフセットだけ高い電圧を印加して
差動増幅回路を十分に動作させることができ、即ち従来
に比して、入力電圧の許容範囲の広い差動増幅回路を提
供できることになる。

尚、第１図においては、電源ライン（９）と出力点Ａと
の間に負荷抵抗（16）が接続されている為、入力電圧V
_1Nが電源電圧Vcc以上になると、動作しなくなる。そこ
で、電源電圧Vcc以上の入力電圧V_1Nで差動増幅回路を動
作させるには、第２図に示す様に、電源ライン（25）
（26）を独立に設け、夫々の電源ライン（25）（26）に
電源電圧Vcc₁，Vcc₂（＞Vcc₁）を印加すればよい。

第１図及び第２図において、ベース抵抗（６）（７）に
よる電圧降下は無視できる程度とする。

以上に示した第１図，第２図の差動増幅回路は、例えば
三相ブラシレスモータの巻線に流れる電流を検出する電
流検出回路内部の比較回路に使用でき、比較回路から、
モータ巻線の駆動電流に比例した出力を広範囲にわたっ
て得られることになる。

（ト）考案の効果本考案によれば、電源電圧が入力電圧より低くても、或
が電源電圧が入力電圧より高いものの該入力電圧に接近
したレベルであっても、入力電圧の許容範囲の広い差動
増幅回路を提供できる利点が得られる。

【図面の簡単な説明】

第１図は本考案の差動増幅回路を示す回路図、第２図は
他の実施例を示す回路図、第３図は従来回路を示す回路
図である。（４）（５）……差動トランジスタ、（15）……制御ト
ランジスタ、（16）……負荷抵抗、（20）……第１の抵
抗、（23）……第２の抵抗、（22）（24）……トランジ
スタ。

Claims

【実用新案登録請求の範囲】

【請求項１】一対の差動トランジスタと、定電流が供給
されるダイオード接続された第１のトランジスタと、前
記第１のトランジスタと電流ミラー接続され、前記一対
の差動トランジスタの一方の入力側の定電流源となる第
２のトランジスタと、前記第１のトランジスタと電流ミ
ラー接続され、前記一対の差動トランジスタの他方の入
力側の定電流源となる第３のトランジスタと、一端が前
記一対の差動トランジスタの一方の入力に接続されると
共に他端に入力電圧が印加される第１の抵抗と、前記一
対の差動トランジスタの一方の出力と接続された第１の
電流ミラー回路と、前記一対の差動トランジスタの他方
の出力と接続された第２の電流ミラー回路と、前記第１
及び第２の電流ミラー回路の出力と接続された第３の電
流ミラー回路と、前記第３の電流ミラー回路の出力にそ
の入力が接続された制御トランジスタと、前記制御トラ
ンジスタの出力と前記一対の差動トランジスタの他方の
入力との間に接続され、前記第１の抵抗と同一抵抗値を
有する第２の抵抗と、前記制御トランジスタと直列接続
されると共に前記第２の抵抗とも直列接続される第３の
抵抗と、を備え、前記第１及び第２の電流ミラー回路は
第１の電源と接続され、且つ、前記第３の抵抗の一端は
前記第１の電源より大なる第２の電源と接続されている
ことを特徴とする差動増幅回路。