JPS63266906A - 負帰還型電力増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、出力トランジスタの保護回路を有する負帰
還型電力増幅回路に関する。　　　　□従来より、Ｂ級
プッシュプル出力回路を有する低周波電力増幅回路にお
いては、過入力時、過負荷時、あるいは負荷短絡などの
異常状態に対して出力トランジスタに定格以上の電力が
加わらないようにし、出力トランジスタの破壊、劣化を
防ぐ保護回路が設けられる。

この保護回路として、出力トランジスタのＡＳＯ（Ａｒ
ｅａ　　ｏｆ　　５ａｆｅ　　０ｐｅｒａｔｉｏｎ）を
検出して出力トランジスタのドライブ電流を吸い取るた
めの保護トランジスタを出力段トランジスタの入出力間
に設けるものとした電力制限回路が用いられている。

この回路にあっては、保護トランジスタがオンした時の
電力制限動作状態において、保護トランジスタが出力段
トランジスタの正帰還ループを構成して発振を生じる。

したがって、この発振防止のために比較的大きな容量値
のコンデンサが必要になる等の欠点がある。

そこで、上記ＡＳＯの検出により、駆動段増幅回路及び
出力段増幅回路におけるバイアス電流を遮断して、これ
らの駆動段トランジスタ、出力段トランジスタ等をオフ
として増幅動作を停止させることが考えられる。

しかし、この保護動作にあっては、直流帰還がかからな
くなるため、次のような問題が生じる。

出力段トランジスタが、ダーリントン形態に接続された
駆動トランジスタと出力トランジスタとで構成された場
合において、上記バイアス電流の遮断によりオフする駆
動トランジスタのリーク電流が比較的大きいとき、出力
中点電圧が変化してしまう。したがって、２電源Ｂ級プ
ッシュプル出力回路を有する低周波電力増幅回路、又は
Ｌ電源Ｂ級プッシュプル出力回路を有する２個の低周波
電力増幅回路により構成されるＢ　Ｔ　Ｌ　（Ｂ　ａｌ
ａｎ　−ｃｅｄ　　Ｔｒａｎｓｆｏｒｍｅｒ　　Ｌｅｓ
ｓ）回路のように０ＣＬ（Ｏｕｔｐｕｔ　　Ｃｏｎｄｅ
ｎｓｅｒ　　Ｌｅｓｓ）出力形式のものにおいては、上
記中点電圧の変化により直流電流が流れるものとなり、
出力トランジスタの他、負荷に対しても十分な保護がな
されなくなるという欠点がある。

特に、モノリシックＩＣで構成される低周波電力増幅回
路においては、内部回路の変更、及び部品の取り替えが
できなく、上述のようにＯＣＬ出力形式が採れないなど
の使用上の制約により使用価値が低下するものである。

この発明の目的は、ＯＣＬ出力形式とした場合でも確実
な保護動作が実現できる電力増幅確実を提供することに
ある。

この発明は、ＡＳＯ検出信号、及び／又は温度上昇検出
信号により負帰還型電力増幅回路における入力信号の減
衰ないし遮断を行なうものである。

以下、この発明を実施例とともに詳細に説明する。

第１図は、この発明の一実施例による回路図を示し、破
線ＩＣ内の部品はモノリシックＩＣ内に構成されている
。

この実施例回路は、２電源（十Ｂ、−Ｂ）による負帰還
型の電力増幅回路であり、負帰還端子を有し、入力端子
に印加された入力電圧信号ＶＩＮを電流信号に変換して
出力する初段増幅回路と、この出力電流信号が入力に印
加され、大利得の電圧増幅信号を出力するＡ級電圧増幅
回路と、この電圧増幅出力が入力に印加され、電力増幅
出力信号ＶＯＵＴを出力するＢ級プッシュプル出力回路
とを含むものである。

初段増幅回路は、差動トランジスタ増幅回路で構成され
る。すなわち、エミッタ抵抗Ｒｓ、Ｒｅがそれぞれ設け
られた差動トランジスタＱ、、Ｑｌと、これらのエミッ
タ抵抗Ｒｓ、Ｒｅを介して共通接続されたエミッタに設
けられた定電流源を構成するトランジスタＱ８及びその
エミッタ抵抗Ｒ７と、差動トランジスタＱｌ、Ｑｔのコ
レクタにそれぞれ設けられた負荷抵抗Ｒ３，Ｒ，と、こ
のコレクタ抵抗Ｒ３，Ｒ，の差電圧を入力てして電流出
力信号を形成するトランジスタＱ、と、トランジスタＱ
、のコレクタに直列に設けられ、トランジスタＱ５のバ
イアス電圧を形成するダイオード（ダイオード形態に接
続されたトランジスタを含む以下同じ）Ｑ４と、トラン
ジスタＱ、のコレクタ負荷手段としての定電流源を構成
するトランジスタＱ、及びそのエミッタ抵抗Ｒ６とで構
成される。

そして、トランジスタＱ、のベースは、後述するミュー
′ト回路を構成する抵抗Ｒｔｔを介して入力端子Ｐ１に
接続される。また、トランジスタＱ２のベースは、負帰
還端子Ｐ、に接続される。

初段増幅回路の電源電圧は、抵抗Ｒ１，Ｒ１で分圧され
た電圧がトランジスタＱ、のベース、エミッタを介して
形成され、この分圧電圧のリップル成分を除去するコン
デンサＣ８゜、が端子Ｐ８を介して接続される。

また、上記分圧抵抗Ｒ１の負電源電圧側−Ｂには定電圧
を形成するダイオードＱ、、Ｑ、が直列に接続され、上
記定電流トランジスタＱ、、Ｑ、のベースに印加される
。

Ａ級電圧増幅回路は、ダーリントン形態に接続された増
幅トランジスタＱ＋＋＋（Ｌｔと、そのコレクタ側に設
けられ、定電流負荷を構成するトランジスタＱ、と、位
相補償のためにトランジスタ０口のベース、コレクタ間
に設けられたコンデンサＣ３とで構成される。

定電流負荷トランジスタＱ、３は、上記ダイオードＱ、
、Ｑ、で形成した１定電圧がベースに印加され、エミッ
タに抵抗Ｒ８が設けられたトランジスタＱ、。で形成さ
れる定電流を入力とするダイオード形態に接続されたト
ランジスタＱ１ｆｆｉと電流ミラー回路を構成して定電
流を形成する。

Ｂ級プッシュプル出力回路は、準コンブリメント型プッ
シュプル出力回路により構成される。

すなわち、負の半波出力信号は、増幅トランジスタＱ１
１１Ｑｌ！のコレクタ出力電圧がベースに印加されたｐ
ｎｐ　）ランジスタを用いて位相反転する駆動トランジ
スタＱ１３と、出力トランジスタＱ　１４とで形成され
る。また、正の半波出力信号は、ダーリントン形態に接
続された駆動トランジスタＱ１、と、出力トランジスタ
Ｑ　＋ｓとで形成される。

これらの出力段トランジスタをＢ駆動作させるバイアス
を与えるために、駆動トランジスタＱ　１ｍのエミッタ
は、発振防止抵抗Ｒ１１を介してトランジスタＱ　ｌ？
のエミッタに接続され、このトランジスタＱｌ？のベー
スと出力端子Ｐ、との間に、トランジスタＱＩｓと、そ
のベース、エミッタ間に設けられ定電流を形成する抵抗
Ｒ１３と、トランジスタＱｔｓのベース、コレクタ間に
設けられ、抵抗ＲＩ３で形成された定電流で動作するダ
イオードＱ　ＩＩ＋Ｑ　ｔｏ及びトランジスタＱ　＋ｓ
のコレクタに定電流を供給する定電流トランジスタにと
で構成されたバイアス回路が設けられる。また、正の半
波出力信号を形成するトランジスタＱ４のベースには、
増幅トランジスタＱ＋＋＋Ｑ＋ｔの出力信号がダイオー
ドＱｔＩによりレベルシフトされて印加されるものであ
る。トランジスタＱｌ？のコレクタは正の電源電圧端子
Ｐ、に接続され、定電流トランジスタきＱ、４は、トラ
ンジスタＱ！３と同様に電流ミラー回路を構成して定電
流を形成する。

なお、出力端子Ｐ、と負帰還端子Ｐ、との間には、利得
設定のための抵抗Ｒ３゜３．Ｒ８゜、と、１００％直流
帰還を行なわせる直流阻止コンデンサＣｌ０Ｉとで構成
された帰還回路が設けられる。

一般に、利得設定を自由に行なえるようにするため、上
述のように抵抗Ｒ３゜ｒ、　ＲＩＧ！は、外付部品とし
て構成するものであるが、これらをモノリシックＩＣ内
に形成するものとしてよい。

以上構成の低周波電力回路において、この実施例では出
力トランジスタの保護回路をＡＳＯ検出回路ｌ、温度検
出回路２とミュート回路とで構成する。

すなわち、出力トランジスタＱｌｓのコレクタに直列に
接続された抵抗Ｒ１，及びコレクタ、エミッタ間に設け
られた直列抵抗Ｒ，，，Ｒｔｓ、並びに出力トランジス
タＱ　１４のエミッタに直列に接続された抵抗Ｒ１，及
びコレクタ、エミッタ間に設けられた直列抵抗Ｒ９゜、
Ｒ□は、それぞれ出力トランジスタＱ＋ｓ＋　Ｑ１４の
コレクタ電流、コレクタ、エミッタ間電圧を検出するた
めのものである。

これらの検出信号を入力とするＡＳＯ検出回路ｌは、例
えば、第２図に示すように、上記抵抗Ｒ１８〜Ｒ８８で
形成した検出信号がエミッタに印加されたｐｎｐ　）ラ
ンジスタＱ！、と、そのベース、コレクタ間に設けられ
た抵抗ＲＳＳと、ベースに設けられた定電流源ｔｏと、
トランジスタＱｔｓのコレクタにベースが接続され、エ
ミッタが正の電源電圧端子Ｐ３に接続され、コレクタに
定電流源ＩＯが設けられたｐｎｐ　）ランジスタＱ、７
とで構成され、トランジスタＱ１．の゛コレクタより検
出信号Ｖｃを得る。

この回路で検出出力電流が得られるのは、トランジスタ
Ｑｔｒに定電流１．より大きな電流が流れたときである
。そこで、抵抗Ｒ１８〜Ｒ３８の抵抗値比を、Ｒ１＠　
　Ｒ１？　　Ｒ４＠としたとき、トランジスタＱ、７の
ベース、エミッタ間にかかる電圧ＶＩＥ、７は、次式（
１）で求められる。

Ｒ１？ ＶＢＥ！？＝Ｒ１８・Ｉ　（：ｌ＠＋　　　　　ＶＣＥ
＋ｓ−に−一 十１０（Ｒ１？　　Ｒｔｓ）＋ＶａＥｔｓ　・”　（１
）ここで、トランジスタＱ　ｔａｎ　Ｑｔ、の特性が一
致すれば、検出電流が流れるのは、ＶＢＨ２７＞ＶＢＨ
２＠のときである。

したがって、検出レベルは、次式（２）で求められる。

Ｉ７ ＲＩｓｏＩ（ｔａｎ　　　　　ｖｅ８１＠？ｒ ＋　１０（Ｒ１？−Ｒ１３）＞Ｏ−（２）さらに、次式
（３）のように変形できる。

Ｒ１３Ｒ１？　　　　　　Ｒ１？ Ｉｃ”＞−Ｔ■−ＩＯ［ｖＣＥ” ・・・（３） また、Ｉｏ＝　ＭＲｔｓ＝２Ｒａｙに設定すると次式（
４）のように簡略化できる。

Ｉ　Ｃｔｅ＞　エ、１□（Ｖｃｃ　ＶＣＥ＋ｅ）　”’
　（４）式（４）は、出力トランジスタＱ　１ｅのコレ
クタ電流１　ｃ＋ｓと、コレクタ、エミッタ間電圧Ｖｃ
ε１８の関係が、ＩＣ””’ＶＣＥ特性において、（Ｏ
Ｖ。

Ｔｈ−門、）と（Ｖｃｃ、ＯＡ）を結ぶ直線を越えたと
き、検出電流が得られることを示している。

したがって、この直線を出力トランジスタＱ＋ａＲｌ？ の定格内であって１．７７．４〉＊　（ＲＬは負荷抵抗
）としておけば、正常動作で検出電流が流れるという誤
動作が生じることなく、確実なＡＳＯ検出を行なうこと
ができる。

なお、負の半波出力を形成する出力トランジスタＱ　１
４に対しては、第２図の回路において、ｐｎｐトランジ
スタＱ！ｅ＋Ｑ！？をｎｐｎ　）ランジスタに置き換え
るとともに、定電流源ＩＯを押し出し定電流とすればよ
い。

この実施例におけるＡＳＯ検出回路は、モノリシックＩ
Ｃ化に際して、トランジスタＱ　１＋１１　Ｑｔ７の良
好なベア性、及び抵抗比が得られることよりモノリシッ
クＩＣ化に適した高精度のＡＳＯ検出を行なうことがで
きる。

温度検出回路２は、例えば、第３図に示すように、定電
圧を形成する抵抗Ｒ□とツェナーダイオードＤＺで形成
された定電圧を分圧する直列抵抗Ｒ１！１　Ｒ１１１の
、抵抗Ｒ０て形成した直流電圧がベース、エミッタ間に
印加されたトランジスタＱ！１１とで構成される。上記
抵抗Ｒ２５で形成される定電圧を例えば０．４ｖ程度と
しておけば、常温ではトランジスタＱ　！ＩＩはオフす
るが、温度上昇とともに、そのベース・エミッタ間しき
い値電圧が低下してオンすることにより、熱暴走検出を
行なうことができる。

これらの検出出力により、初段増幅回路の入力端子側に
設けられたミュートトランジスタＱ　ｔｓをオンさせる
ものである。トランジスタＱ　ｚ、は、抵抗Ｒｔ　ｔと
ともに人力信号を減衰させるミュート回路を構成するも
のであり、ミュートオフ時の入力信号の歪防止のために
、エミッタ、コレクタを逆接続して用いる。すなわち、
モノリシックＩＣ内に形成されるトランジスタでは、コ
レクタと基板間に寄生ダイオードを生じるので、負の入
力信号に対しクランプ作用による歪が生じるからである
。

また、正常動作時における初段増幅回路の入力端子側の
直流バイアス電圧は正の電源電圧子Ｂと負の電源電圧−
Ｂとの差電圧の半分、すなわち、基底電圧に設定されて
おり、初段増幅回路、駆動段増幅回路および電力増幅回
路を介して初段増幅回路の負帰還端子に１００％直流帰
還される。

この状態で、ＡＳＯ検出回路、または温度検出回路にて
電力増幅回路の異常を検出した場合、ミュートトランジ
スタＱ□がオンすることとなるが、ミュートトランジス
タＱ！Ｓのコレクタには基底電圧が印加されているので
、ミュートトランジスタＱ、５のコレクタ・エミッタ通
路を介して、略基底電圧に等しい電圧が初段増幅回路の
入力端子側のトランジスタＱ、あベースに印加されるこ
とになる。

従って、ミュート回路が動作している時でも、初段増幅
回路の入力端子側の直流バイアス電圧は正常動作時と同
様に維持される。このことから、電力増幅回路の出力Ｐ
、における直流バイアス電圧も安定し、かつ初段増幅回
路の負帰還端子にも略基底電圧に相当する電圧が帰還さ
れるので、第１図の回路全体の直流バイアス系は安定な
状態を維持することができる。

よって、ミュート回路動作時には、入力信号を減衰させ
て入力信号が初段増幅回路に印加されるのを阻止すると
同時に、直流バイアス電圧の供給、維持がなされること
になる。

この実施列回路では、過入力、過負荷又は負荷短絡によ
るＡＳＯ検出時、又は温度上昇時の異常状態において、
入力信号をミュート回路で減衰させて信号の増幅出力動
作を停止させるものであるので、出力トランジスタの破
壊、劣化を防止することができる。そして、この保護動
作状態では、直流帰還がかかっているため、リーク電流
等があっても出力は中点電圧に保持したままとすること
ができ、発振等の異常動作を行なうこともなく、０ＣＬ
出力形式とした場合でも確実な保護動作を実現できる。

この発明は、前記実施例に限定されず、第１図の回路は
、同様な回路構成で１電源回路に置き換えることができ
る。例えば、差動増幅回路の入力端子に、略　’　　ｖ
ｃｃのバイアス電圧を与えて、丁 カップリングコンデンサを設けて入力信号を印加するも
のとすればよい。そして、ミュート回路には同様なカッ
プリングコンデンサを設けてバイアス電圧を変化させる
ことなく入力信号の減衰を行なうようにすればよい。

なお、■電源低周波電力回路は、通常出力に直流阻止コ
ンデンサを設けて負荷を駆動するものであるが、８１５
回路として使用する場合もあるので、低周波電力増幅回
路の保護回路としてはこの発明を適用することの意味が
ある。特にモノリシックＩＣ化した場合には、使用形態
の制約を受けないので、使用価値の向上を図ることがで
きる。

また、上記１電源回路とする場合、入力カップリングコ
ンデンサを省略するため、Ｏｖバイアスの初段入力回路
を用いるものとしてもよい。この初段回路としては、ｐ
ｎｐ　）ランジスタを入力トランジスタとし、ｎｐｎ　
トランジスタを負帰還トランジスタとし、エミッタを共
通接続した直列トランジスタ回路による変形差動トラン
ジスタ増幅回路等が利用できる。

また、ミュート回路は、単体のトランジスタを用いる場
合には、エミッタ、コレクタを逆接続する必要がなく、
具体的回路は種々変形できる。

さらに、ミュート回路に換え、入力信号を遮断するアナ
ログスイッチ回路を用いるものであってもよい。このア
ナログスイッチ回路は、差動トランジスタ回路を利用し
たもの、又はＭＯＳＦＥＴ（絶縁ゲート型電界効果トラ
ンジスタ）を用いたもの等により構成できる。

さらに、ｌ電源回路にあっては、電源電圧側の出力トラ
ンジスタにのみ、ＡＳＯ検出回路を設けるものとしても
よい。すなわち、基準電位側の出力トランジスタには、
上記電源電圧側の出力トランジスタを通して電流供給が
なされるものであるからである。

また、ＡＳＯ検出回路、温度検出回路の具体的回路構成
は何んであってもよく、一方のみの検出出力で保護動作
を行なうものとしてもよい。

また、この発明が適用される電力増幅回路の具体的回路
構成は、負帰還端子を有する初段増幅回路とＡ級電圧増
幅回路及びＢ級プッシュプル出力回路とを含むものであ
れば、何んであってもよい。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す回路図、第２図は
、そのＡＳＯ検出回路の一実施例を示す回路図、第３図
は、その温度検出回路の一実施例を示す回路図である。 １　・・・ＡＳＯ検出回路、２・・・温度検出回路。

Claims (1)

1. 【特許請求の範囲】 １、入力端子と負帰還端子とを有する初段増幅回路と、
   前記初段増幅回路の出力に入力が応答する駆動段増幅回
   路と、第１の電源電圧端子と第２の電源電圧端子との間
   に結合され、入力が前記駆動段増幅回路の出力に応答し
   、出力が前記初段増幅回路の負帰還端子に結合された電
   力増幅回路と、前記電力増幅回路の動作の異常を検出す
   る異常検出手段および前記異常検出手段の検出信号に応
   答して前記初段増幅回路の入力端子に入力信号が印加さ
   れるのを阻止する入力信号阻止手段とを含む負帰還型電
   力増幅回路において、前記入力信号阻止手段が動作して
   いる時に前記初段増幅回路の入力端子における直流バイ
   アス電圧を前記第２の電源電圧に維持する手段を具備し
   てなることを特徴とする負帰還型電力増幅回路。 ２、特許請求の範囲第１項記載の負帰還型電力増幅回路
   において、前記第１の電源電圧、前記第２の電源電圧い
   ずれか一方が基底電圧であることを特徴とする負帰還型
   電力増幅回路。 ３、特許請求の範囲第１項記載の負帰還型電力増幅回路
   において、前記異常検出手段はＡＳＯ検出手段、サーマ
   ルシャットダウン検出手段の少くとも一つからなってい
   ることを特徴とする負帰還型電力増幅回路。 ４、特許請求の範囲第１項記載の負帰還型電力増幅回路
   において、前記入力信号阻止手段は抵抗素子とトランジ
   スタとで構成されたミュート回路であることを特徴とす
   る負帰還型電力増幅回路。