JPS6046848B2 - 負荷保護回路 - Google Patents
負荷保護回路Info
- Publication number
- JPS6046848B2 JPS6046848B2 JP53001184A JP118478A JPS6046848B2 JP S6046848 B2 JPS6046848 B2 JP S6046848B2 JP 53001184 A JP53001184 A JP 53001184A JP 118478 A JP118478 A JP 118478A JP S6046848 B2 JPS6046848 B2 JP S6046848B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- load
- voltage
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
- Circuit For Audible Band Transducer (AREA)
Description
【発明の詳細な説明】
この発明は、負荷保護回路に関し、特に、プッシュプ
ル出力回路における中点直流電圧のズレによる負荷（ス
ピーカ等）の破損を防ぐための負荷−保護回路を対象と
する。
ル出力回路における中点直流電圧のズレによる負荷（ス
ピーカ等）の破損を防ぐための負荷−保護回路を対象と
する。
アウトプット （ｏｕｔｐｕｔ）コンデンサを必要と
しない正負２電源方式のプッシュプル出力回路において
は、中点電位のズレにより負荷（スピーカ等）に直流電
流が流れて、負荷を焼損させるおそ。
しない正負２電源方式のプッシュプル出力回路において
は、中点電位のズレにより負荷（スピーカ等）に直流電
流が流れて、負荷を焼損させるおそ。
れがあるため、これを検出して上記直流電流を阻止する
必要がある。この検出回路として、例えば、第２図に示
すような回路が公知である。この回路は、ベースを接地
し、エミッタを比較的高抵抗Ｒ。を介してプッシュプル
出力回路の出力点に接続したトランジスタＱｌｏと、そ
のコレクタ負荷抵抗Ｒ、Ｏとにより構成され、上記トラ
ンジスタＱ、Ｏのコレクタ出力を入力とする駆動増幅回
路１により、負荷ＲＬと直列に設けられたリレー等のス
イッチング手段５を駆動するようにするものである。な
お、同図で、コンデンサＣｏは音声信号除去用のもので
ある。 この回路にあつては、トランジスタＱｌｏのス
レッショルド電圧ＶＢＥで上記中点電圧のズレを検出す
るものであるため、負荷の許容値に応じた保護動作がで
きないという問題がある。
必要がある。この検出回路として、例えば、第２図に示
すような回路が公知である。この回路は、ベースを接地
し、エミッタを比較的高抵抗Ｒ。を介してプッシュプル
出力回路の出力点に接続したトランジスタＱｌｏと、そ
のコレクタ負荷抵抗Ｒ、Ｏとにより構成され、上記トラ
ンジスタＱ、Ｏのコレクタ出力を入力とする駆動増幅回
路１により、負荷ＲＬと直列に設けられたリレー等のス
イッチング手段５を駆動するようにするものである。な
お、同図で、コンデンサＣｏは音声信号除去用のもので
ある。 この回路にあつては、トランジスタＱｌｏのス
レッショルド電圧ＶＢＥで上記中点電圧のズレを検出す
るものであるため、負荷の許容値に応じた保護動作がで
きないという問題がある。
なお、上記回路は、中点電圧を負方向のズレを検出す
るものであり、正方向の検出は、トランジスタＱｌｏに
相当するトランジスタのベース電圧を所定の値にバイア
スすることにより行なわれる。
るものであり、正方向の検出は、トランジスタＱｌｏに
相当するトランジスタのベース電圧を所定の値にバイア
スすることにより行なわれる。
この発明は、検出すべき中点電位のズレを自由に設定
できる負荷保護回路を提供するためになされた。 この
発明は、中点電圧のズレを電流信号に変換し、この電流
値及びこの電流を流す抵抗の値の組合せにより、得られ
る信号とし、これを負荷保護用スイッチング手段の駆動
回路の入力スレッショルド電圧に応じて設定しようとす
るものである。
できる負荷保護回路を提供するためになされた。 この
発明は、中点電圧のズレを電流信号に変換し、この電流
値及びこの電流を流す抵抗の値の組合せにより、得られ
る信号とし、これを負荷保護用スイッチング手段の駆動
回路の入力スレッショルド電圧に応じて設定しようとす
るものである。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記の通りてある。すなわち
、プッシュプル出力回路４の出力端子に接続された負荷
ＲＬと、該出力端子にその入力が接続されることにより
その出力より上記プッシュプル出力回路４の上記出力端
子の直流電圧成分を発生する積分回路６と、該積分回路
６の出力にその入力が接続された電流ミラー回路Ｑ２，
Ｑｌと、該電流ミラー回路Ｑ２，Ｑｌの出力に接続され
た抵抗Ｒ３と、該抵抗Ｒ３の電圧に応答する駆動回路１
と、該駆動回路１の出力に応答するとともに上記プッシ
ュプル出力回路の上記出力端子と上記負荷ＲＬとの間に
接続されたスイッチ手段５とを具備することを特徴とす
る。
概要を簡単に説明すれば、下記の通りてある。すなわち
、プッシュプル出力回路４の出力端子に接続された負荷
ＲＬと、該出力端子にその入力が接続されることにより
その出力より上記プッシュプル出力回路４の上記出力端
子の直流電圧成分を発生する積分回路６と、該積分回路
６の出力にその入力が接続された電流ミラー回路Ｑ２，
Ｑｌと、該電流ミラー回路Ｑ２，Ｑｌの出力に接続され
た抵抗Ｒ３と、該抵抗Ｒ３の電圧に応答する駆動回路１
と、該駆動回路１の出力に応答するとともに上記プッシ
ュプル出力回路の上記出力端子と上記負荷ＲＬとの間に
接続されたスイッチ手段５とを具備することを特徴とす
る。
本願発明の好適な実施形態によれば、レベルシフト回路
３を介して積分回路６の出力は電流ミラー回路Ｑ２，Ｑ
ｌの入力に接続される。
３を介して積分回路６の出力は電流ミラー回路Ｑ２，Ｑ
ｌの入力に接続される。
以下、実施例により、この発明を具体的に説明する。
第１図は、この発明の一実施例を示す回路図である。
同図において、４はプッシュプル増幅出力回路の基本回
路であり、トランジスタＱ７が駆動トランジスタを構成
し、抵抗Ｒ４は、その負荷手段であり、ダイオードＱ５
，Ｑ６はバイアス回路を構成し、トランジスタＱ３，Ｑ
４が出力段トランジスタを構成するものである。この出
力端子てあるトランジスタＱ３，Ｑ４のエミッタ接続点
に後述するスイッチング手段５を介して負荷ＲＬ．が接
続される。抵抗Ｒ。
路であり、トランジスタＱ７が駆動トランジスタを構成
し、抵抗Ｒ４は、その負荷手段であり、ダイオードＱ５
，Ｑ６はバイアス回路を構成し、トランジスタＱ３，Ｑ
４が出力段トランジスタを構成するものである。この出
力端子てあるトランジスタＱ３，Ｑ４のエミッタ接続点
に後述するスイッチング手段５を介して負荷ＲＬ．が接
続される。抵抗Ｒ。
とコンデンサＣＯとから構成された積分回路６の入力が
プッシュプル増幅出力回路４の出力端子に接続されるこ
とにより、プッシュプル増幅出力回路４の出力端子の直
流電圧成分が積分回路６の出力より得られる。ツェナー
ダイオードＤにより構成されるレベルシフト回路３の入
力が積分回路６の出力に接続されることにより、レベル
シフト回路３の出力より積分回路６の直流電圧成分にツ
ェナーダイオードＤのツェナー電圧が加算された電圧が
得られる。中点電位検出回路２は、本発明に従つて電流
ミラー回路Ｑ２，Ｑｌと抵抗Ｒ３とによつて本質的に形
成されている。電流ミラー回路Ｑ２，Ｑｌのトランジス
タＱ２のベースとコレクタとが電気的に接続されること
により、トランジスタＱ２は電流ミラー回路Ｑ２，Ｑｌ
の入力トランジスタとして動作する。一方、トランジス
タＱ１は電流ミラー回路Ｑ２，Ｑｌの出力トランジスタ
として動作する。従つて、入力トランジスタＱ２のエミ
ッタ◆コレクタ径路に入力電流が流れると、出力トラン
ジスタＱ１にエミッタ・コレクタ径路にこの入力電流に
比例した出力電流が流れる。レベルシフト回路３のツェ
ナーダイオードＤのツェナー電圧、電流ミラー回路Ｑ２
，Ｑｌのエミッタ抵抗Ｒｌ，Ｒ２の抵抗値および両トラ
ンジスタＱｌ，Ｑ２の素子面積比をそれぞれ適切な値に
設定することにより、プッシュプル増幅出力回路４の中
点電圧（すなわち積分回路６の出力直流電圧成分）が接
地電圧かられずかな負の電圧に変化した場合、抵拍只．
の電圧降下が駆動増幅回路１の入カスレツシユホールド
電圧を越え、その結果駆動増幅回路１の出力により駆動
されるリレー５はオフとなり、スピーカ等の負荷ＲＬは
負電圧印加による破損から保護されることができる。
プッシュプル増幅出力回路４の出力端子に接続されるこ
とにより、プッシュプル増幅出力回路４の出力端子の直
流電圧成分が積分回路６の出力より得られる。ツェナー
ダイオードＤにより構成されるレベルシフト回路３の入
力が積分回路６の出力に接続されることにより、レベル
シフト回路３の出力より積分回路６の直流電圧成分にツ
ェナーダイオードＤのツェナー電圧が加算された電圧が
得られる。中点電位検出回路２は、本発明に従つて電流
ミラー回路Ｑ２，Ｑｌと抵抗Ｒ３とによつて本質的に形
成されている。電流ミラー回路Ｑ２，Ｑｌのトランジス
タＱ２のベースとコレクタとが電気的に接続されること
により、トランジスタＱ２は電流ミラー回路Ｑ２，Ｑｌ
の入力トランジスタとして動作する。一方、トランジス
タＱ１は電流ミラー回路Ｑ２，Ｑｌの出力トランジスタ
として動作する。従つて、入力トランジスタＱ２のエミ
ッタ◆コレクタ径路に入力電流が流れると、出力トラン
ジスタＱ１にエミッタ・コレクタ径路にこの入力電流に
比例した出力電流が流れる。レベルシフト回路３のツェ
ナーダイオードＤのツェナー電圧、電流ミラー回路Ｑ２
，Ｑｌのエミッタ抵抗Ｒｌ，Ｒ２の抵抗値および両トラ
ンジスタＱｌ，Ｑ２の素子面積比をそれぞれ適切な値に
設定することにより、プッシュプル増幅出力回路４の中
点電圧（すなわち積分回路６の出力直流電圧成分）が接
地電圧かられずかな負の電圧に変化した場合、抵拍只．
の電圧降下が駆動増幅回路１の入カスレツシユホールド
電圧を越え、その結果駆動増幅回路１の出力により駆動
されるリレー５はオフとなり、スピーカ等の負荷ＲＬは
負電圧印加による破損から保護されることができる。
一方、プッシュプル増幅出力回路４の中点電圧が接地電
圧の近傍である場合、リレー５はオン状態に制御され、
スピーカ等の負荷ＲＬにはプッシュプル増幅出力回路４
の出力信号が伝達される。
圧の近傍である場合、リレー５はオン状態に制御され、
スピーカ等の負荷ＲＬにはプッシュプル増幅出力回路４
の出力信号が伝達される。
以上のように、レベルジフト回路３および電流ミラー回
路Ｑ２，Ｑｌ，Ｒｌ，Ｒ２を適切に設計することにより
、電流ミラー回路Ｑ２，Ｑｌの入力電流と出力電流の比
が適切に設計され、プッシュプル増幅出力回路４の中点
電圧が負荷ＲＬの破損を生じるが如き負電圧となつた際
に抵抗Ｒ３の電圧降下が駆動増幅回路１のスレツシユホ
ールド電圧を越えるように設計することが可能である。
） なお、レベルシフト回路３はツェナーダイオードで
はなく、順方向ダイオードを使用して構成することがで
きる。
路Ｑ２，Ｑｌ，Ｒｌ，Ｒ２を適切に設計することにより
、電流ミラー回路Ｑ２，Ｑｌの入力電流と出力電流の比
が適切に設計され、プッシュプル増幅出力回路４の中点
電圧が負荷ＲＬの破損を生じるが如き負電圧となつた際
に抵抗Ｒ３の電圧降下が駆動増幅回路１のスレツシユホ
ールド電圧を越えるように設計することが可能である。
） なお、レベルシフト回路３はツェナーダイオードで
はなく、順方向ダイオードを使用して構成することがで
きる。
また、電流ミラー回路Ｑ２，Ｑｌの両トランジスタの素
子面積比と抵抗Ｒ３の抵抗値を他の適切な値とすれば、
エミッタ抵抗Ｒ２を７省略することができる。さらに、
レベルシフト回路３を抵抗で構成した場合、エミッタ抵
抗Ｒ１も省略されることができる。なお、正方向のズレ
に対しては、上記ＰｎｐトランジスタＱｌ，Ｑ２を用い
た電流ミラー回路に替え、Ｎｐｎトランジスタを用いる
とともに、そのエミッタ電圧として、負の電源電圧（−
■）を用いることて同様に実現できる。
子面積比と抵抗Ｒ３の抵抗値を他の適切な値とすれば、
エミッタ抵抗Ｒ２を７省略することができる。さらに、
レベルシフト回路３を抵抗で構成した場合、エミッタ抵
抗Ｒ１も省略されることができる。なお、正方向のズレ
に対しては、上記ＰｎｐトランジスタＱｌ，Ｑ２を用い
た電流ミラー回路に替え、Ｎｐｎトランジスタを用いる
とともに、そのエミッタ電圧として、負の電源電圧（−
■）を用いることて同様に実現できる。
以上説明した実施例回路によれば、負荷保護のために設
けたリレー等のスイッチング手段を、任意の中点電位の
ズレに応じて設定できるため、負荷の許容値に応じた適
切な保護が可能となる。
けたリレー等のスイッチング手段を、任意の中点電位の
ズレに応じて設定できるため、負荷の許容値に応じた適
切な保護が可能となる。
この発明は、前記実施例に限定されず、１電源方式のプ
ッシュプル出力回路であつても、２つの増幅回路を用い
て構成されるＢＴＬ（ＢＩａｎｃｅｄＴｒａｎｓｆＯｒ
ｍｅｒＦｓｓ）回路においては、アウトプットコンデン
サを省略するものであるため、この発明を適用するもの
としてもよい。そして、プッシュプル出力回路の形式は
何んであつてもよい。
ッシュプル出力回路であつても、２つの増幅回路を用い
て構成されるＢＴＬ（ＢＩａｎｃｅｄＴｒａｎｓｆＯｒ
ｍｅｒＦｓｓ）回路においては、アウトプットコンデン
サを省略するものであるため、この発明を適用するもの
としてもよい。そして、プッシュプル出力回路の形式は
何んであつてもよい。
第１図は、この発明の一実施例を示す回路図、第２図は
、従来技術の一例を示す回路図である。 １・・・・・・増幅回路、２・・・・・・中点電位検出
回路、３・・・ルベルシフト回路、４・・・・・・プッ
シュプル増幅出力回路、５・・・・・スイッチング手段
、６・・・・・・積分回路。
、従来技術の一例を示す回路図である。 １・・・・・・増幅回路、２・・・・・・中点電位検出
回路、３・・・ルベルシフト回路、４・・・・・・プッ
シュプル増幅出力回路、５・・・・・スイッチング手段
、６・・・・・・積分回路。
Claims (1)
- 【特許請求の範囲】 １ プッシュプル出力回路の出力端子に接続された負荷
と、該出力端子にその入力が接続されることによりその
出力より上記プッシュプル出力回路の上記出力端子の直
流電圧成分を発生する積分回路と、該積分回路の該出力
にその入力が接続された電流ミラー回路と、該電流ミラ
ー回路の出力に接続された抵抗と、該抵抗の電圧に応答
する駆動回路と、該駆動回路の出力に応答するとともに
上記プッシュプル出力回路の上記出力端子と上記負荷と
の間に接続されたスイッチ手段とを具備することを特徴
とする負荷保護回路。 ２ レベルシフト回路を介して上記積分回路の上記出力
を上記電流ミラー回路の上記入力に接続したことを特徴
とする特許請求の範囲第１項記載の負荷保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53001184A JPS6046848B2 (ja) | 1978-01-11 | 1978-01-11 | 負荷保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53001184A JPS6046848B2 (ja) | 1978-01-11 | 1978-01-11 | 負荷保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5494857A JPS5494857A (en) | 1979-07-26 |
| JPS6046848B2 true JPS6046848B2 (ja) | 1985-10-18 |
Family
ID=11494356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53001184A Expired JPS6046848B2 (ja) | 1978-01-11 | 1978-01-11 | 負荷保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046848B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088921A (ja) * | 2005-09-22 | 2007-04-05 | Matsushita Electric Ind Co Ltd | スピーカ保護回路 |
-
1978
- 1978-01-11 JP JP53001184A patent/JPS6046848B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5494857A (en) | 1979-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976770B2 (ja) | 増幅回路 | |
| US3691427A (en) | Protective circuit for an all stage direct-coupled transistor output transformerless-output condenserless amplifier | |
| US4258406A (en) | Protecting circuit | |
| US4053996A (en) | Power amplifier protection circuit | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| JPS6262084B2 (ja) | ||
| JPS58173908A (ja) | 保護回路 | |
| JPS6013324B2 (ja) | 直結型電力増幅回路 | |
| JPS6046848B2 (ja) | 負荷保護回路 | |
| US4287390A (en) | Power amplifier apparatus having over-current protection function | |
| JP2845065B2 (ja) | オペアンプ | |
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| JP3860089B2 (ja) | 直流安定化電源回路 | |
| JPS606132B2 (ja) | 過電流検出回路 | |
| JPS5938762B2 (ja) | Ｏｔｌ回路の保護回路 | |
| JPS6352482B2 (ja) | ||
| JPH0119284B2 (ja) | ||
| JP3105682B2 (ja) | コンパレータ | |
| JPS6029223Y2 (ja) | 過電圧保護回路 | |
| JPH0474884B2 (ja) | ||
| JPS587686Y2 (ja) | オ−デイオアンプ | |
| JP2542934Y2 (ja) | 保護回路 | |
| JPH0316065Y2 (ja) | ||
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JP2605803Y2 (ja) | 過負荷検知回路 |