JP2007088921A - スピーカ保護回路 - Google Patents

スピーカ保護回路 Download PDF

Info

Publication number
JP2007088921A
JP2007088921A JP2005276386A JP2005276386A JP2007088921A JP 2007088921 A JP2007088921 A JP 2007088921A JP 2005276386 A JP2005276386 A JP 2005276386A JP 2005276386 A JP2005276386 A JP 2005276386A JP 2007088921 A JP2007088921 A JP 2007088921A
Authority
JP
Japan
Prior art keywords
voltage
speaker
circuit
output
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005276386A
Other languages
English (en)
Inventor
Takuma Ishida
琢磨 石田
Mutsumi Yamamoto
睦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005276386A priority Critical patent/JP2007088921A/ja
Priority to US11/533,540 priority patent/US20070064953A1/en
Priority to CNA2006101543496A priority patent/CN1937402A/zh
Publication of JP2007088921A publication Critical patent/JP2007088921A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/342—Muting when some special characteristic of the signal is sensed which distinguishes it from noise, e.g. using speech detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7227—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the supply circuit of the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

【課題】基準バイアス端子の電圧異常に起因して発生するスピーカのオフセット電流を比較的簡単な構成で抑えることが可能なスピーカ保護回路を提供する。
【解決手段】ＢＴＬ増幅装置を構成する増幅回路の基準バイアス端子５の電圧を予め設定されたしきい値電圧Ｖ１と比較する電圧比較器３０と、２つの電力増幅回路１５，１６への電流の供給と遮断とを切り替える第１及び第２のスイッチ３２，３３とを備え、基準バイアス端子５の電圧がしきい値電圧Ｖ１より低いときに電圧比較器３０の出力レベルに応じて第１及び第２のスイッチ３２，３３の少なくとも１つをオフにすることによって電力増幅回路１５，１６への電流供給を遮断し、電力増幅回路１５，１６によるスピーカ２１の駆動を停止させる。
【選択図】図１

Description

本発明は、ＢＴＬ構成の増幅装置において、増幅装置が駆動するスピーカを保護するための回路に関するものである。
スピーカ等の負荷を駆動するための増幅装置として、ＢＴＬ（Ｂａｌａｎｃｅｄ Ｔｒａｎｓ Ｌｅｓｓ）構成の増幅装置が知られている。ＢＴＬ構成の増幅装置（以下、ＢＴＬ増幅装置という）は２台の増幅器を用い、一方の増幅器には入力信号と同位相の信号を入力し、他方の増幅器には入力信号を反転させた信号を入力する。このような構成により、ＢＴＬ増幅装置は２倍の出力電圧すなわち４倍の電力が得られる。これにより、ＢＴＬ増幅装置はトランスを用いることなくスピーカ等の負荷を直接駆動できるので周波数特性及び歪特性に優れ、ＢＴＬ構成でない増幅装置に比べて同じ電源電圧でも大出力が得られる等の優れた特長を有する。この特長のため、ＢＴＬ増幅装置はオーディオ装置等に広く用いられている。
他方、ＢＴＬ増幅装置は、信号入力用のカップリングコンデンサが劣化してリークが発生した場合に、ＢＴＬ増幅装置から直流オフセット信号が発生してスピーカにオフセット電流が流れる欠点を有する。過大なオフセット電流はスピーカを破壊するおそれがある。そこで、例えば特許文献１には、上記のようなオフセット電流を検出してスピーカの駆動を停止する構成のＢＴＬ増幅装置が開示されている。
また、従来のＢＴＬ増幅装置において、大きい最大出力電力を確保するために、スピーカを直接駆動するＢＴＬ構成の電力増幅回路の電源として、前段までの回路用電源より高い電圧の電源を別途設けている。さらに、出力ダイナミックレンジを最大にするために電力増幅回路用の基準バイアスとそれより前段の回路用の基準バイアスとを分ける場合は、２種類以上の基準バイアスが必要となる。図１２にそのような従来のＢＴＬ増幅装置の構成例を示す。
図１２において、カップリングコンデンサ１０１を介して入力端子１０４に入力される入力信号が非反転増幅回路１０９に与えられる。また、バイアス回路１０７の出力電圧ＶＲＥＦ１１が非反転増幅回路１０９に基準電圧として与えられる。非反転増幅回路１０９の出力は互いに等しい増幅率に設定された非反転増幅回路１１１と反転増幅回路１１２に入力される。非反転増幅回路１１１及び反転増幅回路１１２の出力は、それぞれレベルシフト回路１１３及び１１４に入力され、信号の動作点が基準電圧ＶＲＥＦ３１となるようにレベルシフトが行われる。
レベルシフト回路１１３及び１１４の出力は、それぞれ電力増幅回路１１５及び１１６に入力される。ここで電力増幅回路１１５及び１１６の基準電位は、バイアス回路１０７の出力電圧ＶＲＥＦ１１とバイアス回路１０８の出力電圧ＶＲＥＦ２１とレベルシフト回路１１０より作られる基準電圧ＶＲＥＦ３１に設定される。また、電力増幅回路１１５及び１１６の増幅率は互いに等しくなるように設定されている。
電力増幅回路１１５及び１１６の出力端子Ｂ１１及びＢ２１の間にはスピーカ１２１が接続されている。また、基準バイアス端子１０５及び１０６と接地レベルとの間にそれぞれ接続されたコンデンサ１０２及び１０３は、出力電圧ＶＲＥＦ１１及びＶＲＥＦ２１をそれぞれ平滑する働きを有する。また、電力増幅回路１１５及び１１６の電源端子１１７は電源１１９に接続され、電力増幅回路１１５及び１１６の接地端子１１８は接地電位１２０に接続されている。
このような構成において、電力増幅回路１１５及び１１６には非反転増幅回路１１１と反転増幅回路１１２とから互いに位相が反転した信号が供給される。つまり、電力増幅回路１１５からスピーカ１２１に電力増幅された出力電流が供給される際には、電力増幅回路１１６がスピーカ１２１から電流を引き込むように動作し、逆に電力増幅回路１１６からスピーカ１２１に電力増幅された出力電流が供給される際には、電力増幅回路１１５がスピーカ１２１から電流を引き込むように動作する。
特開２０００−１７４５７１号公報
上記のＢＴＬ増幅装置において、バイアス回路１０７に接続されるコンデンサ１０２リーク、あるいは基準バイアス端子１０５と電源ライン又は接地ラインとの短絡のような異常が発生した場合に、ＢＴＬ増幅装置から直流オフセット信号が発生してスピーカにオフセット電流が流れる。この場合に、過大なオフセット電流はスピーカの損傷を引き起こすおそれがある。
本発明は、上記の課題を解決するために、基準バイアス端子の電圧異常に起因して発生するスピーカのオフセット電流を比較的簡単な構成で抑えることができるスピーカ保護回路を提供することを目的とする。
本発明によるスピーカ保護回路の構成は、互いに位相が反転した２つの信号が入力される２つの電力増幅回路によってスピーカを駆動するＢＴＬ増幅装置のスピーカ保護回路において、前記ＢＴＬ増幅装置を構成する増幅回路の基準バイアス端子の電圧を予め設定されたしきい値電圧と比較する電圧比較器と、前記２つの電力増幅回路への電流の供給と遮断とを切り替える第１及び第２のスイッチとを備え、前記基準バイアス端子の電圧が前記しきい値電圧より低いときに前記電圧比較器の出力レベルに応じて前記第１及び第２のスイッチの少なくとも１つをオフにすることによって前記電力増幅回路への電流供給を遮断し前記電力増幅回路による前記スピーカの駆動を停止させることを特徴とする。
本発明によるスピーカ保護回路の別の構成は、互いに位相が反転した２つの信号が入力される２つの電力増幅回路によってスピーカを駆動するＢＴＬ増幅装置のスピーカ保護回路において、前記ＢＴＬ増幅装置を構成する増幅回路の基準バイアス端子の電圧を予め設定されたしきい値電圧と比較する電圧比較器と、前記２つの電力増幅回路の出力と前記スピーカの間に介装された第１及び第２のスイッチとを備え、前記基準バイアス端子の電圧が前記しきい値電圧より低いときに前記電圧比較器の出力レベルに応じて前記第１及び第２のスイッチの少なくとも１つをオフにすることによって前記電力増幅回路から前記スピーカへの駆動電流を遮断し前記スピーカの駆動を停止させることを特徴とする。
本発明によるスピーカ保護回路の更に別の構成は、互いに位相が反転した２つの信号が入力される２つの電力増幅回路によってスピーカを駆動するＢＴＬ増幅装置のスピーカ保護回路において、前記２つの電力増幅回路が、それぞれの増幅動作を停止するミュート回路と、前記ミュート回路を働かせるためのミュート端子とを含み、前記スピーカ保護回路は、前記ＢＴＬ増幅装置を構成する増幅回路の基準バイアス端子の電圧を予め設定されたしきい値電圧と比較する電圧比較器を備え、前記電圧比較器の出力が前記ミュート端子に接続され、前記基準バイアス端子の電圧が前記しきい値電圧より低いときに、前記電圧比較器の出力レベルに応じて前記２つの電力増幅回路の少なくとも１つの増幅動作を前記ミュート回路によって停止し、前記スピーカの駆動を停止させることを特徴とする。
本発明のスピーカ保護回路によれば、基準バイアス端子に接続される電子部品のリークや基準バイアス端子と接地ラインとの短絡等に起因して基準バイアス端子の電圧が異常に低くなった場合に、スピーカの駆動が直ちに停止する。その結果、スピーカに流れるオフセット電流が抑えられ、過大なオフセット電流によってスピーカの損傷を引き起こすおそれを回避できる。
本発明のスピーカ保護回路の好ましい実施形態では、前記基準バイアス端子の電圧をしきい値電圧より高い第２のしきい値電圧と比較する第２の電圧比較器を設け、前記基準バイアス端子の電圧が前記第２のしきい値電圧より高いときに前記第２の電圧比較器の出力レベルに応じて前記第１及び第２のスイッチの少なくとも１つをオフにすることによって前記電力増幅回路への電流供給を遮断し前記電力増幅回路による前記スピーカの駆動を停止させる。あるいは、前記電力増幅回路から前記スピーカへの駆動電流を遮断し前記スピーカの駆動を停止させる。あるいは、前記２つの電力増幅回路の少なくとも１つの増幅動作を前記ミュート回路によって停止し、前記スピーカの駆動を停止させる。
このような構成とすることにより、基準バイアス端子の電圧が異常に低くなったときだけでなく、異常に高くなったときにもスピーカの駆動を直ちに停止することができる。異常に高くなる要因として、基準バイアス端子と電源ラインとの短絡等があり得る。この場合も、スピーカに流れるオフセット電流が抑えられ、過大なオフセット電流によってスピーカの損傷を引き起こすおそれを回避できる。
本発明のスピーカ保護回路の別の好ましい実施形態では、入力端子から入力される信号を平滑して直流電圧を出力するローパスフィルタと、前記ローパスフィルタの出力電圧を第３のしきい値電圧と比較する第３の電圧比較器と、前記ローパスフィルタの出力電圧を前記第３のしきい値電圧より高い第４のしきい値電圧と比較する第４の電圧比較器とをそれぞれ設け、前記ローパスフィルタの出力電圧が前記第３のしきい値電圧より低いか又は前記第４のしきい値電圧より高いときに前記第１及び第２のスイッチの少なくとも１つをオフにすることによって前記電力増幅回路への電流供給を遮断し前記電力増幅回路による前記スピーカの駆動を停止させる。あるいは、前記電力増幅回路から前記スピーカへの駆動電流を遮断し前記スピーカの駆動を停止させる。あるいは、前記２つの電力増幅回路の少なくとも１つの増幅動作を前記ミュート回路によって停止し、前記スピーカの駆動を停止させる。
このような構成とすることにより、基準バイアス端子の電圧異常が発生したときだけでなく、入力端子の電圧信号の直流成分が異常に低くなったり高くなったりした場合にもスピーカの駆動を直ちに停止することができる。その結果、スピーカに流れるオフセット電流が抑えられ、過大なオフセット電流によってスピーカの損傷を引き起こすおそれを回避できる。
本発明のスピーカ保護回路の更に別の好ましい実施形態では、前記第１の電圧比較器の出力回路に所定の基準クロックで動作するレジスタを介装し、前記電圧比較器の出力電圧が前記基準クロックに応じて前記レジスタに一旦記憶された後に前記レジスタから出力されることにより、前記基準クロックの周期より短い期間内における前記電圧比較器の出力電圧の変化を後段に伝えないようにしている。
このような構成とすることにより、上記のような各構成の効果に加えて、ノイズのようなごく短い時間のレベル変化による誤動作を防止し、信頼性が向上する効果が得られる。これは、電圧比較器の出力電圧がチャタリングやノイズ等の影響によって基準クロックの周期より短い期間内に変化しても、その変化がレジスタ回路の出力には伝わらないことによって得られる効果である。
（第１の実施形態）
図１は本発明の第１の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。図１において、入力信号はカップリングコンデンサ１を介して入力端子４に与えられ、この入力端子４の信号Ｖｓｉｎが第１の非反転増幅回路９に入力信号として与えられる。第１の非反転増幅回路９の他の入力端子に接続された第１の基準バイアス端子５にはコンデンサ２が接続されている。また、第２の基準バイアス端子６にはコンデンサ３が接続されている。第１の基準電圧（すなわち第１の基準バイアス端子５の電圧）ＶＲＥＦ１を出力する第１のバイアス回路７と、第２の基準電圧であるＶＲＥＦ２を出力する第２のバイアス回路８とが設けられ、第１の非反転増幅回路９はＶＲＥＦ１を基準電位とする。また、第１の基準電圧ＶＲＥＦ１と第２の基準電圧ＶＲＥＦ２とから第３の基準電圧であるＶＲＥＦ３を生成する第１のレベルシフト回路１０が設けられている。
さらに、第１の非反転増幅回路９の出力信号を非反転増幅する第２の非反転増幅回路１１と、同じ出力信号を反転増幅する反転増幅回路１２とが設けられている。第２の非反転増幅回路１１の増幅率と反転増幅回路１２の増幅率は互いに等しい値に設定されている。第２の非反転増幅回路１１の出力信号の動作点が第３の基準電圧ＶＲＥＦ３となるようにレベルシフトを行う第２のレベルシフト回路１３と、反転増幅回路１２から供給される信号の動作点が第３の基準電圧ＶＲＥＦ３となるようにレベルシフトを行う第３のレベルシフト回路１４とが設けられ、それらの出力は第１及び第２の電力増幅回路１５及び１６にそれぞれ与えられる。
第１及び第２の電力増幅回路１５及び１６は、第２及び第３のレベルシフト回路１３及び１４の出力信号の電力増幅をそれぞれ行う。第１及び第２の電力増幅回路１５及び１６は互いに等しい増幅率に設定されている。第１及び第２の電力増幅回路１５及び１６に供給される電源用の電源端子１７と接地端子１８との間には電源１９が接続されている。第１及び第２の電力増幅回路１５及び１６のそれぞれの出力端子Ｂ１及びＢ２の間にはスピーカ２１が接続されている。
また、第１の基準電圧ＶＲＥＦ１を予め設定されたしきい値電圧Ｖ１と比較する電圧比較器３０が設けられ、その出力は第１及び第２のスイッチ素子３２及び３３のオン・オフ制御信号となる。第１のスイッチ素子３２は第１の電力増幅回路１５の電源ラインと電源端子１７との間に接続され、第２のスイッチ素子３３は第２の電力増幅回路１６の電源ラインと電源端子１７との間に接続されている。
以上のように構成された第１の実施形態に係るスピーカ保護回路の動作を次に説明する。バイアス回路７の出力電圧ＶＲＥＦ１を基準電位とする非反転増幅回路９は、カップリングコンデンサ１を介して入力信号を入力する。非反転増幅回路９の出力は、互いに等しい増幅率に設定された非反転増幅回路１１及び反転増幅回路１２に与えられる。非反転増幅回路１１及び反転増幅回路１２の出力は、それぞれレベルシフト回路１３及び１４に入力され、信号の動作点が基準電圧ＶＲＥＦ３となるようにレベルシフトが行われる。
レベルシフト回路１３及び１４の出力は、それぞれ電力増幅回路１５及び１６に入力される。電力増幅回路１５及び１６の基準電位は、バイアス回路７の出力電圧ＶＲＥＦ１とバイアス回路８の出力電圧ＶＲＥＦ２とを入力とするレベルシフト回路１０が生成する基準電圧ＶＲＥＦ３に設定されている。また、電力増幅回路１５及び１６の増幅率は互いに等しい値に設定されている。つまり、等しい増幅率を有する２つの電力増幅回路１５及び１６に位相が互いに反転した２つの信号が入力され、２つの電力増幅回路１５及び１６の出力間にスピーカ２１が接続されたＢＴＬ増幅装置が構成されている。
上記のようなＢＴＬ増幅装置のスピーカ保護回路は、電圧比較器３０、第１及び第２のスイッチ素子３２及び３３等によって構成されている。電圧比較器３０は基準電圧ＶＲＥＦ１としきい値電圧Ｖ１とを比較し、基準電圧ＶＲＥＦ１がしきい値電圧Ｖ１以上である場合はハイレベルの電圧を出力する。その結果、スイッチ素子３２及び３３がオンになり、電力増幅回路１５及び１６は電源電圧が供給されるので動作状態になる。逆に、基準電圧ＶＲＥＦ１がしきい値電圧Ｖ１よりも低い場合は、電圧比較器３０がローレベルの電圧を出力し、スイッチ素子３２及び３３がオフになる。その結果、電力増幅回路１５及び１６は電源供給路が遮断されるので動作が停止する。
また、基準電圧ＶＲＥＦ１がしきい値電圧Ｖ１以上である場合に動作する電力増幅回路１５及び１６は、非反転増幅回路１１と反転増幅回路１２から互いに位相が反転した信号を受けてスピーカを駆動する。基準電圧ＶＲＥＦ１がしきい値電圧Ｖ１よりも低い場合は、電力増幅回路１５及び１６が動作しないので、スピーカの駆動が停止する。
すなわち、図１に示された本実施形態に係るスピーカ保護回路によれば、基準バイアス端子５に接続される電子部品２のリークや基準バイアス端子５と接地ラインとの短絡等に起因して基準バイアス端子５の電圧が異常に低くなった場合に、スピーカの駆動を直ちに停止する。その結果、スピーカに流れるオフセット電流が抑えられ、過大なオフセット電流によってスピーカの損傷を引き起こすおそれを回避できる。また、電圧比較器３０、第１及び第２のスイッチ素子３２及び３３等を含む比較的簡単な回路構成でスピーカ保護回路を実現できる。例えば集積回路にスピーカ保護回路を内蔵させることにより、ＢＴＬ増幅装置全体の小型化に貢献することができる。
なお、電圧比較器３０のしきい値電圧Ｖ１は、基準バイアス端子５の許容可能な電圧変動を考慮して予め設定されている。つまり、バイアス回路７の構成要素のばらつきによる変動や、基準バイアス端子５または基準バイアス端子５に接続されるコンデンサのリークが微小であり、これらによる出力端子Ｂ１及びＢ２の間に発生するオフセット電圧がスピーカ２１に損傷や悪影響を与えない範囲内であれば問題ない。したがって、そのような許容可能な範囲内では電圧比較器３０の出力がローレベルにならないようなしきい値電圧Ｖ１の値を実験等によってあらかじめ設定するようにしている。
上記実施形態では、電圧比較器３０の出力がローレベルの場合にスイッチ素子３２及び３３を共にオフにすることによって電力増幅回路１５及び１６への電流供給を遮断し、電力増幅回路１５及び１６によるスピーカの駆動を停止している。しかし、スピーカ２１は電力増幅回路１５及び１６のＢＴＬ構成によって駆動されているので、電力幅回路１５及び１６のいずれか一方への電流供給を遮断するようにしてもスピーカの駆動を停止することができる。つまり、スイッチ素子３２及び３３の少なくとも１つをオフにすればよい。
また上記の実施形態おいて、電圧比較器３０の出力とスイッチ素子３２及び３３の制御入力との間にフリップフロップ回路を設けることにより、電圧比較器３０の出力がチャタリングやノイズ等の影響を受けにくいようにすることも可能である。つまり、フリップフロップ回路を設けることによって、ノイズのようなごく短い時間のレベル変化によって、スイッチ素子３２及び３３が応答(誤動作）しないように構成することが可能である。
（第２の実施形態）
図２は本発明の第２の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。図２において、図１に示した第１の実施形態と同じ部材には同一の符号を付して重複説明を省略する。図２に示す回路に新たに追加されている部材を中心に説明する。図２に示す回路では、第１の基準電圧ＶＲＥＦ１を第２のしきい値電圧Ｖ２と比較する第２の電圧比較器３４が設けられている。なお、第２のしきい値電圧Ｖ２は、第１の電圧比較器３０のしきい値電圧（第１のしきい値電圧）Ｖ１より大きい値に設定されている。つまり、Ｖ１＜Ｖ２の関係がある。また、第１の電圧比較器３０の出力と第２の電圧比較器３４の出力との論理積を生成するＡＮＤ回路３６が設けられ、その出力Ｖｃｐａがスイッチ素子３２及び３３の制御入力となっている。
以上のように構成された第２の実施形態に係るスピーカ保護回路の動作を次に説明する。図２において、入力信号からレベルシフト回路１３及び１４までの回路動作、そして第１及び第２の電力増幅回路１５及び１６によってスピーカ２１が駆動される動作は、図１に示した第１の実施形態の回路と同様である。スイッチ素子３２及び３３の制御の方法が第１の実施形態と異なっている。基準電圧ＶＲＥＦ１は、第１の電圧比較器３０によって第１のしきい値電圧Ｖ１と比較されると同時に、第２の電圧比較器３４によって第２のしきい値電圧Ｖ２と比較される。
第１の電圧比較器３０の出力電圧は基準電圧ＶＲＥＦ１が第１のしきい値電圧Ｖ１より低ければローレベルとなり、第２の電圧比較器３４の出力電圧は基準電圧ＶＲＥＦ１が第２のしきい値電圧Ｖ２より高ければローレベルとなる。したがって、第１及び第２の電圧比較器３０及び３４の出力が入力されるＡＮＤ回路３６の出力電圧Ｖｃｐａは、Ｖ１≦ＶＲＥＦ１≦Ｖ２のときにハイレベルとなり、ＶＲＥＦ１＜Ｖ１又はＶ２＜ＶＲＥＦ１のときはローレベルとなる。
そして、ＡＮＤ回路３６の出力電圧Ｖｃｐａがハイレベルの場合は、スイッチ素子３２及び３３がオンになり、電力増幅回路１５及び１６に電源電流が供給されるので、電力増幅回路１５及び１６の動作によってスピーカ２１が駆動される。他方、ＡＮＤ回路３６の出力電圧Ｖｃｐａがローレベルのときは、スイッチ素子３２及び３３がオフになり、電力増幅回路１５及び１６に電源電流が供給されないのでスピーカの駆動が停止する。
すなわち、図２に示した第２の実施形態の構成によれば、第１の実施形態の作用に加えて、基準バイアス端子５と電源ラインとの短絡等の要因で基準バイアス端子５の電圧が異常に高くなったときにもスピーカの駆動を直ちに停止することができる。その結果、スピーカに流れるオフセット電流が抑えられ、過大なオフセット電流によってスピーカの損傷を引き起こすおそれを回避できる。
なお、第１及び第２のしきい値電圧Ｖ１及びＶ２は、許容可能な基準バイアス端子５の電圧変動を考慮して予め設定されている。つまり、バイアス回路７の構成要素のばらつきによる変動や、基準バイアス端子５または基準バイアス端子５に接続されるコンデンサのリークが微小であり、これらによる出力端子Ｂ１及びＢ２の間に発生するオフセット電圧がスピーカ２１に損傷や悪影響を与えない範囲内であれば問題ない。したがって、そのような許容可能な範囲内ではＡＮＤ回路３６の出力電圧Ｖｃｐａがローレベルにならないような第１及び第２のしきい値電圧Ｖ１及びＶ２の値を実験等によってあらかじめ設定する。
上記の実施形態においては、ＡＮＤ回路３６の出力電圧Ｖｃｐａがローレベルのときに第１及び第２のスイッチ素子３２及び３３を共にオフにすることによって電力増幅回路１５及び１６への電流供給を遮断し、電力増幅回路１５及び１６によるスピーカの駆動を停止している。しかし、スピーカ２１は電力増幅回路１５及び１６のＢＴＬ構成によって駆動されているので、電力幅回路１５及び１６のいずれか一方への電流供給を遮断するようにしてもスピーカの駆動を停止することができる。つまり、スイッチ素子３２及び３３の少なくとも１つをオフにすればよい。
また上記の実施形態おいて、ＡＮＤ回路３６の出力とスイッチ素子３２及び３３の制御入力との間にフリップフロップ回路を設けることにより、ＡＮＤ回路３６の出力がチャタリングやノイズ等の影響を受けにくいようにすることも可能である。つまり、フリップフロップ回路を設けることによって、ノイズのようなごく短い時間のレベル変化によって、スイッチ素子３２及び３３が応答(誤動作）しないように構成することが可能である。
さらに、図２では第１及び第２電圧比較器３０及び３４とＡＮＤ回路３６からなる構成３７は周知のウィンドウコンパレータを形成しているが、このウィンドウコンパレータ３７の具体的な構成は図２に例示した回路に限定されるべきものではなく、他の回路構成で同様の機能を有することも可能である。
（第３の実施形態）
図３は本発明の第３の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。図３において、図２に示した第２の実施形態と同じ部材には同一の符号を付して重複説明を省略する。図３に示す回路に新たに追加されている部材を中心に説明する。図３の回路において、ウィンドウコンパレータ３７は第２の実施形態で説明したものと同じであり、その具体的な回路構成例が図４（ａ）に示されている。このウィンドウコンパレータ３７と同様の構成を有する第２のウィンドウコンパレータ３９が追加されており、この具体的な回路構成例が図４（ｂ）に示されている。
また、入力端子４の信号Ｖｓｉｎを平滑して直流電圧を出力するローパスフィルタ３８が設けられ、その出力電圧Ｖｄｅｔが第２のウィンドウコンパレータ３９に入力されている。さらに、ウィンドウコンパレータ３７の出力Ｖｃｐａと第２のウィンドウコンパレータの出力とＶｃｐｂの論理積を生成して出力するＡＮＤ回路４０が設けられ、その出力Ｖｃｐｃがスイッチ素子３２及び３３の制御入力となっている。
第２のウィンドウコンパレータ３９は、図４（ｂ）に示すように、第３の電圧比較器３０ｂと、第４の電圧比較器３４ｂと、ＡＮＤ回路３６ｂとを含む。第３の電圧比較器３０ｂは、ローパスフィルタ３８の出力電圧Ｖｄｅｔを第３のしきい値電圧Ｖ３と比較し、第４の電圧比較器３４ｂは、ローパスフィルタ３８の出力電圧Ｖｄｅｔを第４のしきい値電圧Ｖ４と比較する。第４のしきい値電圧Ｖ４は、第３のしきい値電圧Ｖ３より大きい値に設定されている。つまり、Ｖ３＜Ｖ４の関係がある。第３及び第４の電圧比較器３０ｂ及び３４ｂの出力の論理積がＡＮＤ回路３６ｂで生成され、その出力が第２のウィンドウコンパレータ３９の出力としてＮＤ回路４０に入力される。
以上のように構成された第３の実施形態に係るスピーカ保護回路の動作を次に説明する。図３において、入力信号からレベルシフト回路１３及び１４までの回路動作、そして第１及び第２の電力増幅回路１５及び１６によってスピーカ２１が駆動される動作は図１に示した第１の実施形態の回路と同様である。また、基準電圧ＶＲＥＦ１がウィンドウコンパレータ３７によって第１及び第２のしきい値電圧Ｖ１及びＶ２と比較され、その出力電圧Ｖｃｐａは、Ｖ１≦ＶＲＥＦ１≦Ｖ２の場合にハイレベルとなり、ＶＲＥＦ１＜Ｖ１又はＶ２＜ＶＲＥＦ１の場合にローレベルとなる点は図２に示した第２の実施形態の回路と同様である。
本実施形態ではさらに、入力端子４から入力される信号Ｖｓｉｎがローパスフィルタ３８によって平滑され、その出力電圧Ｖｄｅｔが第２のウィンドウコンパレータ３９に入力される。ウィンドウコンパレータ３９はローパスフィルタ３８の出力電圧Ｖｄｅｔをしきい値電圧Ｖ３及びＶ４と比較し、比較結果として出力電圧Ｖｃｐｂを出力する。すなわちＶ３≦Ｖｄｅｔ≦Ｖ４の場合に出力電圧Ｖｃｐｂがハイレベルとなり、Ｖｄｅｔ＜Ｖ３又はＶ４＜Ｖｄｅｔの場合に出力電圧Ｖｃｐｂがローレベルとなる。
そして、第１のウィンドウコンパレータ３７の出力電圧Ｖｃｐａと第２のウィンドウコンパレータ３９の出力電圧Ｖｃｐｂが共にハイレベルの場合はＡＮＤ回路４０の出力電圧Ｖｃｐｃがハイレベルとなるので、第１及び第２のスイッチ素子３２及び３３がオンになり、第１及び第２の電力増幅回路１５及び１６に電源電流が供給される。したがって、電第１及び第２の電力増幅回路１５及び１６は互いに位相反転した信号を受けてスピーカ２１を駆動する。他方、第１のウィンドウコンパレータ３７の出力電圧Ｖｃｐａ及び第２のウィンドウコンパレータ３９の出力電圧Ｖｃｐｂの少なくとも１つがローレベルの場合はＡＮＤ回路４０の出力電圧Ｖｃｐｃがローレベルになるので、第１及び第２のスイッチ素子３２及び３３がオフになり、第１及び第２の電力増幅回路１５及び１６に電源電流が供給されない。したがって、スピーカ２１の駆動が停止する。
すなわち、図３に示した第３の実施形態の構成によれば、第２の実施形態の作用に加えて、入力端子の電圧Ｖｓｉｎの直流成分が異常に低くなったり高くなったりした場合にもスピーカの駆動を直ちに停止することができる。その結果、スピーカに流れるオフセット電流が抑えられ、過大なオフセット電流によってスピーカの損傷を引き起こすおそれを回避できる。
なお、第３及び第４のしきい値電圧Ｖ３及びＶ４は、第１及び第２のしきい値電圧Ｖ１及びＶ２と同様に、許容可能な基準バイアス端子５の電圧変動を考慮して予め設定されている。つまり、出力端子Ｂ１及びＢ２の間に発生するオフセット電圧がスピーカ２１に損傷や悪影響を与えない範囲内であれば問題ない。したがって、そのような許容可能な範囲内ではＡＮＤ回路３６ｂの出力電圧Ｖｃｐｂがローレベルにならないような第３及び第４のしきい値電圧Ｖ３及びＶ４の値を実験等によってあらかじめ設定するようにしている。
上記実施例においては、ＡＮＤ回路４０の出力電圧Ｖｃｐｃがローレベルのときに第１及び第２のスイッチ素子３２及び３３を共にオフにすることによって電力増幅回路１５及び１６への電流供給を遮断し、電力増幅回路１５及び１６によるスピーカの駆動を停止している。しかし、スピーカ２１は電力増幅回路１５及び１６のＢＴＬ構成によって駆動されているので、電力幅回路１５及び１６のいずれか一方への電流供給を遮断するようにしてもスピーカの駆動を停止することができる。つまり、スイッチ素子３２及び３３の少なくとも１つをオフにすればよい。

また上記の実施形態おいて、ＡＮＤ回路３６の出力とスイッチ素子３２及び３３の制御入力との間にフリップフロップ回路を設けることにより、ＡＮＤ回路３６の出力がチャタリングやノイズ等の影響を受けにくいようにすることも可能である。つまり、フリップフロップ回路を設けることによって、ノイズのようなごく短い時間のレベル変化によって、スイッチ素子３２及び３３が応答(誤動作）しないように構成することが可能である。
（第４の実施形態）
図５は本発明の第４の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。図５において、図１に示した第１の実施形態と同じ部材には同一の符号を付して重複説明を省略する。図１に示した第１の実施形態と異なる点を中心に本実施形態の説明を行う。図５に示す回路では、図１における第１及び第２のスイッチ素子３２及び３３が除かれ、代わりに第１のスイッチ素子４１が第１の電力増幅回路１５の出力とスピーカ２１との間に接続されると共に、第２のスイッチ素子４２が第２の電力増幅回路１６の出力とスピーカ２１との間に接続されている。
以上のように構成された第４の実施形態に係るスピーカ保護回路の動作を次に説明する。図５において、入力信号からレベルシフト回路１３及び１４までの回路動作、そして第１及び第２の電力増幅回路１５及び１６によってスピーカ２１が駆動される動作は図１に示した第１の実施形態の回路と同様である。電圧比較器３０は基準電圧ＶＲＥＦ１としきい値電圧Ｖ１とを比較し、基準電圧ＶＲＥＦ１がしきい値電圧Ｖ１以上である場合はハイレベルの電圧を出力し、第１及び第２のスイッチ素子４１及び４２をオンにする。これによって電力増幅回路１５及び１６からスピーカに駆動電流が供給され、スピーカが駆動される。逆に、基準電圧ＶＲＥＦ１がしきい値電圧Ｖ１よりも低い場合は、ローレベルの電圧が電圧比較器３０から出力され、スイッチ素子４１及び４２がオフになるので電力増幅回路１５及び１６の出力からスピーカへの駆動電流が遮断され、スピーカが駆動されないようになる。
すなわち、図５に示した第４の実施形態の構成によれば、第１の実施形態と同様に、基準バイアス端子５に接続される電子部品２のリークや基準バイアス端子５と接地ラインとの短絡等に起因して基準バイアス端子５の電圧が異常に低くなった場合に、スピーカの駆動を直ちに停止する。その結果、スピーカに流れるオフセット電流が抑えられ、過大なオフセット電流によってスピーカの損傷を引き起こすおそれを回避できる。また、電圧比較器３０、第１及び第２のスイッチ素子４１及び４２等を含む比較的簡単な回路構成でスピーカ保護回路を実現できる。例えば集積回路にスピーカ保護回路を内蔵させることにより、ＢＴＬ増幅装置全体の小型化に貢献することができる。
上記の実施形態では、電圧比較器３０の出力がローレベルの場合にスイッチ素子４１及び４２を共にオフにすることによって電力増幅回路１５及び１６からスピーカ２１への駆動電流を遮断してスピーカの駆動を停止している。しかし、スピーカ２１は電力増幅回路１５及び１６のＢＴＬ構成によって駆動されているので、電力幅回路１５又は１６のいずれか一方からスピーカ２１への駆動電流を遮断するようにしてもスピーカ２１の駆動を停止することができる。つまり、スイッチ素子４１及び４２の少なくとも１つをオフにすればよい。
また、上記の実施形態において、電圧比較器３０の出力とスイッチ素子４１及び４２の制御入力との間にフリップフロップ回路を設けることにより、電圧比較器３０の出力がチャタリングやノイズ等の影響を受けにくいようにすることも可能である。つまり、フリップフロップ回路の働きにより、ノイズのようなごく短い時間のレベル変化によってスイッチ素子４１及び４２が応答(誤動作）しないように構成することが可能である。
（第５の実施形態）
図６は本発明の第５の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。図６において、図５に示した第４の実施形態と同じ部材には同一の符号を付して重複説明を省略する。図５に示す回路に新たに追加されている部材を中心に説明する。図６に示す回路では、第１の基準電圧ＶＲＥＦ１を第２のしきい値電圧Ｖ２と比較する第２の電圧比較器３４が設けられている。なお、第２のしきい値電圧Ｖ２は、第１の電圧比較器３０のしきい値電圧（第１のしきい値電圧）Ｖ１より大きい値に設定されている。つまり、Ｖ１＜Ｖ２の関係がある。また、第１の電圧比較器３０の出力と第２の電圧比較器３４の出力との論理積を生成するＡＮＤ回路３６が設けられ、その出力Ｖｃｐａがスイッチ素子３２及び３３の制御入力となっている。
以上のように構成された第５の実施形態に係るスピーカ保護回路の動作を次に説明する。図６において、入力信号からレベルシフト回路１３及び１４までの回路動作、そして第１及び第２の電力増幅回路１５及び１６によってスピーカ２１が駆動される動作は図５に示した第４の実施形態の回路と同様である。スイッチ素子４１及び４２の制御の方法が第４の実施形態と異なっている。基準電圧ＶＲＥＦ１は、第１の電圧比較器３０によって第１のしきい値電圧Ｖ１と比較されると同時に、第２の電圧比較器３４によって第２のしきい値電圧Ｖ２と比較される。
第１の電圧比較器３０の出力電圧は基準電圧ＶＲＥＦ１が第１のしきい値電圧Ｖ１より低ければローレベルとなり、第２の電圧比較器３４の出力電圧は基準電圧ＶＲＥＦ１が第２のしきい値電圧Ｖ２より高ければローレベルとなる。したがって、第１及び第２の電圧比較器３０及び３４の出力が入力されるＡＮＤ回路３６の出力電圧Ｖｃｐａは、Ｖ１≦ＶＲＥＦ１≦Ｖ２のときにハイレベルとなり、ＶＲＥＦ１＜Ｖ１又はＶ２＜ＶＲＥＦ１のときはローレベルとなる。
そして、ＡＮＤ回路３６の出力電圧Ｖｃｐａがハイレベルの場合は、スイッチ素子４１及び４２がオンになり、電力増幅回路１５及び１６からスピーカに駆動電流が供給され、スピーカが駆動される。逆に、出力電圧Ｖｃｐａがローレベルの場合は、スイッチ素子４１及び４２がオフになり、電力増幅回路１５及び１６からスピーカへの駆動電流が遮断されるので、スピーカの駆動が停止する。
すなわち、図６に示した第５実施形態の構成によれば、第４の実施形態の作用に加えて、基準バイアス端子５と電源ラインとの短絡等の要因で基準バイアス端子５の電圧が異常に高くなったときにもスピーカの駆動を直ちに停止することができる。その結果、スピーカに流れるオフセット電流が抑えられ、過大なオフセット電流によってスピーカの損傷を引き起こすおそれを回避できる。
上記の実施形態においては、ＡＮＤ回路３６の出力電圧Ｖｃｐａがローレベルの場合にスイッチ素子４１及び４２を共にオフにすることによって電力増幅回路１５及び１６からスピーカへの駆動電流を遮断してスピーカの駆動を停止している。しかし、スピーカ２１は電力増幅回路１５及び１６のＢＴＬ構成によって駆動されているので、電力増幅回路１５又は１６のいずれか一方からスピーカへの駆動電流を遮断するようにしてもピーカの駆動を停止することができる。つまり、スイッチ素子４１及び３２の少なくとも１つをオフにすればよい。
また上記の実施形態おいて、ＡＮＤ回路３６の出力とスイッチ素子４１及び４２の制御入力との間にフリップフロップ回路を設けることにより、ＡＮＤ回路３６の出力がチャタリングやノイズ等の影響を受けにくいようにすることも可能である。つまり、フリップフロップ回路を設けることによって、ノイズのようなごく短い時間のレベル変化によって、スイッチ素子４１及び４２が応答(誤動作）しないように構成することが可能である。
（第６の実施形態）
図７は本発明の第６の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。図７において、図６に示した第６の実施形態と同じ部材には同一の符号を付して重複説明を省略する。図６に示す回路に新たに追加されている部材を中心に説明する。図７において、第１のウィンドウコンパレータ３７は第２の実施形態（図４（ａ）参照）で説明したものと同じであり、これと同様の構成（図４（ｂ）参照）を有する２のウィンドウコンパレータ３９が追加されている。
また、入力端子４の信号Ｖｓｉｎを平滑して直流電圧を出力するローパスフィルタ３８が設けられ、その出力電圧Ｖｄｅｔが第２のウィンドウコンパレータ３９に入力されている。さらに、ウィンドウコンパレータ３７の出力Ｖｃｐａと第２のウィンドウコンパレータの出力とＶｃｐｂの論理積を生成して出力するＡＮＤ回路４０が設けられ、その出力Ｖｃｐｃがスイッチ素子４１及び４２の制御入力となっている。
第２のウィンドウコンパレータ３９は、図３及び図４に示した第３の実施形態と同様に、ローパスフィルタ３８の出力電圧Ｖｄｅｔを第３のしきい値電圧Ｖ３及び第４のしきい値電圧Ｖ４（但し、Ｖ３＜Ｖ４）と比較して比較出力ＶｃｐｂをＡＮＤ回路４０に入力する。
以上のように構成された第６の実施形態に係るスピーカ保護回路の動作を次に説明する。図７において、入力信号からレベルシフト回路１３及び１４までの回路動作、そして第１及び第２の電力増幅回路１５及び１６によってスピーカ２１が駆動される動作は図５に示した第４の実施形態の回路と同様である。また、基準電圧ＶＲＥＦ１がウィンドウコンパレータ３７によって第１及び第２のしきい値電圧Ｖ１及びＶ２と比較され、その出力電圧Ｖｃｐａは、Ｖ１≦ＶＲＥＦ１≦Ｖ２の場合にハイレベルとなり、ＶＲＥＦ１＜Ｖ１又はＶ２＜ＶＲＥＦ１の場合にローレベルとなる点は図６に示した第５の実施形態の回路と同様である。
本実施形態ではさらに、入力端子４から入力される信号Ｖｓｉｎがローパスフィルタ３８によって平滑され、その出力電圧Ｖｄｅｔが第２のウィンドウコンパレータ３９に入力される。ウィンドウコンパレータ３９はローパスフィルタ３８の出力電圧Ｖｄｅｔをしきい値電圧Ｖ３及びＶ４と比較し、比較結果として出力電圧Ｖｃｐｂを出力する。すなわちＶ３≦Ｖｄｅｔ≦Ｖ４の場合に出力電圧Ｖｃｐｂがハイレベルとなり、Ｖｄｅｔ＜Ｖ３又はＶ４＜Ｖｄｅｔの場合に出力電圧Ｖｃｐｂがローレベルとなる。
そして、第１のウィンドウコンパレータ３７の出力電圧Ｖｃｐａと第２のウィンドウコンパレータ３９の出力電圧Ｖｃｐｂが共にハイレベルの場合はＡＮＤ回路４０の出力電圧Ｖｃｐｃがハイレベルとなるので、スイッチ素子４１及び４２がオンになる。したがって、電力増幅回路１５及び１６からスピーカに駆動電流が供給され、スピーカ２１が駆動される。逆に出力電圧Ｖｃｐａ及び出力電圧Ｖｃｐｂの少なくとも１つがローレベルの場合は出力電圧Ｖｃｐｃがローレベルになりスイッチ素子４１及び４２がオフになるので、電力増幅回路１５及び１６の出力からスピーカ２１への駆動電流が遮断され、スピーカ２１の駆動が停止する。
すなわち、図７に示した第６の実施形態の構成によれば、第５の実施形態の作用に加えて、入力端子の電圧Ｖｓｉｎの直流成分が異常に低くなったり高くなったりした場合にもスピーカの駆動を直ちに停止することができる。その結果、スピーカに流れるオフセット電流が抑えられ、過大なオフセット電流によってスピーカの損傷を引き起こすおそれを回避できる。
上記の実施形態においては、ＡＮＤ回路４０の出力電圧Ｖｃｐｃがローレベルの場合にスイッチ素子４１及び４２を共にオフにすることによって電力増幅回路１５及び１６からスピーカ２１への駆動電流を遮断し、スピーカの駆動を停止している。しかし、スピーカ２１は電力増幅回路１５及び１６のＢＴＬ構成によって駆動されているので、電力幅回路１５又は１６のいずれか一方からスピーカへの駆動電流を遮断するようにしてもスピーカの駆動を停止することができる。つまり、スイッチ素子４１及び４２の少なくとも１つをオフにすればよい。
また上記の実施形態おいて、ＡＮＤ回路４０の出力とスイッチ素子４１及び４２の制御入力との間にフリップフロップ回路を設けることにより、ＡＮＤ回路４０の出力がチャタリングやノイズ等の影響を受けにくいようにすることも可能である。つまり、フリップフロップ回路を設けることによって、ノイズのようなごく短い時間のレベル変化によって、スイッチ素子４１及び４２が応答(誤動作）しないように構成することが可能である。
（第７の実施形態）
図８は本発明の第７の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。図８において、図１に示した第１の実施形態と同じ部材には同一の符号を付して重複説明を省略する。図１に示した第１の実施形態と異なる点を中心に本実施形態の説明を行う。図８に示す回路では、図１における第１及び第２のスイッチ素子３２及び３３が除かれている。その代わりに、第１及び第２の電力増幅回路１５及び１６には増幅動作を停止するミュート回路が含まれ、そのミュート回路を動作させるためのミュート端子４３及び４４が設けられている。ミュート端子４３又は４４にローレベルの信号が入力されると、それぞれの電力増幅回路１５又は１６の増幅動作が停止する。すなわちミュート回路が働く（以下、この状態をミュートオン状態という）。ミュート端子４３又は４４がハイレベルのときはそれぞれのミュート回路は働かず、電力増幅回路１５及び１６は通常の動作状態（以下、ミュートオフ状態という）となる。
以上のように構成された第７の実施形態に係るスピーカ保護回路の動作を次に説明する。図８において、入力信号からレベルシフト回路１３及び１４までの回路動作、そして第１及び第２の電力増幅回路１５及び１６によってスピーカ２１が駆動される動作は図１に示した第１の実施形態の回路と同様である。電圧比較器３０は基準電圧ＶＲＥＦ１としきい値電圧Ｖ１とを比較し、基準電圧ＶＲＥＦ１がしきい値電圧Ｖ１以上である場合はハイレベルの電圧を出力する。したがって、電力増幅回路１５及び１６はミュートオフ状態となり、互いに位相反転した信号を受けてスピーカ２１を駆動する。逆に、基準電圧ＶＲＥＦ１がしきい値電圧Ｖ１よりも低い場合は、ローレベルの電圧が電圧比較器３０から出力されるので、電力増幅回路１５及び１６はミュートオン状態となり、スピーカ２１の駆動が停止される。
すなわち、図８に示した第７の実施形態の構成によれば、第１の実施形態と同様に、基準バイアス端子５に接続される電子部品２のリークや基準バイアス端子５と接地ラインとの短絡等に起因して基準バイアス端子５の電圧が異常に低くなった場合に、スピーカの駆動が直ちに停止する。その結果、スピーカに流れるオフセット電流が抑えられ、過大なオフセット電流によってスピーカの損傷を引き起こすおそれを回避できる。また、電圧比較器３０を含む比較的簡単な回路構成でスピーカ保護回路を実現できる。例えば集積回路にスピーカ保護回路を内蔵させることにより、ＢＴＬ増幅装置全体の小型化に貢献することができる。
上記の実施形態においては、電圧比較器３０の出力がローレベルの場合に電力増幅回路１５及び１６を共にミュートオン状態にすることによってスピーカの駆動を停止している。しかし、スピーカ２１は電力増幅回路１５及び１６のＢＴＬ構成によって駆動されているので、電力幅回路１５又は１６のいずれか一方のみをミュートオン状態にすることによってスピーカの駆動を停止することができる。つまり、電力幅回路１５及び１６の少なくとも１つをミュートオン状態にすればよい。
また、上記の実施形態において、電圧比較器３０の出力とミュート端子４３及び４４との間にフリップフロップ回路を設けることにより、電圧比較器３０の出力がチャタリングやノイズ等の影響を受けにくいようにすることも可能である。つまり、フリップフロップ回路の働きにより、ノイズのようなごく短い時間のレベル変化によって電力増幅回路１５及び１６に備えられたミュート回路が応答(誤動作）しないように構成することが可能である。
（第８の実施形態）
図９は本発明の第８の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。図９において、図８に示した第７の実施形態と同じ部材には同一の符号を付して重複説明を省略する。図８に示すスピーカ保護回路に新たに追加されている部材のみを説明する。図９に示す回路では、第１の基準電圧ＶＲＥＦ１を第２のしきい値電圧Ｖ２と比較する第２の電圧比較器３４が設けられている。第２のしきい値電圧Ｖ２は、第１の電圧比較器３０のしきい値電圧（第１のしきい値電圧）Ｖ１より大きい値に設定されている。つまり、Ｖ１＜Ｖ２の関係がある。また、第１の電圧比較器３０の出力と第２の電圧比較器３４の出力との論理積を生成するＡＮＤ回路３６が設けられ、その出力Ｖｃｐａが電力増幅回路１５及び１６のミュート端子４３及び４４に接続されている。
以上のように構成された第８の実施形態に係るスピーカ保護回路の動作を次に説明する。図９において、入力信号からレベルシフト回路１３及び１４までの回路動作、そして第１及び第２の電力増幅回路１５及び１６によってスピーカ２１が駆動される動作は図８に示した第７の実施形態の回路と同様である。電力増幅回路１５及び１６に備えられたミュート回路の制御方法が異なっている。基準電圧ＶＲＥＦ１は、第１の電圧比較器３０によって第１のしきい値電圧Ｖ１と比較されると同時に、第２の電圧比較器３４によって第２のしきい値電圧Ｖ２と比較される。
第１の電圧比較器３０の出力電圧は基準電圧ＶＲＥＦ１が第１のしきい値電圧Ｖ１より低ければローレベルとなり、第２の電圧比較器３４の出力電圧は基準電圧ＶＲＥＦ１が第２のしきい値電圧Ｖ２より高ければローレベルとなる。したがって、第１及び第２の電圧比較器３０及び３４の出力が入力されるＡＮＤ回路３６の出力電圧Ｖｃｐａは、Ｖ１≦ＶＲＥＦ１≦Ｖ２のときにハイレベルとなり、ＶＲＥＦ１＜Ｖ１又はＶ２＜ＶＲＥＦ１のときはローレベルとなる。
そして、ＡＮＤ回路３６の出力電圧Ｖｃｐａがハイレベルの場合は電力増幅回路１５及び１６が共にミュートオフ状態となり、電力増幅回路１５及び１６の出力信号(駆動電流）がスピーカに供給され、スピーカを駆動する。逆に、出力電圧Ｖｃｐａがローレベルの場合は、電力増幅回路１５及び１６が共にミュートオン状態となり、電力増幅回路１５及び１６によるスピーカ２１の駆動が停止する。
すなわち、図９に示した第８の実施形態の構成によれば、第７の実施形態の作用に加えて、基準バイアス端子５と電源ラインとの短絡等の要因で基準バイアス端子５の電圧が異常に高くなったときにもスピーカの駆動を直ちに停止することができる。その結果、スピーカに流れるオフセット電流が抑えられ、過大なオフセット電流によってスピーカの損傷を引き起こすおそれを回避できる。
上記の実施形態においては、ＡＮＤ回路３６の出力電圧Ｖｃｐａがローレベルの場合に、電力増幅回路１５及び１６を共にミュートオン状態にすることによってスピーカの駆動を停止する。しかし、スピーカ２１は電力増幅回路１５及び１６のＢＴＬ構成によって駆動されているので、電力幅回路１５及び１６のいずれか一方をミュートオン状態にすることによってスピーカの駆動を停止することができる。つまり、電力幅回路１５及び１６の少なくとも１つをミュートオン状態にすればよい。
また上記の実施形態において、ＡＮＤ回路３６の出力とミュート端子４３及び４４との間にフリップフロップを設けることにより、ＡＮＤ回路３６の出力がチャタリングやノイズ等の影響を受けにくいようにすることも可能である。つまり、フリップフロップ回路の働きにより、ノイズのようなごく短い時間のレベル変化によって電力増幅回路１５及び１６に備えられたミュート回路が応答(誤動作）しないように構成することが可能である。
（第９の実施形態）
図１０は本発明の第９の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。図１０において、図９に示した第８の実施形態と同じ部材には同一の符号を付して重複説明を省略する。図９に示す回路に新たに追加されている部材を中心に説明する。図１０において、第１のウィンドウコンパレータ３７は第２の実施形態（図４（ａ）参照）で説明したものと同じであり、これと同様の構成（図４（ｂ）参照）を有する第２のウィンドウコンパレータ３９が追加されている。
また、入力端子４の信号Ｖｓｉｎを平滑して直流電圧を出力するローパスフィルタ３８が設けられ、その出力電圧Ｖｄｅｔが第２のウィンドウコンパレータ３９に入力されている。さらに、ウィンドウコンパレータ３７の出力Ｖｃｐａと第２のウィンドウコンパレータ３９の出力とＶｃｐｂの論理積を生成して出力するＡＮＤ回路４０が設けられ、その出力Ｖｃｐｃが電力幅回路１５及び１６のミュート端子４３及び４４に接続されている。
第２のウィンドウコンパレータ３９は、図３及び図４に示した第３の実施形態と同様に、ローパスフィルタ３８の出力電圧Ｖｄｅｔを第３のしきい値電圧Ｖ３及び第４のしきい値電圧Ｖ４（但し、Ｖ３＜Ｖ４）と比較して比較出力ＶｃｐｂをＡＮＤ回路４０に入力する。
以上のように構成された第９の実施形態に係るスピーカ保護回路の動作を次に説明する。図１０において、入力信号からレベルシフト回路１３及び１４までの回路動作、そして第１及び第２の電力増幅回路１５及び１６によってスピーカ２１が駆動される動作は図８に示した第７の実施形態の回路と同様である。また、基準電圧ＶＲＥＦ１がウィンドウコンパレータ３７によって第１及び第２のしきい値電圧Ｖ１及びＶ２と比較され、その出力電圧Ｖｃｐａは、Ｖ１≦ＶＲＥＦ１≦Ｖ２の場合にハイレベルとなり、ＶＲＥＦ１＜Ｖ１又はＶ２＜ＶＲＥＦ１の場合にローレベルとなる点は図９に示した第８の実施形態の回路と同様である。
本実施形態ではさらに、入力端子４から入力される信号Ｖｓｉｎがローパスフィルタ３８によって平滑され、その出力電圧Ｖｄｅｔが第２のウィンドウコンパレータ３９に入力される。ウィンドウコンパレータ３９はローパスフィルタ３８の出力電圧Ｖｄｅｔをしきい値電圧Ｖ３及びＶ４と比較し、比較結果として出力電圧Ｖｃｐｂを出力する。すなわちＶ３≦Ｖｄｅｔ≦Ｖ４の場合に出力電圧Ｖｃｐｂがハイレベルとなり、Ｖｄｅｔ＜Ｖ３又はＶ４＜Ｖｄｅｔの場合に出力電圧Ｖｃｐｂがローレベルとなる。
そして、第１のウィンドウコンパレータ３７の出力電圧Ｖｃｐａと第２のウィンドウコンパレータ３９の出力電圧Ｖｃｐｂが共にハイレベルの場合はＡＮＤ回路４０の出力電圧Ｖｃｐｃがハイレベルとなるので、電力増幅回路１５及び１６が共にミュートオフ状態となり、電力増幅回路１５及び１６の出力信号(駆動電流）がスピーカに供給され、スピーカを駆動する。逆に、出力電圧Ｖｃｐａ及び出力電圧Ｖｃｐｂの少なくとも１つがローレベルの場合はＡＮＤ回路４０の出力電圧Ｖｃｐｃがローレベルとなるので、電力増幅回路１５及び１６が共にミュートオン状態となり、電力増幅回路１５及び１６によるスピーカ２１の駆動が停止する。
すなわち、図１０に示した第９の実施形態の構成によれば、第８の実施形態の作用に加えて、入力端子の電圧Ｖｓｉｎの直流成分が異常に低くなったり高くなったりした場合にもスピーカの駆動を直ちに停止することができる。その結果、スピーカに流れるオフセット電流が抑えられ、過大なオフセット電流によってスピーカの損傷を引き起こすおそれを回避できる。
上記の実施形態においては、ＡＮＤ回路４０の出力電圧Ｖｃｐｃがローレベルの場合に電力増幅回路１５及び１６を共にミュートオン状態にすることによってスピーカの駆動を停止している。しかし、スピーカ２１は電力増幅回路１５及び１６のＢＴＬ構成によって駆動されているので、電力増幅回路１５又は１６のいずれか一方のみをミュートオン状態にすることによってスピーカの駆動を停止することができる。つまり、電力増幅回路１５及び１６の少なくとも１つをミュートオン状態にすればよい。
また上記において、ＡＮＤ回路４０とミュート端子４３及び４４との間にフリップフロップ回路を設けることにより、ＡＮＤ回路４０の出力がチャタリングやノイズ等の影響を受けにくいようにすることも可能である。つまり、フリップフロップ回路の働きにより、ノイズのようなごく短い時間のレベル変化によって電力増幅回路１５及び１６に備えられたミュート回路が応答(誤動作）しないように構成することが可能である。
（第１０の実施形態）
図１１は本発明の第１０の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。図１１において、図１に示した第１の実施形態と同じ部材には同一の符号を付して重複説明を省略する。図１０に示す回路に新たに追加されている部材を中心に説明する。図１１に示す回路では、レジスタ回路４５が設けられ、そのクロック入力端子４６に所定の基準クロックが入力される。
図１１において、入力信号からレベルシフト回路１３及び１４までの回路動作、そして第１及び第２の電力増幅回路１５及び１６によってスピーカ２１が駆動される動作は図１に示した第１の実施形態の回路と同様である。スイッチ素子３２及び３３の制御の方法が第１の実施形態と異なっている。すなわち、第１の実施形態のように電圧比較器３０の出力がそのままスイッチ素子３２及び３３の制御信号入力となるのではなく、電圧比較器３０の出力とスイッチ素子３２及び３３の制御信号入力との間にレジスタ回路４５が介装されている。レジスタ回路４５はクロック入力端子４６に与えられる基準クロックに応じて一定周期で入力信号を一旦記憶した後、出力端子から出力する。
上記のような構成によれば、電圧比較器３０の出力電圧がチャタリングやノイズ等の影響によって基準クロックの周期より短い期間内に変化しても、その変化がレジスタ回路４５の出力（すなわちスイッチ素子３２及び３３の制御入力）には伝わらない。したがって、ノイズのようなごく短い時間のレベル変化によって、スイッチ素子３２及び３３が応答(誤動作）することを回避できる。
すなわち、図１１に示した第１０の実施形態の構成によれば、第１の実施形態の作用に加えて、ノイズのようなごく短い時間のレベル変化による誤動作を防止し、信頼性の高いスピーカ保護回路を提供することができる。
本実施形態のレジスタ回路４５を用いた構成は、第１の実施形態との組み合わせだけでなく、第４又は第７の実施形態と組み合わせてもよい。この場合も、上記のような効果が得られ、ノイズに強く信頼性の高いスピーカ保護回路を実現することができる。
以上、本発明の具体的な実施形態について詳細に説明したが、本発明は、これら実施形態に限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに、種々の変形が可能である。
以上に説明したように、本発明のスピーカ保護回路は、ＢＴＬ構成の増幅装置において、増幅装置が駆動するスピーカを保護するための回路として有益である。
本発明の第１の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。 本発明の第２の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。 本発明の第３の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。 図３の回路図中のウィンドウコンパレータの具体的な回路構成の例を示す図である。 本発明の第４の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。 本発明の第５の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。 本発明の第６の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。 本発明の第７の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。 本発明の第８の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。 本発明の第９の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。 本発明の第９の実施形態に係るスピーカ保護回路を含むＢＴＬ増幅装置の回路図である。 従来のＢＴＬ増幅装置の構成を示す図である。
符号の説明
１ カップリングコンデンサ
４ 入力端子
５ 第１の基準バイアス端子
６ 第２の基準バイアス端子
７ 第１のバイアス回路
８ 第２のバイアス回路
９ 第１の非反転増幅回路
１０ 第１のレベルシフト回路
１１ 第２の非反転増幅回路
１２ 第１の反転増幅回路
１３ 第２のレベルシフト回路
１４ 第３のレベルシフト回路
１５ 第１の電力増幅回路
１６ 第２の電力増幅回路
１７ 電源端子
１８ 接地端子
２１ スピーカ
３０ 第１の電圧比較器
３０ｂ 第３の電圧比較器
３２ 第１のスイッチ素子
３３ 第２のスイッチ素子
３４ 第２の電圧比較器
３４ｂ 第４の電圧比較器
３６ ＡＮＤ回路
３６ｂ ＡＮＤ回路
３７ 第１のウィンドウコンパレータ
３８ ローパスフィルタ
３９ 第２のウィンドウコンパレータ
４０ ＡＮＤ回路
４１ 第３のスイッチ素子
４２ 第４のスイッチ素子
４３ 第１のミュート端子
４４ 第２のミュート端子
４５ 第１のレジスタ
４６ 第１の基準クロック入力端子
１０１ カップリングコンデンサ
１０４ 入力端子
１０５ 基準バイアス端子
１０６ 基準バイアス端子
１０７ バイアス回路
１０８ バイアス回路
１０９ 非反転増幅回路
１１０ レベルシフト回路
１１１ 非反転増幅回路
１１２ 反転増幅回路
１１３ レベルシフト回路
１１４ レベルシフト回路
１１５ 電力増幅回路
１１６ 電力増幅回路
１１７ 電源端子
１１８ 接地端子
１２１ スピーカ
Ｂ１ 出力端子
Ｂ２ 出力端子
Ｂ１１ 出力端子
Ｂ２１ 出力端子

Claims (10)

  1. 互いに位相が反転した２つの信号が入力される２つの電力増幅回路によってスピーカを駆動するＢＴＬ増幅装置のスピーカ保護回路であって、
    前記ＢＴＬ増幅装置を構成する増幅回路の基準バイアス端子の電圧を予め設定されたしきい値電圧と比較する電圧比較器と、前記２つの電力増幅回路への電流の供給と遮断とを切り替える第１及び第２のスイッチとを備え、
    前記基準バイアス端子の電圧が前記しきい値電圧より低いときに前記電圧比較器の出力レベルに応じて前記第１及び第２のスイッチの少なくとも１つをオフにすることによって前記電力増幅回路への電流供給を遮断し前記電力増幅回路による前記スピーカの駆動を停止させることを特徴とするスピーカ保護回路。
  2. 前記基準バイアス端子の電圧をしきい値電圧より高い第２のしきい値電圧と比較する第２の電圧比較器を設け、前記基準バイアス端子の電圧が前記第２のしきい値電圧より高いときに前記第２の電圧比較器の出力レベルに応じて前記第１及び第２のスイッチの少なくとも１つをオフにすることによって前記電力増幅回路への電流供給を遮断し前記電力増幅回路による前記スピーカの駆動を停止させる
    請求項１記載のスピーカ保護回路。
  3. 入力端子から入力される信号を平滑して直流電圧を出力するローパスフィルタと、前記ローパスフィルタの出力電圧を第３のしきい値電圧と比較する第３の電圧比較器と、前記ローパスフィルタの出力電圧を前記第３のしきい値電圧より高い第４のしきい値電圧と比較する第４の電圧比較器とをそれぞれ設け、前記ローパスフィルタの出力電圧が前記第３のしきい値電圧より低いか又は前記第４のしきい値電圧より高いときに前記第１及び第２のスイッチの少なくとも１つをオフにすることによって前記電力増幅回路への電流供給を遮断し前記電力増幅回路による前記スピーカの駆動を停止させる
    請求項１記載のスピーカ保護回路。
  4. 互いに位相が反転した２つの信号が入力される２つの電力増幅回路によってスピーカを駆動するＢＴＬ増幅装置のスピーカ保護回路であって、
    前記ＢＴＬ増幅装置を構成する増幅回路の基準バイアス端子の電圧を予め設定されたしきい値電圧と比較する電圧比較器と、前記２つの電力増幅回路の出力と前記スピーカの間に介装された第１及び第２のスイッチとを備え、
    前記基準バイアス端子の電圧が前記しきい値電圧より低いときに前記電圧比較器の出力レベルに応じて前記第１及び第２のスイッチの少なくとも１つをオフにすることによって前記電力増幅回路から前記スピーカへの駆動電流を遮断し前記スピーカの駆動を停止させることを特徴とするスピーカ保護回路。
  5. 前記基準バイアス端子の電圧をしきい値電圧より高い第２のしきい値電圧と比較する第２の電圧比較器を設け、前記基準バイアス端子の電圧が前記第２のしきい値電圧より高いときに前記第２の電圧比較器の出力レベルに応じて前記第１及び第２のスイッチの少なくとも１つをオフにすることによって前記電力増幅回路から前記スピーカへの駆動電流を遮断し前記スピーカの駆動を停止させる
    請求項４記載のスピーカ保護回路。
  6. 入力端子から入力される信号を平滑して直流電圧を出力するローパスフィルタと、前記ローパスフィルタの出力電圧を第３のしきい値電圧と比較する第３の電圧比較器と、前記ローパスフィルタの出力電圧を前記第３のしきい値電圧より高い第４のしきい値電圧と比較する第４の電圧比較器とをそれぞれ設け、前記ローパスフィルタの出力電圧が前記第３のしきい値電圧より低いか又は前記第４のしきい値電圧より高いときに前記第１及び第２のスイッチの少なくとも１つをオフにすることによって前記電力増幅回路から前記スピーカへの駆動電流を遮断し前記スピーカの駆動を停止させる
    請求項４記載のスピーカ保護回路。
  7. 互いに位相が反転した２つの信号が入力される２つの電力増幅回路によってスピーカを駆動するＢＴＬ増幅装置のスピーカ保護回路であって、
    前記２つの電力増幅回路が、それぞれの増幅動作を停止するミュート回路と、前記ミュート回路を働かせるためのミュート端子とを含み、
    前記スピーカ保護回路は、前記ＢＴＬ増幅装置を構成する増幅回路の基準バイアス端子の電圧を予め設定されたしきい値電圧と比較する電圧比較器を備え、前記電圧比較器の出力が前記ミュート端子に接続され、
    前記基準バイアス端子の電圧が前記しきい値電圧より低いときに、前記電圧比較器の出力レベルに応じて前記２つの電力増幅回路の少なくとも１つの増幅動作を前記ミュート回路によって停止し、前記スピーカの駆動を停止させることを特徴とするスピーカ保護回路。
  8. 前記基準バイアス端子の電圧をしきい値電圧より高い第２のしきい値電圧と比較する第２の電圧比較器を設け、前記基準バイアス端子の電圧が前記第２のしきい値電圧より高いときに前記第２の電圧比較器の出力レベルに応じて前記２つの電力増幅回路の少なくとも１つの増幅動作を前記ミュート回路によって停止し、前記スピーカの駆動を停止させる
    請求項７記載のスピーカ保護回路。
  9. 入力端子から入力される信号を平滑して直流電圧を出力するローパスフィルタと、前記ローパスフィルタの出力電圧を第３のしきい値電圧と比較する第３の電圧比較器と、前記ローパスフィルタの出力電圧を前記第３のしきい値電圧より高い第４のしきい値電圧と比較する第４の電圧比較器とをそれぞれ設け、前記ローパスフィルタの出力電圧が前記第３のしきい値電圧より低いか又は前記第４のしきい値電圧より高いときに前記２つの電力増幅回路の少なくとも１つの増幅動作を前記ミュート回路によって停止し、前記スピーカの駆動を停止させる
    請求項７記載のスピーカ保護回路。
  10. 前記第１の電圧比較器の出力回路に所定の基準クロックで動作するレジスタを介装し、前記電圧比較器の出力電圧が前記基準クロックに応じて前記レジスタに一旦記憶された後に前記レジスタから出力されることにより、前記基準クロックの周期より短い期間内における前記電圧比較器の出力電圧の変化を後段に伝えないようにした
    請求項１，４又は７記載のスピーカ保護回路。
JP2005276386A 2005-09-22 2005-09-22 スピーカ保護回路 Pending JP2007088921A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005276386A JP2007088921A (ja) 2005-09-22 2005-09-22 スピーカ保護回路
US11/533,540 US20070064953A1 (en) 2005-09-22 2006-09-20 Speaker protection circuit
CNA2006101543496A CN1937402A (zh) 2005-09-22 2006-09-22 扬声器保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005276386A JP2007088921A (ja) 2005-09-22 2005-09-22 スピーカ保護回路

Publications (1)

Publication Number Publication Date
JP2007088921A true JP2007088921A (ja) 2007-04-05

Family

ID=37884141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005276386A Pending JP2007088921A (ja) 2005-09-22 2005-09-22 スピーカ保護回路

Country Status (3)

Country Link
US (1) US20070064953A1 (ja)
JP (1) JP2007088921A (ja)
CN (1) CN1937402A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101606441B1 (ko) 2015-10-27 2016-03-25 (주)홀리랜드테크놀러지 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122764U (ja) * 2006-04-13 2006-06-29 船井電機株式会社 音声出力装置およびテレビジョン放送受信装置
TWI320996B (en) * 2006-07-06 2010-02-21 Tatung Co Pop sound prevention module and speaker apparatus thereof
US8311742B2 (en) * 2009-01-23 2012-11-13 The United States Of America, As Represented By The Secretary Of The Navy Estimating photospheric velocities for space-weather prediction
CN106412761B (zh) 2011-12-30 2020-02-14 意法半导体研发(深圳)有限公司 用于汽车音频功率放大器的嵌入式扬声器保护
CN103514871B (zh) * 2012-06-15 2017-08-25 万喻 机动车电子喇叭及保护机动车电子喇叭的方法
CN104918190A (zh) * 2015-04-13 2015-09-16 歌尔声学股份有限公司 扬声器装置和降低扬声器失真问题的方法
CN106817016B (zh) * 2016-12-29 2019-08-13 华为技术有限公司 一种功率管偏置电路
US11405716B2 (en) * 2019-03-11 2022-08-02 Wiley X, lnc. Modular headphone system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5494857A (en) * 1978-01-11 1979-07-26 Hitachi Ltd Load protection circuit
JPH1188066A (ja) * 1997-09-05 1999-03-30 Hitachi Ltd オーディオパワーアンプｉｃ
JP2000151297A (ja) * 1998-11-13 2000-05-30 Sanyo Electric Co Ltd 電力増幅回路の異常検出回路
JP2000174571A (ja) * 1998-12-04 2000-06-23 Pioneer Electronic Corp Ｂｔｌ増幅装置
JP2003318658A (ja) * 2002-04-23 2003-11-07 Sanyo Electric Co Ltd ショック音防止回路
JP2004289243A (ja) * 2003-03-19 2004-10-14 Matsushita Electric Ind Co Ltd 音声出力回路
JP2004320273A (ja) * 2003-04-15 2004-11-11 Alpine Electronics Inc 音響機器、オフセット電圧検出方法、そのプログラム及びそのプログラムを記録した記録媒体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051724A (ja) * 2001-08-08 2003-02-21 Sony Corp デジタルパワーアンプ及びデジタルアナログ変換器
JP2003258575A (ja) * 2002-02-28 2003-09-12 Pioneer Electronic Corp Ｂｔｌ増幅装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5494857A (en) * 1978-01-11 1979-07-26 Hitachi Ltd Load protection circuit
JPH1188066A (ja) * 1997-09-05 1999-03-30 Hitachi Ltd オーディオパワーアンプｉｃ
JP2000151297A (ja) * 1998-11-13 2000-05-30 Sanyo Electric Co Ltd 電力増幅回路の異常検出回路
JP2000174571A (ja) * 1998-12-04 2000-06-23 Pioneer Electronic Corp Ｂｔｌ増幅装置
JP2003318658A (ja) * 2002-04-23 2003-11-07 Sanyo Electric Co Ltd ショック音防止回路
JP2004289243A (ja) * 2003-03-19 2004-10-14 Matsushita Electric Ind Co Ltd 音声出力回路
JP2004320273A (ja) * 2003-04-15 2004-11-11 Alpine Electronics Inc 音響機器、オフセット電圧検出方法、そのプログラム及びそのプログラムを記録した記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101606441B1 (ko) 2015-10-27 2016-03-25 (주)홀리랜드테크놀러지 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로

Also Published As

Publication number Publication date
US20070064953A1 (en) 2007-03-22
CN1937402A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
JP2007088921A (ja) スピーカ保護回路
US8284953B2 (en) Circuit and method of reducing pop-up noise in a digital amplifier
US9160323B2 (en) Differential amplifier and dual mode comparator using the same
US7586369B2 (en) Pulse modulation type electric power amplifier
JP2008236683A (ja) 電力増幅回路
TWI435540B (zh) 音頻放大器及音頻放大方法
US20150146884A1 (en) Circuit for suppressing audio output noise and audio output circuit
US20060261886A1 (en) System and method for reducing audible artifacts in an audio system
JP4765316B2 (ja) パワーアンプ装置
JP2007235526A (ja) パルス変調型電力増幅器
US9973156B2 (en) Generation of voltage reference signals in a hybrid switched mode amplifier
JP2021500787A (ja) スイッチング増幅器出力における電流測定
US8902005B2 (en) Apparatus and method for wide common mode difference
JP2009522905A (ja) シングルエンド増幅器
US11218127B2 (en) Power amplifier and overcurrent protection circuit
EP1548933B1 (en) Method of preventing abrupt voltage changes at the outputs of a pair of amplifiers and control circuit for a pair of amplifiers self-configuring in a bridge configuration
JP5109243B2 (ja) ショート検出回路
JP2010141406A (ja) 差動増幅回路
CN116683877A (zh) 直流保护电路、d类放大器、芯片和电子设备
EP3910791B1 (en) Class-d amplifier with high dynamic range
KR100770747B1 (ko) 디지털 앰프 및 음성 재생 방법
US7388431B2 (en) Switching amplifier and control method thereof
JP2009213066A (ja) フィルタ回路及びその制御方法
JPH06104664A (ja) オーディオ用パワーアンプｉｃ
KR100985552B1 (ko) 전력 증폭기 및 그의 구동 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101021