JP2008236683A

JP2008236683A - 電力増幅回路

Info

Publication number: JP2008236683A
Application number: JP2007077328A
Authority: JP
Inventors: Kimimasa Maemura; 公正前村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-03-23
Filing date: 2007-03-23
Publication date: 2008-10-02
Also published as: US20080231358A1; US7554394B2

Abstract

【課題】低電力時と大電力時の双方において電力効率を高くすることができる電力増幅回路を得る。
【解決手段】第１動作時には第１増幅回路１１ａ、第２動作時には第２増幅回路１１ｂ、第３動作時には第１，第２増幅回路１１ａ，１１ｂの双方が入力信号を増幅させる。分配回路１２は、第３動作時において、第１増幅回路１１ａに入力させる信号の電力を、第１増幅回路１１ａの入力電力と出力電力が比例する範囲に調整する。第１，第２増幅回路１１ａ，１１ｂの入力電力と出力電力が比例する線形動作時において、第１増幅回路１１ａから比較回路１５へ入力される信号の電力と第２増幅回路１１ｂから比較回路１５へ入力される信号の電力は同じである。比較回路１５は、第１，第２増幅回路１１ａ，１１ｂから入力された信号の差に基づいて、第２増幅回路１１ｂの利得又は飽和電力量を調整して、第２増幅回路１１ｂの入力電力と出力電力が比例するように制御する。
【選択図】図１

Description

本発明は、高周波信号を増幅する電力増幅回路に関し、特に低電力時と大電力時の双方において電力効率を高くすることができる電力増幅回路に関するものである。

電力増幅回路は、電力効率を向上するために、大電力時に電力効率が最もよくなるように設計されている。このため、その電力以下では電力効率が低下する。

図１２は、従来の電力増幅回路の一例を示すブロック図である。ここでは、２段の増幅用トランジスタ２２，２４が設けられている。電源電圧（３．５Ｖ）が端子Ｖｃ１，Ｖｃ２，Ｖｃｂに入力される。制御端子ｃｏｎｔ１にＯＮ信号が入力されると制御回路１４は、増幅用トランジスタ２２，２４を動作させる。入力端子ＩＮから入力された高周波信号は、入力整合回路２１、１段目の増幅用トランジスタ２２、段間整合回路２３、２段目の増幅用トランジスタ２４及び出力整合回路２５を順番に通過して、出力端子ＯＵＴから出力される。

図１３は、従来の電力増幅回路の出力電力と電力効率の関係を示した図である。例えば、ＣＤＭＡ（Code Division Multiple Access）の電話機用の送信用電力増幅回路は最大出力が２７ｄＢｍであり、この時（大電力時）の電力効率は４５％程度である。一方、１７ｄＢｍ出力時（低電力時）の電力効率は、１５％程度と非常に小さい。そこで、低電力時には、電源電圧を低くすることで効率の向上を図っている。例えば、電源電圧を１．５Ｖまで低下させることで、電力効率は２５％程度まで向上する。しかし、電源電圧を低減するためのＤＣ／ＤＣコンバータが必要になるという問題があった。

図１４は、従来の電力増幅回路の他の例を示すブロック図である。この増幅回路は、２段目の増幅用トランジスタ２４を通過させずにバイパスさせる迂回経路６１を有する。制御端子ｃｏｎｔ２にＯＦＦ信号が入力されると、制御回路１４は、２段目の増幅用トランジスタ２４の動作を停止させる。そして、信号は迂回経路６１を経由して出力される。この場合、２段目の増幅用トランジスタ２４には電流が流れないため、電力効率が増加する。また、電源電圧が通常の３．５Ｖのままでも、例えば１６ｄＢｍ出力時（低電力時）に２５％程度の電力効率を得ることができる。

この構成において、出力部で２つの経路からの信号を合成するために、切替えスイッチ又は結合回路が必要である。図１５は切替えスイッチ６２を用いた従来の電力増幅回路を示す図であり、図１６は結合回路１３を用いた従来の電力増幅回路を示す図である（例えば、特許文献１参照）。

特開２００１−１８５９６７号公報

電力効率ηは、η＝出力電力／電源電圧／消費電流で表される。結合回路等が無い場合は、出力電力が２７ｄＢｍ、電源電圧３．５Ｖ、電力効率４５％とすると、消費電流はＩｃｔ＝１０＾（２７／１０）／３．５／０．４５＝３１８ｍＡとなる。

一方、結合回路等の損失が０．５ｄＢとすると、結合回路等の前段で２７．５ｄＢｍの電力が必要となる。従って、結合回路等の前段での電力効率が４５％とすると、消費電流はＩｃｔ＝１０＾（２７．５／１０）／３．５／０．４５＝３５７ｍＡとなる。従って、電力増幅回路の出力は０．５ｄＢ下がって２７ｄＢｍとなるので、結合回路等の後段での電力効率は４０％まで低下する。即ち、図１４〜１６の回路は、低電力時の電力効率を高くすることはできるが、大電力時の電力効率が悪い。

本発明は、上述のような課題を解決するためになされたもので、その目的は、低電力時と大電力時の双方において電力効率を高くすることができる電力増幅回路を得るものである。

本発明に係る電力増幅回路は、第１，第３動作時において信号を増幅する第１増幅回路と、第２，第３動作時において信号を増幅する第２増幅回路と、第１動作時において入力信号を第１増幅回路に入力させ、第２動作時において入力信号を第２増幅回路に入力させ、第３動作時において入力信号を分配して第１，第２増幅回路にそれぞれ入力させる分配回路と、第３動作時において第１，第２増幅回路の出力信号を結合する結合回路と、第１，第２増幅回路、分配回路及び結合回路を制御する制御回路と、第１，第２増幅回路から入力された信号の差を求める比較回路とを有し、分配回路は、第３動作時において、第１増幅回路に入力させる信号の電力を、第１増幅回路の入力電力と出力電力が比例する範囲に調整し、第１，第２増幅回路の入力電力と出力電力が比例する線形動作時において、第１増幅回路から比較回路へ入力される信号の電力と第２増幅回路から比較回路へ入力される信号の電力は同じであり、比較回路は、第１，第２増幅回路から入力された信号の差に基づいて、第２増幅回路の利得又は飽和電力量を調整して、第２増幅回路の入力電力と出力電力が比例するように制御する。本発明のその他の特徴は以下に明らかにする。

本発明により、低電力時と大電力時の双方において電力効率を高くすることができる。

実施の形態１．
図１は、本発明の実施の形態１に係る電力増幅回路を示すブロック図である。電力増幅回路は、第１，第２増幅回路１１ａ，１１ｂと、分配回路１２と、結合回路１３と、制御回路１４と、比較回路１５と、入力端子ＩＮと、出力端子ＯＵＴと、制御端子ｃｏｎｔ１，ｃｏｎｔ２と、電源端子Ｖｃ１，Ｖｃ２とを有する。

第１増幅回路１１ａは、入力整合回路２１ａ、１段目の増幅用トランジスタ２２ａ、段間整合回路２３ａ、２段目の増幅用トランジスタ２４ａ、出力整合回路２５ａ及び第１カップリング回路２６ａを有している。第２増幅回路１１ｂは、同様に、入力整合回路２１ｂ、１段目の増幅用トランジスタ２２ｂ、段間整合回路２３ｂ、２段目の増幅用トランジスタ２４ｂ、出力整合回路２５ｂ及び第１カップリング回路２６ｂを有している。

第１増幅回路１１ａの増幅用トランジスタ２２ａ，２４ａは、第２増幅回路１１ｂの増幅用トランジスタ２２ｂ，２４ｂに比べてサイズが小さい（例えば１／５以下）ため、第１増幅回路１１ａは第２増幅回路１１ｂよりも出力電力が小さい。増幅用トランジスタ２２ａ，２４ａ，２２ｂ，２４ｂの電源端子Ｖｃ１及び制御回路１４と比較回路１５の電源端子Ｖｃ２には３．５Ｖが入力されている。

制御回路１４の出力信号は、増幅用トランジスタ２２ａ，２４ａ，２２ｂ，２４ｂのゲート又はベースに入力される。即ち、制御回路１４は、第１，第２増幅回路１１ａ，１１ｂの増幅用トランジスタ２２ａ，２４ａ，２２ｂ，２４ｂのゲート電圧又はベース電圧を制御することで、第１，第２増幅回路１１ａ，１１ｂに第１〜第３動作の何れかを行わせる。比較回路１５の出力信号は、制御回路１４の出力信号と共に、第２増幅回路１１ｂの２段目の増幅用トランジスタ２４ｂのベースに入力される。

図２は、分配回路の構成例を示す図である。第１スイッチ３１は、制御回路１４の出力信号に応じて、入力端子３２を第１増幅回路１１ａへの出力端子３３に接続させるか、第２増幅回路１１ｂへの出力端子３４に接続させるかを切り換える。第２スイッチ３５は、制御回路１４の出力信号に応じて、入力端子３２を減衰器３６を介して出力端子３３に接続させるか否かを切り換える。

次に、本発明の実施の形態１に係る電力増幅回路の動作について説明する。制御回路１４は、外部から制御端子ｃｏｎｔ１，ｃｏｎｔ２に入力された制御信号に応じて、第１，第２増幅回路１１ａ，１１ｂ、分配回路１２及び結合回路１３を制御して、下記の動作を行わせる。

まず、電力増幅回路を動作させない場合には、制御端子ｃｏｎｔ１，ｃｏｎｔ２に共に０Ｖが入力される。この場合、制御回路１４の出力信号は０Ｖとなるため、増幅用トランジスタ２２ａ，２４ａ，２２ｂ，２４ｂにベース電圧が入力されない。従って、第１，第２増幅回路１１ａ，１１ｂ共に動作しないため、電力増幅回路は信号を出力しない。

小出力（例えば１６ｄＢｍ以下）を得る場合（第１動作時）には、制御端子ｃｏｎｔ１にＨｉｇｈ（例えば３Ｖ）、制御端子ｃｏｎｔ２にはＬＯＷ（０Ｖ）が入力される。この制御回路１４からの信号に応じて、分配回路１２の第１スイッチ３１は入力端子３２と出力端子３３を接続させる。第２スイッチ３５は入力端子３２と減衰器３６を接続させず、オープンになっている。これにより、入力端子３２から入力された信号は出力端子３３から出力される。即ち、分配回路１２は、入力端子ＩＮから入力された入力信号を第１増幅回路１１ａのみに入力させる。そして、制御回路１４から増幅用トランジスタ２２ａ，２４ａにベース電圧が入力され、第１増幅回路１１ａが入力信号を増幅する。この増幅された信号は結合回路１３を経由して出力端子ＯＵＴから出力される。

中出力（例えば１６〜２６ｄＢｍ）を得る場合（第２動作時）には、制御端子ｃｏｎｔ１にはＬＯＷ、制御端子ｃｏｎｔ２にはＨＩＧＨが入力される。この制御回路１４からの信号に応じて、分配回路１２の第１スイッチ３１は入力端子３２と出力端子３４を接続させる。第２スイッチ３５は入力端子３２と減衰器３６を接続させず、オープンになっている。これにより、入力端子３２から入力された信号は出力端子３３から出力される。即ち、分配回路１２は、入力信号を第２増幅回路１１ｂのみに入力させる。そして、制御回路１４から増幅用トランジスタ２２ｂ，２４ｂにベース電圧が入力され、第２増幅回路１１ｂが入力信号を増幅する。この増幅された信号は結合回路１３を経由して出力端子ＯＵＴから出力される。

高出力を得る場合（第３動作時）には、制御端子ｃｏｎｔ１，ｃｏｎｔ２に共にＨＩＧＨが入力される。この制御回路１４からの信号に応じて、第１スイッチ３１は入力端子３２と出力端子３４を接続させ、第２スイッチ３５は入力端子３２と減衰器３６を接続させる。これにより、分配回路１２は、入力信号を分配して第１，第２増幅回路１１ａ，１１ｂにそれぞれ入力させる。そして、制御回路１４から増幅用トランジスタ２２ａ，２４ａ，２２ｂ，２４ｂにベース電圧が入力され、第１，第２増幅回路１１ａ，１１ｂが共に信号を増幅する。結合回路１３は、第１，第２増幅回路１１ａ，１１ｂの出力信号を結合する。結合回路１３の出力信号は、出力端子ＯＵＴから出力される。

ここで、減衰器３６の減衰量は２０ｄＢ程度であるため、第３動作時において、入力信号のほとんどの電力は第２増幅回路１１ｂに入力され、１／１００の電力（−２０ｄＢの電力）のみが第１増幅回路１１ａに入力される。

第２増幅回路１１ｂの出力電力は、入力電力が小さいと入力電力に比例するが、入力電力が２６ｄＢｍ以上になると比例しなくなる。このように、入力電力の増加に伴い入力電力と出力電力が比例しなくなることを「飽和」という。

一方、第１増幅回路１１ａに入力される信号の電力は小さいため、第１増幅回路１１ａの出力電力は飽和せず歪みの発生も少ない。言い換えると、分配回路１２は、第３動作時において、第１増幅回路１１ａに入力させる信号の電力を、第１増幅回路１１ａの入力電力と出力電力が比例する範囲に調整している。これにより、低電力時において電力効率を高くすることができる。第１増幅回路１１ａの飽和を防ぐためには、分配回路１２が第３動作時において入力信号を分配して第２増幅回路１１ｂに入力させる信号の電力を、第１増幅回路１１ａに入力させる信号の電力の１０倍以上とすればよい。

第１，第２カップリング回路２６ａ，２６ｂは、第１，第２増幅回路１１ａ，１１ｂの出力信号からそれぞれ比較回路１５へ入力する信号を取り出す。ここで、第１カップリング回路２６ａのカップリング量は−１０ｄＢ、第２カップリング回路２６ｂのカップリング量は−３０ｄＢに設定されている。即ち、第２カップリング回路２６ｂのカップリング量は第１カップリング回路２６ａのカップリング量よりも小さくなっている。この結果、第１，第２増幅回路１１ａ，１１ｂの入力電力と出力電力が比例する線形動作時において、第１増幅回路１１ａから比較回路１５へ入力される信号の電力と第２増幅回路１１ｂから比較回路１５へ入力される信号の電力は同じになっている。

第１増幅回路１１ａは、入力側に減衰量２０ｄＢ程度の減衰器３６を配置しているため飽和することは無いが、第２増幅回路１１ｂは入力電力が大きくなると飽和する。この場合、第１，第２増幅回路１１ａ，１１ｂから入力された信号に差が発生する。そこで、比較回路１５は、第１，第２増幅回路１１ａ，１１ｂから入力された信号の差を求める。そして、この信号の差に基づいて、第２増幅回路１１ｂの増幅用トランジスタ２４ｂのゲート電圧又はベース電圧を制御することで、第２増幅回路１１ｂの利得又は飽和電力量を調整して、第２増幅回路１１ｂの入力電力と出力電力が比例するように制御する。

図３は、本発明の実施の形態１に係る電力増幅回路の動作を説明するための波形図である。比較回路１５は、第１増幅回路１１ａからの信号と補正前の第２増幅回路１１ｂからの信号（補正前）との差を出力する。この比較回路１５の出力信号は、第２増幅回路１１ｂの出力信号の歪を検出したものと言える。従って、比較回路１５の出力信号を電圧に変換して増幅用トランジスタ２４ｂのゲート電圧又はベース電圧に重畳する。これにより、第２増幅回路１１ｂの信号が増加し、結果として歪の少ない出力信号を得ることができる。即ち、大電力時においても電力効率を高くすることができる。

なお、上記の例では、比較回路１５は第１，第２増幅回路１１ａ，１１ｂから入力された信号の波形を比較していた。しかし、これに限らず、比較回路１５が第１，第２増幅回路１１ａ，１１ｂから入力された信号（高周波信号）をＤＣ信号に変換して電圧の差を求めるようにしてもよい。第２増幅回路１１ｂの出力電圧が、第１増幅回路１１ａの出力電圧より小さくなった場合は、第２増幅回路１１ｂの動作が飽和に近くなっていることを示す。この場合に、増幅用トランジスタ２４ｂのゲート又はベースに、比較回路１５からの信号を入力することでも、同じ効果が得られる。図４は、相互変調歪みの出力電力依存性を示す図である。第２増幅回路１１ｂの２段目の増幅用トランジスタ２４ｂのゲート電圧又はベース電圧を増加することで、相互変調歪みが低減されることが確認できた。

また、結合回路１３の代わりに、低電力時・中電力時には第１，第２増幅回路１１ａ，１１ｂの対応する方のみがＯＮとなり、大電力時には第１，第２増幅回路１１ａ，１１ｂの双方がＯＮとなるスイッチを用いてもよい。

実施の形態２．
図５は、本発明の実施の形態２に係る電力増幅回路の要部を示すブロック図である。出力整合回路２５ｂは、容量４１〜４４、インダクタ４５、トランジスタ４７を有する。なお、比較回路１５とトランジスタ４７の間に、高周波信号を低周波信号に変換する回路を設けてもよい。その他の構成は実施の形態１と同様である。

トランジスタ４７は、ベースに入力される比較回路１５の出力信号により、ＯＮ／ＯＦＦ動作を行う。即ち、比較回路１５は、第２増幅回路１１ｂの出力整合回路２５ｂを制御することにより、第２増幅回路１１ｂの飽和電力量を調整する。

次に、本発明の実施の形態２に係る電力増幅回路の動作について説明する。第２増幅回路１１ｂの出力信号は、通常はＯＦＦであるため、容量４１はオープンに見え、その容量値は高周波的に小さく見える。一方、第２増幅回路１１ｂが飽和して比較回路１５から信号が出力されると、トランジスタ４７がＯＮする。トランジスタ４７のＯＮ抵抗は、ベースへ入力される信号の電圧の増加に比例して減少する。これにより、容量４１とＧＮＤの間の抵抗が減少し、容量４１の容量が高周波的に大きくなる。従って、出力整合回路２５ｂのインピーダンスが低くなり、第２増幅回路１１ｂの飽和電力量が増大し、結果として歪の少ない出力信号を得ることができる。即ち、大電力時において電力効率を高くすることができる。

また、実施の形態１と同様に、分配回路１２は、第３動作時において、第１増幅回路１１ａに入力させる信号の電力を、第１増幅回路１１ａの入力電力と出力電力が比例する範囲に調整している。これにより、低電力時において電力効率を高くすることができる。従って、実施の形態１と同様に、低電力時と大電力時の双方において電力効率を高くすることができる。

実施の形態３．
図６は、本発明の実施の形態３に係る電力増幅回路を示すブロック図である。信号を減衰させる減衰器５１が、第１増幅回路１１ａと比較回路１５の間に設けられている。この減衰器５１の減衰量は外部からの信号により可変である。また、比較回路１５の出力が外部でモニターできるように出力端子５２が設けられている。その他の構成は実施の形態１と同様である。なお、減衰器５１を第２増幅回路１１ｂと比較回路１５の間に設けてもよい。

実施の形態１，２では、比較回路１５への入力電力は回路設計により決定されるため、製作時のパラメータの変動により比較回路１５への入力電力にずれが生じた場合に問題が発生する可能性がある。そこで、本実施の形態３では減衰器５１を設けている。

第１，第２増幅回路１１ａ，１１ｂの双方を小信号で動作させる場合は、どちらの回路も飽和しないため、比較回路１５への２つの入力が同一でなければならない。同一でない場合は、比較回路１５からの出力信号が出力端子５２を介してモニターされる。そこで、比較回路１５への２つの入力が同一になるように、外部信号により減衰器５１の減衰量を調整する。これにより、精度の良い動作を実現することができる。その他、実施の形態１と同様の効果を奏する。

実施の形態４．
図７は、本発明の実施の形態４に係る電力増幅回路を示すブロック図である。比較回路１５から第２増幅回路１１ｂへの制御信号を遅延させる遅延回路５３が設けられている。その他の構成は実施の形態１と同様である。遅延回路５３は、ＲＣなどの回路で構成しても良いし、配線で構成も良い。また、一度、電力増幅器の外部に出力し、一定の時間後に内部に、再入力する構成としてもよい。

携帯電話などの高周波機器では、頻繁に出力電力を変更しない。そこで、例えば１０ｍｓ毎に信号を送信している場合は、比較回路１５から第２増幅回路１１ｂへの帰還を遅延回路５３により１タイミングスロット分遅らせる。これにより、頻繁な制御を行わないために、回路動作の安定化を図ることができる。その他、実施の形態１と同様の効果を奏する。

実施の形態５．
図８は、本発明の実施の形態５に係る電力増幅回路を示すブロック図である。入力信号の電力を検出する電力検出回路５４を更に有する。その他の構成は実施の形態１と同様である。

実施の形態１〜４では、制御回路１４は、外部から入力された制御信号に応じて、第１，第２増幅回路１１ａ，１１ｂ、分配回路１２及び結合回路１３を制御していた。これに対し、本実施の形態５では、制御回路１４は、電力検出回路５４により検出された入力信号の電力に応じて、第１〜第３動作の何れかを、第１，第２増幅回路１１ａ，１１ｂ、分配回路１２及び結合回路１３に行わせる。これにより、第１〜第３動作を回路内部で自動的に切り換えることができる。その他、実施の形態１と同様の効果を奏する。

実施の形態６．
第３動作時において、第１，第２増幅回路１１ａ，１１ｂは双方とも動作する。この場合に、本発明の実施の形態６では、第１増幅回路１１ａがＣ級動作するように、制御回路１４から供給される第１増幅回路１１ａのベース電圧を設定する。その他の構成は実施の形態１と同様である。

図９は、本発明の実施の形態６に係る電力増幅回路の動作を説明するための波形図である。第１増幅回路１１ａはＣ級動作するため、その出力は半波の信号となる。この信号の位相を調整して第２増幅回路１１ｂの出力と合成して出力信号を得る。これにより、第２増幅回路１１ｂが飽和して出力に歪みが発生したときに、第１増幅回路１１ａの出力で補償することができる。

実施の形態７．
図１０は、本発明の実施の形態７に係る電力増幅回路を示すブロック図である。結合回路１３は、第３動作時において第１，第２増幅回路１１ａ，１１ｂの出力信号と比較回路１５の出力信号を結合する。比較回路１５は、第１，第２増幅回路１１ａ，１１ｂから入力された信号（高周波信号）の位相差を求める。その他の構成は実施の形態１と同様である。これにより、歪の少ない出力信号を得ることができる。即ち、大電力時において電力効率を高くすることができる。

また、比較回路１５で比較のために時間が必要な場合は、結合回路１３内に遅延回路を設けて、第１，第２増幅回路１１ａ，１１ｂからの信号を遅延させた後に、比較回路１５の信号と合成するようにしてもよい。比較回路１５の出力電力が小さい場合は、この信号を増幅する増幅回路を比較回路１５と結合回路１３の間に設けてもよい。

実施の形態８．
図１１は、本発明の実施の形態８に係る電力増幅回路を示すブロック図である。本実施の形態８では、減衰器５５を更に有する点と、比較回路１５の機能が異なる点以外の構成は実施の形態１と同様である。

減衰器５５は、第１，第２増幅回路１１ａ，１１ｂの入力電力と出力電力が比例する線形動作時において、第１増幅回路１１ａから入力された信号を減衰させて第２増幅回路１１ｂから入力された信号と同じ電力になるようにする。なお、減衰器５５としてアッテネータを用いることができる。

実施の形態１では比較回路１５の信号を第２増幅回路１１ｂに入力していたが、本実施の形態８では第１増幅回路に入力する。比較回路１５は、第３動作時において、減衰器５５の出力信号と第２増幅回路１１ｂから入力された信号を比較する。そして、比較回路１５は、減衰器５５の出力信号の電力が第２増幅回路１１ｂから入力された信号の電力より小さくなった場合、第１増幅回路１１ａの出力電力が大きくなるように制御する。これにより、第２増幅回路１１ｂの出力信号が飽和してきた場合でも、第２増幅回路１１ｂの出力信号は、電力が大きくなった第１増幅回路１１ａの出力信号と結合回路１３において結合されるため、結果として歪の少ない出力信号を得ることができる。即ち、大電力時において電力効率を高くすることができる。

また、比較回路１５は、第１増幅回路１１ａの出力電力の増加量に合わせて減衰器５５の減衰量が大きくなるように制御する。これにより、減衰器５５の出力信号と第２増幅回路１１ｂから入力された信号が同じ電力になるため、比較回路での誤動作を防ぐことができる。ただし、この動作では、第１，第２増幅回路１１ａ，１１ｂと比較回路１５の電力に関係がなくなるため、継続動作ができない。そこで、時間ごとに、第１増幅回路１１ａの利得と、第１増幅回路１１ａから比較回路１５までの損失とを０に戻す。例えば、時分割動作を行っている携帯電話の送信用電力増幅器では、そのタイムスロット毎の最初にこれらを０に戻す。

本発明の実施の形態１に係る電力増幅回路を示すブロック図である。分配回路の構成例を示す図である。本発明の実施の形態１に係る電力増幅回路の動作を説明するための波形図である。相互変調歪みの出力電力依存性を示す図である。本発明の実施の形態２に係る電力増幅回路の要部を示すブロック図である。本発明の実施の形態３に係る電力増幅回路を示すブロック図である。本発明の実施の形態４に係る電力増幅回路を示すブロック図である。本発明の実施の形態５に係る電力増幅回路を示すブロック図である。本発明の実施の形態６に係る電力増幅回路の動作を説明するための波形図である。本発明の実施の形態７に係る電力増幅回路を示すブロック図である。本発明の実施の形態８に係る電力増幅回路を示すブロック図である。従来の電力増幅回路の一例を示すブロック図である。従来の電力増幅回路の出力電力と電力効率の関係を示した図である。従来の電力増幅回路の他の例を示すブロック図である。切替えスイッチを用いた従来の電力増幅回路を示す図である。結合回路を用いた従来の電力増幅回路を示す図である

符号の説明

１１ａ第１増幅回路
１１ｂ第２増幅回路
１２分配回路
１３結合回路
１４制御回路
１５比較回路
２２ａ，２４ａ，２２ｂ，２４ｂ増幅用トランジスタ
２５ｂ出力整合回路
２６ａ第１カップリング回路
２６ｂ第２カップリング回路
５１，５５減衰器
５３遅延回路
５４電力検出回路

Claims

第１，第３動作時において信号を増幅する第１増幅回路と、
第２，第３動作時において信号を増幅する第２増幅回路と、
第１動作時において入力信号を前記第１増幅回路に入力させ、第２動作時において前記入力信号を前記第２増幅回路に入力させ、第３動作時において前記入力信号を分配して前記第１，第２増幅回路にそれぞれ入力させる分配回路と、
第３動作時において前記第１，第２増幅回路の出力信号を結合する結合回路と、
前記第１，第２増幅回路、前記分配回路及び前記結合回路を制御する制御回路と、
前記第１，第２増幅回路から入力された信号の差を求める比較回路とを有し、
前記分配回路は、第３動作時において、前記第１増幅回路に入力させる信号の電力を、前記第１増幅回路の入力電力と出力電力が比例する範囲に調整し、
前記第１，第２増幅回路の入力電力と出力電力が比例する線形動作時において、前記第１増幅回路から前記比較回路へ入力される信号の電力と前記第２増幅回路から前記比較回路へ入力される信号の電力は同じであり、
前記比較回路は、前記第１，第２増幅回路から入力された信号の差に基づいて、前記第２増幅回路の利得又は飽和電力量を調整して、前記第２増幅回路の入力電力と出力電力が比例するように制御することを特徴とする電力増幅回路。
前記比較回路は、前記第１，第２増幅回路から入力された信号をＤＣ信号に変換して電圧の差を求めることを特徴とする請求項１に記載の電力増幅回路。
前記第１，第２増幅回路は、出力信号から前記比較回路へ入力する信号を取り出すための第１，第２カップリング回路をそれぞれ有し、
前記第２カップリング回路のカップリング量は、前記第１カップリング回路のカップリング量よりも小さいことを特徴とする請求項１に記載の電力増幅回路。
前記分配回路が第３動作時において前記入力信号を分配して前記第２増幅回路に入力させる信号の電力は、前記第１増幅回路に入力させる信号の電力の１０倍以上であることを特徴とする請求項１に記載の電力増幅回路。
前記制御回路は、前記第１，第２増幅回路の増幅用トランジスタのゲート電圧又はベース電圧を制御することで、前記第１，第２増幅回路に第１〜第３動作の何れかを行わせ、
前記比較回路は、前記第２増幅回路の増幅用トランジスタのゲート電圧又はベース電圧を制御することで、前記第２増幅回路の利得又は飽和電力量を調整することを特徴とする請求項１に記載の電力増幅回路。
前記比較回路は、前記第２増幅回路の出力整合回路を制御することにより、前記第２増幅回路の飽和電力量を調整することを特徴とする請求項１に記載の電力増幅回路。
前記第１増幅回路又は前記第２増幅回路と前記比較回路の間に設けられ、信号を減衰させる減衰器を更に有することを特徴とする請求項１に記載の電力増幅回路。
前記減衰器の減衰量は外部からの信号により可変であることを特徴とする請求項７に記載の電力増幅回路。
前記比較回路から前記第２増幅回路への制御信号を遅延させる遅延回路を更に有することを特徴とする請求項１に記載の電力増幅回路。
前記入力信号の電力を検出する電力検出回路を更に有し、
前記制御回路は、前記電力検出回路により検出された前記入力信号の電力に応じて、第１〜第３動作の何れかを、前記第１，第２増幅回路、前記分配回路及び前記結合回路に行わせることを特徴とする請求項１に記載の電力増幅回路。
第１，第３動作時において信号を増幅する第１増幅回路と、
第２，第３動作時において信号を増幅する第２増幅回路と、
第１動作時において入力信号を前記第１増幅回路に入力させ、第２動作時において前記入力信号を前記第２増幅回路に入力させ、第３動作時において前記入力信号を分配して前記第１，第２増幅回路にそれぞれ入力させる分配回路と、
第３動作時において前記第１，第２増幅回路の出力信号を結合する結合回路と、
前記第１，第２増幅回路、前記分配回路及び前記結合回路を制御する制御回路とを有し、
前記第１増幅回路は、第３動作時においてＣ級動作することを特徴とする電力増幅回路。
第１，第３動作時において信号を増幅する第１増幅回路と、
第２，第３動作時において信号を増幅する第２増幅回路と、
第１動作時において入力信号を前記第１増幅回路に入力させ、第２動作時において前記入力信号を前記第２増幅回路に入力させ、第３動作時において前記入力信号を分配して前記第１，第２増幅回路にそれぞれ入力させる分配回路と、
前記第１，第２増幅回路、前記分配回路及び前記結合回路を制御する制御回路と、
前記第１，第２増幅回路から入力された信号の位相差を求める比較回路と、
第３動作時において前記第１，第２増幅回路の出力信号と前記比較回路の出力信号を結合する結合回路とを有し、
前記分配回路は、第３動作時において、前記第１増幅回路に入力させる信号の電力を、前記第１増幅回路の入力電力と出力電力が比例する範囲に調整することを特徴とする電力増幅回路。
第１，第３動作時において信号を増幅する第１増幅回路と、
第２，第３動作時において信号を増幅する第２増幅回路と、
第１動作時において入力信号を前記第１増幅回路に入力させ、第２動作時において前記入力信号を前記第２増幅回路に入力させ、第３動作時において前記入力信号を分配して前記第１，第２増幅回路にそれぞれ入力させる分配回路と、
第３動作時において前記第１，第２増幅回路の出力信号を結合する結合回路と、
前記第１，第２増幅回路、前記分配回路及び前記結合回路を制御する制御回路と、
前記第１，第２増幅回路の入力電力と出力電力が比例する線形動作時において、前記第１増幅回路から入力された信号を減衰させて前記第２増幅回路から入力された信号と同じ電力になるようにする減衰器と、
前記減衰器の出力信号と前記第２増幅回路から入力された信号を比較する比較回路とを有し、
前記分配回路は、第３動作時において、前記第１増幅回路に入力させる信号の電力を、前記第１増幅回路の入力電力と出力電力が比例する範囲に調整し、
前記比較回路は、前記減衰器の出力信号の電力が前記第２増幅回路から入力された信号の電力より小さくなった場合、前記第１増幅回路の出力電力が大きくなるように制御し、前記第１増幅回路の出力電力の増加量に合わせて前記減衰器の減衰量が大きくなるように制御することを特徴とする電力増幅回路。