JP4792273B2

JP4792273B2 - 増幅器

Info

Publication number: JP4792273B2
Application number: JP2005303093A
Authority: JP
Inventors: 陽一大久保; 康弘武田; 学中村; 直樹本江; 勝安達
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2005-10-18
Filing date: 2005-10-18
Publication date: 2011-10-12
Anticipated expiration: 2025-10-18
Also published as: CN100559702C; CN1960165A; JP2007116259A; US7427895B1

Description

本発明は、増幅器に係り、特に従来のドハティ増幅器では整合が困難な増幅素子等を用いたときの性能を改善した増幅器に関する。

従来、ＣＤＭＡ信号やマルチキャリア信号のような無線周波信号を電力増幅する場合、共通増幅器に歪補償手段を付加し、共通増幅器の動作範囲を飽和領域付近まで広げることで低消費電力化を図っていた。歪補償手段として、フィードフォワード歪補償やプリディストーション歪補償などがあるが、歪補償だけでは低消費電力化に限界が近づいている。そのため近年、高効率増幅器としてドハティ（Doherty）増幅器が注目されている。

図５は従来のドハティ増幅器の構成図である。
入力端子１から入力された信号は、分配器２で分配され、一方の分配信号はキャリア増幅回路４に入力される。キャリア増幅回路４は、増幅素子４２の入力側と整合を取る入力整合回路４１と、増幅素子４２と、該増幅素子４２の出力側と整合を取る出力整合回路４３から構成されている。キャリア増幅回路４の出力は、λ／４変成器６１でインピーダンス変換される。

また、分配器２で分配されたもう一方の信号は、移相器３で位相が９０度遅延されてピーク増幅回路５に入力される。ピーク増幅回路５は、キャリア増幅回路４と同様に、入力整合回路５１と、増幅素子５２と、出力整合回路５３から構成されている。

λ／４変成器６１及びピーク増幅回路５の出力は、ノード（合成点）６２において合成される。ノード６２において合成された信号は、出力負荷Ｚ_０に整合するため、λ／４変成器７でインピーダンス変換される。λ／４変成器６１とノード６２とを合わせて、ドハティ合成部６と呼ぶ。上記λ／４変成器７の出力は、出力端子８を介して負荷９に接続される。λ／４変成器７は、ノード６２から見たインピーダンスＺ_７を出力負荷Ｚ_０に変換する。

上記キャリア増幅回路４とピーク増幅回路５は、増幅素子４２がＡＢ級にバイアスされ、増幅素子５２がＢ又はＣ級にバイアスされている点で異なる。そのため、増幅素子５２が動作する入力までは増幅素子４２は単独で動作し、増幅素子４２が飽和領域に入り、その線形性が崩れ始めると、増幅素子５２が動作し始め、増幅素子５２の出力が負荷９に供給され、増幅素子４２とともに負荷９を駆動する。このとき出力整合回路４３の負荷線は、高い抵抗から低い抵抗へ移動するが、増幅素子４２は飽和領域にあるので効率は良い。

そして、入力端子１からの入力が更に増加すると、増幅素子５２も飽和し始めるが、増幅素子４２、５２ともに飽和しているので、このときも効率は良い。

図６は、図５のドハティ増幅器における理論上のコレクタ効率ないしドレイン効率を示す図である。なお、ここでいうコレクタ効率とは、コレクタに印加される電源の電圧（直流）とその電源から供給される電流（直流）の積に対する、コレクタから取り出せる無線周波出力電力の割合の意味であり、ドレイン効率についても同様である。

図６の横軸はバックオフであり、増幅素子４２、５２の両方が飽和する最小の入力端子１への入力レベル、即ちコンプレッションポイントを０ｄＢとし、入力レベルがコンプレッションポイントに対しどれだけ余裕があるかを示す数値である。

図６において、実線は簡単なモデルにおけるドハティ増幅器の効率を示し、破線は一般的なＢ級増幅器の効率を示している。

入力レベルが小さく、バックオフが６ｄＢ以上の区間Ａにあるときは、基本的にキャリア増幅回路４のみ動作する。バックオフが６ｄＢになる付近でキャリア増幅回路４は飽和し始め、効率はＢ級増幅器の最大効率付近まで達する。ドハティ増幅器の最大出力をＰ_０とすると、このときキャリア増幅回路４の出力は約Ｐ_０／４である。

バックオフが６ｄＢ以下の区間Ｂでは、入力レベルが増加するに従い、キャリア増幅回路４の出力は約Ｐ_０／４からＰ_０／２へ増加し、ピーク増幅回路５の出力はほぼ０からＰ_０／２へ増加する。このときキャリア増幅回路４及びピーク増幅回路５の出力電力の和は、入力端子１への入力電力に対し、区間Ａのときと同じ比例定数で比例する。ピーク増幅回路５が動作し始めると効率は一旦低下するが、ピーク増幅回路５も飽和し始めるコンプレッション点で再びピークを迎える。コンプレッション点において、キャリア増幅回路４とピーク増幅回路５の出力は等しくなる。

一般に、ＣＤＭＡ信号やマルチキャリア信号は高いピークファクタ、すなわちピーク電力と平均電力の比を有するが、通常の増幅器では７〜１２ｄＢのピークファクタに対応できるように、コンプレッション点からその分を下げた点を動作点としている。

図５に戻り、各部のインピーダンスを説明する。出力負荷Ｚ_０は一定に規定されているので、これを起点とする。ノード６２からλ／４変成器７をみたインピーダンスＺ_７は、λ／４変成器７の特性インピーダンスをＺ_２とすると、
Ｚ_７＝Ｚ_２ ^２／Ｚ_０
となる。

出力整合回路４３からλ／４変成器６１をみたインピーダンスＺ_４は、Ａ区間においては出力整合回路５３の出力インピーダンスが実質的に無限大となるために上記と同様に求まり、入力信号レベルが大きいＣ区間においては負荷を等しく分担するため、λ／４変成器６１の負荷インピーダンス（ノード６２での増幅回路４の寄与分）と出力整合回路５３の負荷インピーダンスがそれぞれ２Ｚ_７となるので、

となる。ただし、Ｚ_１は、λ／４変成器６１の特性インピーダンスである。インピーダンスＺ_４及びＺ_５は、Ｂ区間ではＡ区間の時の値とＣ区間の時の値との間をそれぞれ遷移する。

従来のドハティ増幅器では、半導体の増幅素子を用いて周波数の高い領域に応用した場合、増幅素子から見たインピーダンスをドハティ理論に合致させることが困難である。これは増幅素子４２から見た負荷線が出力整合回路４３の挙動により変化するためである。

このような問題を解決するために本出願人は、先に特願２００４−３２２０９２にて増幅器を出願した。この増幅器は、図７に示す構成を有している。すなわち、上記図５に示したドハティ増幅器におけるλ／４変成器６１を任意の電気長の伝送線路からなるインピーダンス変換器６４に置き換えると共に移相器３を移相器３３に置き換え、更に、ピーク増幅回路５とノード（合成点）６２との間にインピーダンス変換器６５を設けたものである。

上記ノード６２は、出力整合回路４３及び５３からの出力信号をインピーダンス変換器６４とインピーダンス変換器６５を介して結合する。
インピーダンス変換器６４は、長さｌ＝０〜λ／２或いは以上の電気長を有する伝送線路からなり、その特性インピーダンスＺ_１は２Ｚ_７＝２Ｚ_２ ^２／Ｚ_０に等しい。
インピーダンス変換器６５は、例えばインピーダンス変換器６４と同様の任意長の伝送線路からなり、入力が低く増幅素子５２が動作していないときキャリア増幅回路４の信号が流れないように、出力整合回路５３の出力インピーダンスＺ_２０を、より大きなインピーダンスＺ_２１に変換する。

移相器３３は、インピーダンス変換器６５と同じ位相回転（遅延）を発生するもので、インピーダンス変換器６４の影響やキャリア増幅回路４とピーク増幅回路５の位相が異なったときに位相調整を行なう。その他の構成は、定数等の違いはあるものの図５に示した増幅器と基本的に同じである。当然位相状態により移相器３３はキャリア増幅回路系に入れる場合もある。

上記増幅器によれば、従来の出力整合回路５３の出力インピーダンスが、入力レベルが小さいときに十分大きくならず、キャリア増幅回路４の損失の原因となる場合があったのに対し、通常の出力整合回路５３でもノード６２側からみたインピーダンスＺ_２１をより大きな値とすることができるので、キャリア増幅回路４の損失を抑えて高効率な増幅器を得ることができる。

しかし、歪に関してはＡＢ級増幅器より劣ってしまう。これは図７におけるＣ級増幅器をＡＢ級増幅器に変えたものと比較すると、図７に示す高効率形はピーク増幅回路５が動作していない状態では３ｄＢも高いレベルでＡＢ級を使用しているので歪特性が悪くなり、また、歪特性の悪いＣ級を付加して出力電力を加算することにより歪が増加してしまうという問題がある。

例えば歪の特性を示すＡＭ−ＡＭ（入力振幅レベル対出力振幅レベル）特性、ＡＭ−ＰＭ（入力振幅レベル対出力位相回転量）特性を比較すると、図８（ａ）、（ｂ）のようになる。このデータは同一素子を使用し、ＡＢ級合成と高効率合成した同じ出力の増幅器を比較している。図８（ａ）はＡＭ−ＡＭ特性を比較して示したもので、横軸に入力、縦軸に利得（ゲイン）を取って示した。また、図８（ｂ）はＡＭ−ＰＭ特性を比較して示したもので、横軸に入力、縦軸に位相を取って示した。図８（ａ）、（ｂ）に示した実線ａはＡＢ級増幅器を用いて合成した場合の特性、破線ｂは高効率増幅器を用いて合成した場合の特性である。上記図８の特性から明らかなようにＡＢ級増幅器を用いた方が直線性が良い。

また、従来、ドハティ増幅器において、ピーキング増幅器のバイアスを制御させ、低電力モードでは増幅素子をオフし、高電力モードではＡＢ級動作となるようにしたものがある（例えば、特許文献１、２参照。）。しかし、この種のドハティ増幅器は、特性の詳細について記載されていないが、図９に示したＡＭ−ＡＭ特性になるものと想定される。

図９において、実線ａはバイアス制御を行なった場合の特性、破線ｂはバイアス制御を行なわない一般的なドハティ増幅器の特性を示している。バイアス制御を行なったドハティ増幅器では、ピーキング増幅器が動作しないオフ領域ではスプリッタ（分配器）により３ｄＢの損失が発生し、高電力モードになってピーキング増幅器がＡＢ級になった場合は分配損失がない通常のＡＢ合成方式になるので利得が３ｄＢ上昇する。従って、上記のようにバイアス制御を行なった従来のドハティ増幅器は、ＡＭ−ＡＭ特性が悪いと考えられる。実際はキャリア増幅回路の負荷が変わることにより、３ｄＢの利得上昇はないが、ここでは説明容易のため３ｄＢとした。
特開２００４−１７３２３１号公報特開２００４−９６７２９号公報

従来のドハティ増幅器では、半導体の増幅素子を用いて周波数の高い領域に応用した場合、増幅素子から見たインピーダンスをドハティ理論に合致させることが困難であった。また、従来のドハティ増幅器を改良して高効率な増幅器を構成した場合、極めて高効率な増幅器を得ることができるが、歪み特性が劣化するという問題があった。

本発明は上記の課題を解決するためになされたもので、直線性の良い低歪みで且つ高効率の増幅器を提供することを目的とする。

第１の発明は、ＡＢ級で動作するキャリア増幅回路とピーク増幅回路の出力を合成して出力とする増幅器において、前記キャリア増幅回路と前記ピーク増幅回路の出力を伝送線路を経由して合成する合成手段と、前記ピーク増幅回路のバイアスを制御するバイアス制御手段と、前記ピーク増幅回路の前段に設けられる可変減衰器と、前記可変減衰器を入力信号のレベルに応じて制御する減衰器制御手段とを具備し、前記ピーク増幅回路のバイアス制御手段は、第１の閾値以下の低入力時はピーク増幅回路をＣ級とし、第２の閾値以上の高入力時はアイドル電流の多いＡＢ級で動作させ、前記第１の閾値から第２の閾値までの信号入力時はＣ級からアイドル電流の少ないＡＢ級を経てアイドル電流の多いＡＢ級で動作させ、前記減衰器制御手段は、前記ピーク増幅回路がバイアス制御されることによる利得の増加分を減衰させるように前記可変減衰器を制御することを特徴とする。

第２の発明は、前記第１の発明に係る増幅器において、前記キャリア増幅回路の前段に設けられて入力信号をＡＢ級で増幅する第１のプリアンプと、前記ピーク増幅回路の前段に設けられて入力信号を増幅する第２のプリアンプと、前記第２のプリアンプに対し、第１の閾値以下の低入力時はＣ級とし、第２の閾値以上の高入力時はアイドル電流の多いＡＢ級で動作させ、前記第１の閾値から第２の閾値までの信号入力時はＣ級からアイドル電流の少ないＡＢ級を経てアイドル電流の多いＡＢ級で動作させるバイアス制御手段とを具備し、前記減衰器制御手段は、前記ピーク増幅回路及び前記第２のプリアンプがバイアス制御されることによる利得の増加分を減衰させるように前記可変減衰器を制御することを特徴とする。

第３の発明は、ＡＢ級で動作するキャリア増幅回路とピーク増幅回路の出力を合成して出力とする増幅器において、前記キャリア増幅回路と前記ピーク増幅回路の出力を伝送線路を経由して合成する合成手段と、前記ピーク増幅回路のバイアスを制御するバイアス制御手段と、入力信号を前記キャリア増幅回路とピーク増幅回路に分配する分配器と、前記分配器の前段に設けられ、入力信号をＡＢ級で増幅するプリアンプと、前記分配器の前段に設けられる可変減衰器と、前記可変減衰器を入力信号のレベルに応じて制御する減衰器制御手段とを具備し、前記ピーク増幅回路のバイアス制御手段は、第１の閾値以下の低入力時はピーク増幅回路をＣ級とし、第２の閾値以上の高入力時はアイドル電流の多いＡＢ級で動作させ、前記第１の閾値から第２の閾値までの信号入力時はＣ級からアイドル電流の少ないＡＢ級を経てアイドル電流の多いＡＢ級で動作させ、前記減衰器制御手段は、前記ピーク増幅回路がバイアス制御されることによる利得の増加分を減衰させるように前記可変減衰器を制御することを特徴とする。

本発明によれば、ＡＢ級で動作するキャリア増幅回路とピーク増幅回路の出力を合成して出力とする増幅器において、入力レベルが小さいときはピーク増幅回路をＣ級としてキャリア増幅回路のみ動作させ、入力が大きくなりピーク注入が必要になるとピーク増幅回路のバイアスをＣ級からアイドル電流の少ないＡＢ級に変え、入力の増大とともにバイアス電流を増加し、且つピーク増幅回路をＡＢ級にすることによる利得の増加分をピーク増幅回路の前段等に設けた可変減衰器で減衰させることにより、直線性の良い低歪みで且つ高効率の増幅器を得ることができる。

以下、図面を参照して本発明の実施形態を説明する。

（第１実施形態）
図１は、本発明の第１実施形態に係る増幅器の構成を示すブロック図である。
図１において、１は入力端子、前段回路からの信号が入力される。入力端子１に入力された信号は、結合器１１へ送られ、入力レベル情報用端子１１ａと信号増幅用端子１１ｂに分けられる。結合器１１の入力レベル情報用端子１１ａから出力される信号は、入力レベル検知器１２に入力される。この入力レベル検知器としては、例えば検波器が使用される。上記入力レベル検知器１２により検知された入力レベルは、レベルシフタ１３、１４に入力される。

また、上記結合器１１の信号増幅用端子１１ｂから出力される信号は、遅延線１５を経由して分配器２に入力される。分配器２は、例えば配線板上に形成されたＴ分岐ライン、３ｄＢカプラ、あるいは不等分配器等である。

分配器２で分配された一方の信号は、キャリア増幅回路４に入力されて増幅された後、インピーダンス変換器６４を介して取り出される。
キャリア増幅回路４は、増幅素子４２の入力側と整合を取る入力整合回路４１と、増幅素子４２と、増幅素子４２の出力側と整合を取る出力整合回路から構成される。入力整合回路４１は、分配器２で分配された信号のインピーダンスを後段の増幅素子４２の入力インピーダンスに変換する。増幅素子４２はＡＢ級にバイアスされて信号を増幅する。出力整合回路４３は、増幅素子４２と、該増幅素子４２の出力側との整合をとる。

上記分配器２で分配されたもう一方の信号は、移相器３３及び可変減衰器３４を介してピーク増幅回路５に入力される。
移相器３３は原理的にインピーダンス変換器６４に相当する遅延を発生する伝送線路である。移相器３３は合成を同相で行なうためのものであり、キャリア増幅回路４、ピーク増幅回路５の可変減衰器３４の位相差も吸収しなければならないので、挿入位置はキャリア増幅器４系に入れる場合もある。可変減衰器３４には、上記入力レベル検知器１２からレベルシフタ１３を介して減衰量調整信号が入力される。

ピーク増幅回路５は、キャリア増幅回路４と同様に、入力整合回路５１と、増幅素子５２と、出力整合回路５３から構成されている。
入力整合回路５１は、分配器２で分配された信号のインピーダンスを、後段の増幅素子５２の入力インピーダンスに変換する。上記増幅素子４２、５２としては、通常、ＬＤ−ＭＯＳ（Lateral Double-diffused ＭＯＳ）、ＧａＡｓ−ＦＥＴ、ＨＥＭＴ、ＨＢＴ等の半導体デバイスが用いられる。増幅素子５２には、入力レベル検知器１２の検知出力がレベルシフタ１４を介してバイアス信号として入力され、ＡＢ級またはＣ級にバイアスされて信号を増幅する。

増幅素子５２は、入力が低いときはＣ級増幅器として動作し、入力が中間になりピーク注入が必要なレベルになると、レベルシフタ１４からアイドル電流の少ないＡＢ級用のバイアスゲート電圧が供給され、更に入力が増えるに従ってアイドル電流の多いＡＢ級に遷移する。
出力整合回路５３の負荷インピーダンスはＡ区間においては∞で、Ｃ区間においてはＺ_５である。

上記キャリア増幅回路４及びピーク増幅回路５において、入力整合回路４１、５１及び出力整合回路４３、５３は、集中定数回路、分布定数回路、或いはそれらの組み合わせのいずれで構成されても良い。また出力整合回路４３、５３は、実装上避けられないストレーキャパシタンスやインダクタンス等を含んでも良い。

上記ピーク増幅回路５で増幅された信号は、インピーダンス変換器６５を介して取り出され、キャリア増幅回路４からインピーダンス変換器６４を介して取り出される信号とノード（合成点）６２において合成される。

インピーダンス変換器６４は、長さｌ＝０〜λ／２以上の電気長を有する伝送線路からなり、その特性インピーダンスＺ_１は、２Ｚ_７＝２Ｚ_２ ^２／Ｚ_０に等しい。
インピーダンス変換器６５は、長さｌ＝０〜λ／２以上の電気長を有する伝送線路からなり、ピーク増幅器が動作する前の出力インピーダンスＺ_２０をＺ_２１に大きく変換する作用を有する。

ノード（合成点）６２は、インピーダンス変換器６４や６５の伝送線路が０λの時はその構造は配線板上で単に接続されるものである。

インピーダンス変換器６４、６５で合成された信号は、λ／４変成器７及び出力端子８を介して負荷９に出力される。λ／４変成器７は、ノード６２から見たインピーダンスＺ_７を出力負荷Ｚ_０に変換する。λ／４変成器７は、その特性インピーダンスＺ_２に相当する線幅、及びλ／４に相当する長さを有する導体パターンとして配線板上に形成させても良い。λ／４変成器７を用いることにより比較的広い周波数範囲で整合が取れるが、整合さえ取れればλ／４変成器７以外の整合手段を用いても良い。

なお、上記結合器１１と分配器２との間に設けた遅延線１５は、結合器１１の入力レベル情報用端子１１ａから出力される信号により制御する可変減衰器３４やピーク増幅回路５への制御電圧と、結合器１１の信号増幅用端子１１ｂから可変減衰器３４及びピーク増幅回路５に入力される信号の時間を一致させるためである。

上記のように構成された増幅器において、入力端子１に入力された信号は、結合器１１で入力レベル情報用端子１１ａと信号増幅用端子１１ｂに分配されて出力される。結合器１１の入力レベル情報用端子１１ａより出力される信号は、入力レベル検知器１２で信号レベルが検知され、レベルシフタ１３、１４で必要な電圧に変換されて可変減衰器３４の制御端子及びピーク増幅回路５における増幅素子５２の制御端子に供給される。これにより可変減衰器３４の減衰量が制御されると共に、増幅素子５２の動作レベルが制御される。

また、上記結合器１１の信号増幅用端子１１ｂから出力される信号は、遅延線１５を介して分配器２へ送られて２分配される。分配器２で分配された一方の信号は、キャリア増幅回路４へ送られて増幅される。このキャリア増幅回路４は、入力信号のレベルに拘わらず、常にＡＢ級増幅器として動作する。

また、分配器２で分配された他方の信号は、移相器３３で位相が調整され、可変減衰器３４でレベルが調整されてピーク増幅回路５へ送られる。このピーク増幅回路５は、レベルシフタ１４から出力されるバイアスゲート電圧に応じてＣ級増幅器あるいはＡＢ級増幅器として動作する。

すなわち、ピーク増幅回路５は、入力信号のレベルが任意の閾値以下のときはＣ級増幅器となり、カットオフの状態となる。そして、入力信号のレベルが中間になり、ピーク注入が必要なレベルになると、入力レベル検知器１２で検出された入力レベル情報からレベルシフタ１４で軽いＡＢ級用のバイアスゲート電圧がピーク増幅回路５に供給される。従って、ピーク増幅回路５は、アイドル電流の少ないＡＢ級増幅器として動作する。また、利得増加に伴うレベル補正を行なうため、入力レベル検知器１２により検知された入力レベル情報からレベルシフタ１３で可変減衰器３４の減衰量を変化させる。更に入力信号のレベルが大きくなる従い、ピーク増幅回路５はアイドル電流の少ないＡＢ級からアイドル電流の多いＡＢ級に遷移する。上記のようにピーク増幅回路５は、任意の閾値以下の低入力時はＣ級にバイアスしてカットオフの状態とし、任意の閾値以上の高入力時はアイドル電流の多いＡＢ級で動作させ、低入力時から高入力時の間ではＣ級からアイドル電流の少ないＡＢ級へ、そしてアイドル電流の多いＡＢ級で動作させている。

そして、上記ピーク増幅回路５で増幅された信号は、インピーダンス変換器６５を介して出力され、キャリア増幅回路４からインピーダンス変換器６４を介して出力される信号と、ノード６２において合成される。合成された信号は、出力負荷Ｚ_０に整合するため、λ／４変成器７でインピーダンス変換され、出力端子８を介して負荷９に出力される。

上記のように予め設定される任意の閾値以下の低入力時はピーク増幅回路５をＣ級動作、すなわちピーク増幅回路５をオフしてキャリア増幅回路４のみ動作させ、入力が大きくなりピーク注入が必要になるとピーク増幅回路５のバイアスをＣ級からアイドル電流の少ないＡＢ級に変え、入力の増大とともにバイアス電流を増加し、且つピーク増幅回路５をＡＢ級にすることによる利得の増加分をピーク増幅回路５の前段に設けた可変減衰器３４で減衰させて直線性の良い低歪みな高効率増幅器としている。

従って、上記第１実施形態に係る増幅器のＡＭ−ＡＭ特性は図２のようになり、利得特性は平坦になり歪は大幅に低下する。図中の実線ａは増幅素子５２に対するバイアス制御及び可変減衰器３４による信号レベル制御を行なった場合の特性を示し、破線ｂは増幅素子５２に対するバイアス制御のみを行なった場合の特性を示している。

また、ＡＭ−ＰＭ特性は、図示しないが上記ＡＭ−ＡＭ特性と同様に改善されたものとなり、平坦な特性を得ることができた。

なお、上記第１実施形態では、入力端子１に入力された信号を結合器１１で入力レベル検知器１２に分配して検出するようにしたが、その他、入力信号と等価な例えばキャリア増幅回路４の入力電流を検出するようにしても良い。

（第２実施形態）
次に本発明の第２実施形態に係る増幅器について説明する。
図３は、本発明の第２実施形態に係る増幅器の構成を示すブロック図である。

この第２実施形態に係る増幅器は、第１実施形態に係る増幅器（図１参照）において、キャリア増幅回路４の入力にＡＢ級で動作するプリアンプ４４を挿入すると共に、ピーク増幅回路５の入力にプリアンプ５４を挿入したものである。この場合、入力レベル検知器１２で検知された信号をレベルシフタ１６によりバイアスゲート電圧に変換してプリアンプ５４のゲートに入力し、該プリアンプ５４をＣ級からＡＢ級に移行するように制御する。その他の構成は、第１実施形態に係る増幅器と同様の構成であるので、同一部分には同一符号を付して詳細な説明は省略する。

上記プリアンプ５４は、レベルシフタ１６によりバイアスを制御し、ピーク増幅回路５と同様に入力レベルに応じてＣ級からＡＢ級に移行させる。すなわち、プリアンプ５４は、任意の閾値以下の低入力時はＣ級にバイアスし、任意の閾値以上の高入力時はアイドル電流の多いＡＢ級で動作させ、低入力時から高入力時の間ではＣ級からアイドル電流の少ないＡＢ級を経てアイドル電流の多いＡＢ級で動作させる。そして、プリアンプ５４及びピーク増幅回路５をＡＢ級にすることによる利得の増加分を可変減衰器３４で減衰させて直線性の良い低歪みな増幅特性を得ている。

上記のようにプリアンプ４４、５４を挿入することにより、消費電力の少ない可変減衰器３４を構成できると共に、分配器２で損失する絶対値を少なくでき、更に高効率とすることができる。
なお、上記第２実施形態において、プリアンプ４４、５４は多段構成としても良い。又プリアンプ５４はＡＢ級の固定バイアスでも良い。プリアンプ４４、５４を挿入して多段にすることにより遅延線１５を短くできる利点もある。

（第３実施形態）
次に本発明の第３実施形態に係る増幅器について説明する。
図４は、本発明の第３実施形態に係る増幅器の構成を示すブロック図である。
この第３実施形態に係る増幅器は、上記第１実施形態に係る増幅器において、遅延線１５と分配器２との間に可変減衰器２１及びＡＢ級で動作するプリアンプ２２を挿入し、入力レベル検知器１２で検知された信号を制御電圧用レベルシフタ１３により制御電圧に変換して可変減衰器２１に入力するようにしたものである。この場合、第１実施形態における可変減衰器３４は設けていない。その他の構成は、第１実施形態に係る増幅器と同様の構成であるので、同一部分には同一符号を付して詳細な説明は省略する。

上記の構成において、入力端子１に入力された信号は、結合器１１で入力レベル情報用端子１１ａと信号増幅用端子１１ｂに分けられる。上記結合器１１の信号増幅用端子１１ｂから出力される信号は、遅延線１５及び可変減衰器２１を経由してプリアンプ２２に入力されて増幅される。プリアンプ２２で増幅された信号は、分配器２により２分配され、その一方の分配信号はキャリア増幅回路４に送られてＡＢ級で増幅される。また、分配器２で分配された他方の信号は、移相器３３を介してピーク増幅回路５に入力される。

一方、上記結合器１１の入力レベル情報用端子１１ａより出力される信号は、入力レベル検知器１２でレベルが検知され、レベルシフタ１３、１４で必要な電圧に変換されて可変減衰器２１及び増幅素子５２に入力される。

上記ピーク増幅回路５は、入力信号が小さいときはＣ級増幅器として動作する。このＣ級増幅ではカットオフの状態になる。上記ピーク増幅回路５は、入力信号のレベルが増加するに従ってＣ級からアイドル電流の少ないＡＢ級を経てアイドル電流の多いＡＢ級に遷移する。

そして、入力信号が増加してピーク注入が必要なレベルになると、入力レベル検知器１２で検知された入力レベル情報に基づいてレベルシフタ１４から軽いＡＢ級用のバイアスゲート電圧を増幅素子５２に供給し、更に利得増加に伴う補正をするため、レベルシフタ１３の出力により可変減衰器２１の減衰量を増大させる。

従って、第１実施形態と同様にＡＭ−ＡＭ特性は図２に示したようになり、ゲイン特性が平坦になると共に歪は大幅に低下する。ＡＭ−ＰＭ特性は図示しないが同様に改善される。

上記第３実施形態で示したように分配器２の前段にプリアンプ２２を挿入することにより、小信号から増幅できることになる。なお、プリアンプ２２は、多段に構成しても良い。また、上記プリアンプ２２は周波数変換部や帯域制限フィルタなど含んでも良い。その場合、入力はＩＦ（中間周波信号）となり、自由度が増加する。図示しないが、キャリア増幅回路４やピーク増幅回路５の前段にプリアンプを設けても良い。プリアンプを挿入することにより遅延線を短くすることができる。

なお、上記実施形態では、すべてアナログ動作で説明したが、結合器１１、入力レベル検知器１２、レベルシフタ１３、１４、遅延線１５、可変減衰器２１などデジタル信号で処理できる部分はアナログ回路である必要はない。例えば本増幅器を歪補償ＤＰＤ（Digital pre-distortion）などと組み合わせて使用する場合は、入力レベル検知器１２、可変減衰器２１はＤＰＤで使用する機能を流用できる。また、レベルシフタ１３、１４、１６の代わりにＤＰＤ部で得られた任意の電圧をＤＡ変換して供給することもできる。

要するに本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できるものである。

本発明の第１実施形態に係る増幅器の構成を示すブロック図である。同実施形態におけるＡＭ−ＡＭ特性を示す図である。本発明の第２実施形態に係る増幅器の構成を示すブロック図である。本発明の第３実施形態に係る増幅器の構成を示すブロック図である。従来のドハティ増幅器の構成を示すブロック図である。従来のドハティ増幅器における理論上のコレクタ効率ないしドレイン効率を示す図である。本出願人が先に出願した増幅器の構成を示すブロック図である。（ａ）は図７に示した増幅器のＡＭ−ＡＭ特性を示す図、（ｂ）は同ＡＭ−ＰＭ特性を示す図である。従来のバイアス制御機能を備えたドハティ増幅器のＡＭ−ＡＭ特性を示す図である。

符号の説明

１…入力端子、２…分配器、３…移相器、４…キャリア増幅回路、４、５…増幅器、５…ピーク増幅回路、６…ドハティ合成部、７…変成器、８…出力端子、９…負荷、１１…結合器、１１ａ…入力レベル情報用端子、１１ｂ…信号増幅用端子、１２…入力レベル検知器、１３、１４…レベルシフタ、１５…遅延線、１６…レベルシフタ、２１…可変減衰器、２２…プリアンプ、３３…移相器、３４…可変減衰器、４１…入力整合回路、４２…増幅素子、４２…増幅素子、４３…出力整合回路、４４…プリアンプ、５１…入力整合回路、５２…増幅素子、５３…出力整合回路、５４…プリアンプ、６１…変成器、６２…ノード、６４、６５…インピーダンス変換器。

Claims

ＡＢ級で動作するキャリア増幅回路とピーク増幅回路の出力を合成して出力とする増幅器において、
前記キャリア増幅回路と前記ピーク増幅回路の出力を伝送線路を経由して合成する合成手段と、
前記ピーク増幅回路のバイアスを制御するバイアス制御手段と、
前記ピーク増幅回路の前段に設けられる可変減衰器と、
前記可変減衰器を入力信号のレベルに応じて制御する減衰器制御手段とを具備し、
前記ピーク増幅回路のバイアス制御手段は、第１の閾値以下の低入力時はピーク増幅回路をＣ級とし、第２の閾値以上の高入力時はアイドル電流の多いＡＢ級で動作させ、前記第１の閾値から第２の閾値までの信号入力時はＣ級からアイドル電流の少ないＡＢ級を経てアイドル電流の多いＡＢ級で動作させ、
前記減衰器制御手段は、前記ピーク増幅回路がバイアス制御されることによる利得の増加分を減衰させるように前記可変減衰器を制御する
ことを特徴とする増幅器。
前記キャリア増幅回路の前段に設けられて入力信号をＡＢ級で増幅する第１のプリアンプと、
前記ピーク増幅回路の前段に設けられて入力信号を増幅する第２のプリアンプと、
前記第２のプリアンプに対し、第１の閾値以下の低入力時はＣ級とし、第２の閾値以上の高入力時はアイドル電流の多いＡＢ級で動作させ、前記第１の閾値から第２の閾値までの信号入力時はＣ級からアイドル電流の少ないＡＢ級を経てアイドル電流の多いＡＢ級で動作させるバイアス制御手段とを具備し、
前記減衰器制御手段は、前記ピーク増幅回路及び前記第２のプリアンプがバイアス制御されることによる利得の増加分を減衰させるように前記可変減衰器を制御する
ことを特徴とする請求項１に記載の増幅器。
ＡＢ級で動作するキャリア増幅回路とピーク増幅回路の出力を合成して出力とする増幅器において、
前記キャリア増幅回路と前記ピーク増幅回路の出力を伝送線路を経由して合成する合成手段と、
前記ピーク増幅回路のバイアスを制御するバイアス制御手段と、
入力信号を前記キャリア増幅回路とピーク増幅回路に分配する分配器と、
前記分配器の前段に設けられ、入力信号をＡＢ級で増幅するプリアンプと、
前記分配器の前段に設けられる可変減衰器と、
前記可変減衰器を入力信号のレベルに応じて制御する減衰器制御手段とを具備し、
前記ピーク増幅回路のバイアス制御手段は、第１の閾値以下の低入力時はピーク増幅回路をＣ級とし、第２の閾値以上の高入力時はアイドル電流の多いＡＢ級で動作させ、前記第１の閾値から第２の閾値までの信号入力時はＣ級からアイドル電流の少ないＡＢ級を経てアイドル電流の多いＡＢ級で動作させ、
前記減衰器制御手段は、前記ピーク増幅回路がバイアス制御されることによる利得の増加分を減衰させるように前記可変減衰器を制御する
ことを特徴とする増幅器。