JP5754362B2 - 増幅器 - Google Patents
増幅器 Download PDFInfo
- Publication number
- JP5754362B2 JP5754362B2 JP2011267539A JP2011267539A JP5754362B2 JP 5754362 B2 JP5754362 B2 JP 5754362B2 JP 2011267539 A JP2011267539 A JP 2011267539A JP 2011267539 A JP2011267539 A JP 2011267539A JP 5754362 B2 JP5754362 B2 JP 5754362B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- matching circuit
- impedance
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/27—A biasing circuit node being switched in an amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/429—Two or more amplifiers or one amplifier with filters for different frequency bands are coupled in parallel at the input or output
Description
第1及び第2の動作クラスで動作する第1及び第2の増幅素子と、
前記第1の増幅素子との間でインピーダンスを整合させる処理を行う第1の入力整合回路と、
前記第1の増幅素子からの出力に対してインピーダンスを整合させる処理を行う第1の出力整合回路と、
前記第1の出力整合回路の出力側に配置され、前記第1の入力整合回路に第1の周波数帯の信号が入力される場合には該第1の周波数帯の信号の波長の4分の1の電気長を有し、前記第1の入力整合回路に第2の周波数帯の信号が入力される場合には該第2の周波数帯の信号の波長の4分の1の電気長を有する伝送線路と、
前記第2の増幅素子との間でインピーダンスを整合させる処理を行う第2の入力整合回路と、
前記第2の増幅素子からの出力に対してインピーダンスを整合させる処理を行う第2の出力整合回路と、
前記第2の出力整合回路と、前記伝送線路とを結合する結合部と
を有し、
前記第1の入力整合回路に入力される前記第1の周波数帯の信号を増幅する際に、前記第1の増幅素子に前記第1の動作クラスで動作するようにバイアス電圧が印加されるとともに前記第1の入力整合回路及び前記第1の出力整合回路は増幅効率を重視する整合条件に従ってインピーダンスを整合させる処理を行い、且つ前記第2の増幅素子に前記第2の動作クラスで動作するようにバイアス電圧が印加されるとともに前記第2の入力整合回路及び前記第2の出力整合回路は出力電力を重視する整合条件に従ってインピーダンスを整合させる処理を行い、
前記第1の入力整合回路に入力される前記第2の周波数帯の信号を増幅する際に、前記第1の増幅素子に前記第2の動作クラスで動作するようにバイアス電圧が印加されるとともに前記第1の入力整合回路及び前記第1の出力整合回路は出力電力を重視する整合条件に従ってインピーダンスを整合させる処理を行い、且つ前記第2の増幅素子に前記第1の動作クラスで動作するようにバイアス電圧が印加されるとともに前記第2の入力整合回路及び前記第2の出力整合回路は増幅効率を重視する整合条件に従ってインピーダンスを整合させる処理を行う。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を用い、繰り返しの説明は省略する。
<基地局100>
図1は、基地局100の一実施例を示す。
図2は、基地局200の一実施例を示す。
図3は、送信装置300の一実施例を示す。送信装置300は、主に、図1に示される基地局100における増幅装置102、変調装置104、図2に示される基地局200におけるRRH202に含まれてもよい。
図4は、増幅器308の一実施例を示す。
デバイス間でインピーダンスを整合させる条件において、効率が最良となるインピーダンス点と、電力が最大となるインピーダンス点は異なることがある。また、入力信号の周波数によっても、効率が最良となるインピーダンス点と、電力が最大となるインピーダンス点は異なることがある。
出力整合回路4061、4062についても、入力整合回路4021、4022と同様に、デバイス間でインピーダンスを整合させる条件において、効率が最良となるインピーダンス点と、電力が最大となるインピーダンス点は異なる。また、入力信号の周波数によっても、効率が最良となるインピーダンス点と、電力が最大となるインピーダンス点は異なる。
図7は、増幅器308の動作の一実施例を示すフローチャートである。
2.1GHz帯の信号を増幅するように設定されている増幅器308に対して、700MHz帯の信号を増幅するように切替えられる。
700MHz帯の信号を増幅するように設定されている増幅器308に対して、2.1GHz帯の信号を増幅するように切替えられる。
<基地局>
基地局100、基地局200の一実施例は、図1、図2と同様である。
図8は、送信装置300の一実施例を示す。送信装置300の一実施例は、図3を参照して説明した送信装置と、位相変換回路316を有する点で異なる。
図9は、増幅器308の一実施例を示す。
図10は、増幅器308の動作の一実施例を示すフローチャートである。
2.1GHz帯の信号を増幅するように設定されている増幅器308に対して、700MHz帯の信号を増幅するように切替えられる。
700MHz帯の信号を増幅するように設定されている増幅器308に対して、2.1GHz帯の信号を増幅するように切替えられる。
(付記1)
第1及び第2の動作クラスで動作する第1及び第2の増幅素子と、
前記第1の増幅素子の出力側に配置される伝送線路と、
前記第2の増幅素子と、前記伝送線路とを結合する結合部と
を有し、
第1の周波数帯の信号を増幅する際に、前記第1の増幅素子に前記第1の動作クラスで動作するようにバイアス電圧が印加され、且つ前記第2の増幅素子に前記第2の動作クラスで動作するようにバイアス電圧が印加され、
第2の周波数帯の信号を増幅する際に、前記第1の増幅素子に前記第2の動作クラスで動作するようにバイアス電圧が印加され、且つ前記第2の増幅素子に前記第1の動作クラスで動作するようにバイアス電圧が印加される、増幅器。
(付記2)
前記第1の増幅素子との間でインピーダンスを整合させる処理を行う第1の入力整合回路と、
前記第1の増幅素子からの出力に対してインピーダンスを整合させる処理を行う第1の出力整合回路と、
前記第2の増幅素子との間でインピーダンスを整合させる処理を行う第2の入力整合回路と、
前記第2の増幅素子からの出力に対してインピーダンスを整合させる処理を行う第2の出力整合回路と
を有し、
前記第1の周波数帯の信号を増幅する際に、前記第1の入力整合回路及び前記第1の出力整合回路は増幅効率を重視する整合条件に従ってインピーダンスを整合させる処理を行うとともに、前記第2の入力整合回路及び前記第2の出力整合回路は出力電力を重視する整合条件に従ってインピーダンスを整合させる処理を行い、
前記第2の周波数帯の信号を増幅する際に、前記第1の入力整合回路及び前記第1の出力整合回路は出力電力を重視する整合条件に従ってインピーダンスを整合させる処理を行うとともに、前記第2の入力整合回路及び前記第2の出力整合回路は増幅効率を重視する整合条件に従ってインピーダンスを整合させる処理を行う、付記1に記載の増幅器。
(付記3)
前記第1の周波数帯の信号を増幅する際に、前記第1の増幅素子がパワーアンプとして機能するように前記第1の動作クラスで動作させるバイアス電圧が印加され、且つ前記第2の増幅素子がキャリアアンプとして機能するように前記第2の動作クラスで動作させるバイアス電圧が印加され、
前記第2の周波数帯の信号を増幅する際に、前記第1の増幅素子がキャリアアンプとして機能するように前記第2の動作クラスで動作させるバイアス電圧が印加され、且つ前記第2の増幅素子がパワーアンプとして機能するように前記第1の動作クラスで動作させるバイアス電圧が印加される、付記1又は2に記載の増幅器。
(付記4)
前記第1の増幅素子により生じる位相のずれを補正する第1の位相補正線路と、
前記第2の増幅素子により生じる位相のずれを補正する第2の位相補正線路と
を有する、付記1に記載の増幅器。
(付記5)
前記第1の増幅素子に、該第1の増幅素子により第1及び第2の周波数帯の信号を増幅する際に生じる位相のずれが補正された信号が入力され、
前記第2の増幅素子に、該第2の増幅素子により第1及び第2の周波数帯の信号を増幅する際に生じる位相のずれが補正された信号が入力される、付記1に記載の増幅器。
(付記6)
前記第2の周波数帯は、前記第1の周波数帯の3倍であり、前記伝送線路は、前記第1の周波数帯に応じた電気長の伝送線路である、付記1に記載の増幅器。
(付記7)
前記第2の増幅素子に入力される信号は、前記第1の増幅素子に入力される信号に対して90度位相を遅らせた信号である、付記1に記載の増幅器。
(付記8)
前記出力電力を重視する整合条件、前記増幅効率を重視する整合条件は、前記第1及び第2の周波数帯、及び前記第1及び第2の増幅素子に印加されるバイアス電圧に基づいて予め設定される、付記2に記載の増幅器。
(付記9)
前記第1の動作クラスはA級又はAB級であり、且つ前記第2の動作クラスはB級又はC級である、付記1に記載の増幅器。
(付記10)
付記1ないし9のいずれか1項に記載の増幅器を有する送信装置。
(付記11)
付記10に記載の送信装置を有する基地局。
102(1021−1026) 増幅装置
104(1041−1046) 変調装置
106(1061−1066) 制御装置
108(1081−1086) 電源装置
200 基地局
202(2021−2023) RRH
204(2041−2043) 増幅装置
206(2061−2063) 変調装置
208 ベースバンド処理装置
300 送信装置
3021、3022 変調回路
3041、3042 D/A
3061、3062 プリアンプ
308 増幅器
310 フィルタ
312 アンテナ
314 位相変換回路
316 位相変換回路
4021、4022 入力整合回路
4042、4042 増幅素子
4061、4062 出力整合回路
408 伝送線路
410 伝送線路
412 位相補正線路
416 位相補正線路
Claims (5)
- 第1及び第2の動作クラスで動作する第1及び第2の増幅素子と、
前記第1の増幅素子との間でインピーダンスを整合させる処理を行う第1の入力整合回路と、
前記第1の増幅素子からの出力に対してインピーダンスを整合させる処理を行う第1の出力整合回路と、
前記第1の出力整合回路の出力側に配置され、前記第1の入力整合回路に第1の周波数帯の信号が入力される場合には該第1の周波数帯の信号の波長の4分の1の電気長を有し、前記第1の入力整合回路に第2の周波数帯の信号が入力される場合には該第2の周波数帯の信号の波長の4分の1の電気長を有する伝送線路と、
前記第2の増幅素子との間でインピーダンスを整合させる処理を行う第2の入力整合回路と、
前記第2の増幅素子からの出力に対してインピーダンスを整合させる処理を行う第2の出力整合回路と、
前記第2の出力整合回路と、前記伝送線路とを結合する結合部と
を有し、
前記第1の入力整合回路に入力される前記第1の周波数帯の信号を増幅する際に、前記第1の増幅素子に前記第1の動作クラスで動作するようにバイアス電圧が印加されるとともに前記第1の入力整合回路及び前記第1の出力整合回路は増幅効率を重視する整合条件に従ってインピーダンスを整合させる処理を行い、且つ前記第2の増幅素子に前記第2の動作クラスで動作するようにバイアス電圧が印加されるとともに前記第2の入力整合回路及び前記第2の出力整合回路は出力電力を重視する整合条件に従ってインピーダンスを整合させる処理を行い、
前記第1の入力整合回路に入力される前記第2の周波数帯の信号を増幅する際に、前記第1の増幅素子に前記第2の動作クラスで動作するようにバイアス電圧が印加されるとともに前記第1の入力整合回路及び前記第1の出力整合回路は出力電力を重視する整合条件に従ってインピーダンスを整合させる処理を行い、且つ前記第2の増幅素子に前記第1の動作クラスで動作するようにバイアス電圧が印加されるとともに前記第2の入力整合回路及び前記第2の出力整合回路は増幅効率を重視する整合条件に従ってインピーダンスを整合させる処理を行う、増幅器。 - 前記第1の周波数帯の信号を増幅する際に、前記第1の増幅素子がパワーアンプとして機能するように前記第1の動作クラスで動作させるバイアス電圧が印加され、且つ前記第2の増幅素子がキャリアアンプとして機能するように前記第2の動作クラスで動作させるバイアス電圧が印加され、
前記第2の周波数帯の信号を増幅する際に、前記第1の増幅素子がキャリアアンプとして機能するように前記第2の動作クラスで動作させるバイアス電圧が印加され、且つ前記第2の増幅素子がパワーアンプとして機能するように前記第1の動作クラスで動作させるバイアス電圧が印加される、請求項1に記載の増幅器。 - 前記第1の増幅素子により生じる位相のずれを補正する第1の位相補正線路と、
前記第2の増幅素子により生じる位相のずれを補正する第2の位相補正線路と
を有する、請求項1に記載の増幅器。 - 前記第1の増幅素子に、該第1の増幅素子により第1及び第2の周波数帯の信号を増幅する際に生じる位相のずれが補正された信号が入力され、
前記第2の増幅素子に、該第2の増幅素子により第1及び第2の周波数帯の信号を増幅する際に生じる位相のずれが補正された信号が入力される、請求項1に記載の増幅器。 - 前記第2の周波数帯は、前記第1の周波数帯の3倍であり、前記伝送線路は、前記第1の周波数帯に応じた電気長の伝送線路である、請求項1に記載の増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011267539A JP5754362B2 (ja) | 2011-12-07 | 2011-12-07 | 増幅器 |
US13/659,087 US8594596B2 (en) | 2011-12-07 | 2012-10-24 | Amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011267539A JP5754362B2 (ja) | 2011-12-07 | 2011-12-07 | 増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013121030A JP2013121030A (ja) | 2013-06-17 |
JP5754362B2 true JP5754362B2 (ja) | 2015-07-29 |
Family
ID=48572412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011267539A Expired - Fee Related JP5754362B2 (ja) | 2011-12-07 | 2011-12-07 | 増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8594596B2 (ja) |
JP (1) | JP5754362B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014116757A (ja) * | 2012-12-07 | 2014-06-26 | Samsung Electronics Co Ltd | 増幅回路及び通信装置 |
KR20160098742A (ko) * | 2015-02-11 | 2016-08-19 | 한국전자통신연구원 | 위상지연 특성을 보상하는 전력증폭기 및 이를 이용하는 전력 합성장치 |
WO2019097609A1 (ja) | 2017-11-15 | 2019-05-23 | 三菱電機株式会社 | ドハティ増幅器及びドハティ増幅回路 |
KR102463954B1 (ko) * | 2018-01-22 | 2022-11-04 | 미쓰비시덴키 가부시키가이샤 | 증폭기 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4209652B2 (ja) * | 2002-09-24 | 2009-01-14 | 三菱電機株式会社 | 高周波電力増幅器 |
JP4248367B2 (ja) * | 2003-10-21 | 2009-04-02 | 島田理化工業株式会社 | 電力合成形高効率増幅器 |
US7489910B2 (en) * | 2005-03-30 | 2009-02-10 | Kabushiki Kaisha Toshiba | Wireless transmitter and amplifier |
JP4627457B2 (ja) | 2005-06-10 | 2011-02-09 | 株式会社日立国際電気 | 増幅器 |
JP2007019578A (ja) * | 2005-07-05 | 2007-01-25 | Hitachi Ltd | 電力増幅器およびそれを用いた送信機 |
JP4792273B2 (ja) * | 2005-10-18 | 2011-10-12 | 株式会社日立国際電気 | 増幅器 |
JP4692836B2 (ja) * | 2006-06-27 | 2011-06-01 | 株式会社サタケ | 異物選別装置 |
JP4836253B2 (ja) * | 2006-09-01 | 2011-12-14 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 電力増幅装置および携帯電話端末 |
JP2010011186A (ja) * | 2008-06-27 | 2010-01-14 | Mitsubishi Electric Corp | ドハティ増幅器 |
-
2011
- 2011-12-07 JP JP2011267539A patent/JP5754362B2/ja not_active Expired - Fee Related
-
2012
- 2012-10-24 US US13/659,087 patent/US8594596B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130149979A1 (en) | 2013-06-13 |
JP2013121030A (ja) | 2013-06-17 |
US8594596B2 (en) | 2013-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107112953B (zh) | 用于放大射频信号的功率放大器 | |
US10778152B2 (en) | Methods for amplifying signals using a Doherty amplifier | |
US20210075373A1 (en) | Apparatus and methods for power amplifiers with positive envelope feedback | |
WO2017028563A1 (zh) | 对称多赫蒂Doherty功放电路装置及功率放大器 | |
WO2005031967A1 (en) | Doherty power amplifying apparatus | |
JP4282655B2 (ja) | 無線送信機および増幅器 | |
EP3046253B1 (en) | Doherty amplifier and transmission apparatus | |
JP7279391B2 (ja) | 電力増幅回路及びアンテナ装置 | |
JP2010021719A (ja) | ドハティ増幅器 | |
US9231626B2 (en) | Wireless communication apparatus, Doherty amplifier, and method for controlling wireless communication | |
KR20050094856A (ko) | 도허티 증폭기 및 그 왜곡 특성 보상 방법 | |
JP5754362B2 (ja) | 増幅器 | |
JP2009182635A (ja) | ドハティ増幅器 | |
JP6481618B2 (ja) | 送信装置および送信方法 | |
US7453320B2 (en) | Amplifier | |
JP6458729B2 (ja) | 送信装置及び送信方法 | |
KR20080065042A (ko) | 도허티 전력 증폭기를 위한 디지털 전치 왜곡 선형화기 | |
JP2006203638A (ja) | 電力合成器、パワーアンプ、及び高周波通信装置 | |
JP2009284174A (ja) | 送信回路、電力制御方法およびコンピュータプログラム | |
KR101170634B1 (ko) | 다중대역 스위칭 도허티 증폭기 | |
JP2011182312A (ja) | 増幅器 | |
JP6949281B2 (ja) | アウトフェージング増幅器及び通信装置 | |
KR101686351B1 (ko) | 3-웨이 도허티 전력증폭기 장치 | |
JPWO2009025021A1 (ja) | 送信回路、無線基地局装置、及び無線端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5754362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |