JP6949281B2 - アウトフェージング増幅器及び通信装置 - Google Patents
アウトフェージング増幅器及び通信装置 Download PDFInfo
- Publication number
- JP6949281B2 JP6949281B2 JP2021530333A JP2021530333A JP6949281B2 JP 6949281 B2 JP6949281 B2 JP 6949281B2 JP 2021530333 A JP2021530333 A JP 2021530333A JP 2021530333 A JP2021530333 A JP 2021530333A JP 6949281 B2 JP6949281 B2 JP 6949281B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- amplified
- amplitude
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 141
- 230000015572 biosynthetic process Effects 0.000 claims description 103
- 238000003786 synthesis reaction Methods 0.000 claims description 103
- 230000003321 amplification Effects 0.000 claims description 33
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 33
- 230000007423 decrease Effects 0.000 claims description 6
- 101001128814 Pandinus imperator Pandinin-1 Proteins 0.000 description 32
- 101001024685 Pandinus imperator Pandinin-2 Proteins 0.000 description 30
- 238000010586 diagram Methods 0.000 description 25
- 238000005562 fading Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 12
- 239000002131 composite material Substances 0.000 description 10
- AYFVYJQAPQTCCC-GBXIJSLDSA-N L-threonine Chemical compound C[C@@H](O)[C@H](N)C(O)=O AYFVYJQAPQTCCC-GBXIJSLDSA-N 0.000 description 8
- 238000013459 approach Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 101100317039 Aedes aegypti VGA1 gene Proteins 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
非特許文献1に開示されているアウトフェージング増幅器は、第1の増幅器に与えられる第1の入力信号の位相と、第2の増幅器に与えられる第2の入力信号の位相とが制御されることで、負荷変調が行われる。このアウトフェージング増幅器は、負荷変調が行われることで、出力電力が飽和出力よりも低いバックオフの動作範囲で、高効率動作が実現される。バックオフの動作範囲では、第1の入力信号の振幅と第2の入力信号の振幅とが等しく、第1の入力信号及び第2の入力信号におけるそれぞれの振幅が、第1の入力信号の電力と、第2の入力信号の電力との総和電力の増加に伴って増加する。また、第1の入力信号の位相と第2の入力信号の位相との位相差が、総和電力の増加に伴って減少する。
図1は、実施の形態1に係るアウトフェージング増幅器2を備える通信装置を示す構成図である。
通信装置は、通信用信号を送受信する装置であり、アウトフェージング増幅器2を備えている。
通信装置に含まれている信号分配器1は、例えば、直交変調器、DAC(Digital Analog Convertor)、及び、DDS(Direct Digital Synthesize)によって実現される。
信号分配器1は、通信装置により送信される通信用信号、又は、通信装置により受信された通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配し、第1の信号Pin1及び第2の信号Pin2のそれぞれをアウトフェージング増幅器2に出力する。
A1は、第1の信号Pin1の振幅、A2は、第2の信号Pin2の振幅である。φ1は、第1の信号Pin1の位相、φ2は、第2の信号Pin2の位相である。ωは、角周波数、tは、時刻である。
信号分配器1は、通信用信号を第1の信号Pin1と第2の信号Pin2とに分配する際、第1の信号Pin1の振幅A1及び位相φ1を制御し、第2の信号Pin2の振幅A2及び位相φ2を制御する。
信号分配器1は、振幅A1及び位相φ1を制御した第1の信号Pin1と、振幅A2及び位相φ2を制御した第2の信号Pin2とをアウトフェージング増幅器2に出力する。
アウトフェージング増幅器2は、信号分配器1から出力された第1の信号Pin1を増幅し、信号分配器1から出力された第2の信号Pin2を増幅する。
図2において、入力端子11は、信号分配器1から出力された第1の信号Pin1を入力するための端子である。
入力端子12は、信号分配器1から出力された第2の信号Pin2を入力するための端子である。
図2に示すアウトフェージング増幅器2では、第1のトランジスタ13が、ソース接地のトランジスタである例を示している。
第1のトランジスタ13の入力端子13aであるゲート端子は、入力端子11及びゲートバイアス端子15のそれぞれと接続されている。
第1のトランジスタ13の出力端子13bであるドレイン端子は、後述する合成回路17の第1の伝送線路18の一端及び第1の補償サセプタンス回路19の一端のそれぞれと接続されている。
第1のトランジスタ13は、信号分配器1から出力された第1の信号Pin1を増幅し、増幅後の第1の信号Pin1’を合成回路17の第1の伝送線路18及び第1の補償サセプタンス回路19のそれぞれに出力する。
したがって、第1のトランジスタ13は、第1の信号Pin1の振幅A1とゲートバイアス電圧Vg1との総和が、スレッシュホールド電圧Vthre1以上のとき、第1の信号Pin1の増幅動作を行う。スレッシュホールド電圧Vthre1は、第1のトランジスタ13の駆動に必要な最小電圧である。
なお、ゲートバイアス電圧Vg1が、スレッシュホールド電圧Vthre1以下の電圧のうち、概ねスレッシュホールド電圧Vthre1に等しい電圧であれば、入力端子11から、第1の信号Pin1が入力されたときだけ、第1のトランジスタ13が、第1の信号Pin1の増幅動作を行う。よって、ゲートバイアス電圧Vg1が、概ねスレッシュホールド電圧Vthre1に等しい電圧であれば、第1のトランジスタ13の入力端子13aに対する第1の信号Pin1の有無で、第1のトランジスタ13の動作を切り替えることが可能である。
図2に示すアウトフェージング増幅器2では、第2のトランジスタ14が、ソース接地のトランジスタである例を示している。
第2のトランジスタ14の入力端子14aであるゲート端子は、入力端子12と接続されており、第2のトランジスタ14の出力端子14bであるドレイン端子は、合成回路17の後述する第2の伝送線路20の一端及び後述するゲートバイアス端子16のそれぞれと接続されている。
第2のトランジスタ14は、信号分配器1から出力された第2の信号Pin2を増幅し、増幅後の第2の信号Pin2’を合成回路17の第2の伝送線路20及び後述する第2の補償サセプタンス回路21のそれぞれに出力する。
したがって、第2のトランジスタ14は、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、スレッシュホールド電圧Vthre2以上のとき、第2の信号Pin2の増幅動作を行う。スレッシュホールド電圧Vthre2は、第2のトランジスタ14の駆動に必要な最小電圧である。
ゲートバイアス端子16は、入力端子12及び第2のトランジスタ14の入力端子14aのそれぞれと接続されており、ゲートバイアス電圧Vg2を入力するための端子である。
合成回路17は、第1のトランジスタ13から出力された増幅後の第1の信号Pin1’と、第2のトランジスタ14から出力された増幅後の第2の信号Pin2’とを合成点22で合成する。
合成回路17は、増幅後の第1の信号Pin1’と、増幅後の第2の信号Pin2’との合成信号Cを後述する出力端子23に出力する。
例えば、以下に示す総和電力ΣPが、第1の閾値Th1よりも小さいとき、信号分配器1から出力された第1の信号Pin1の振幅A1が、信号分配器1から出力された第2の信号Pin2の振幅A2よりも大きく、第1の信号Pin1の位相と第2の信号Pin2の位相との位相差が一定である場合を想定する。この場合、合成回路17は、互いの振幅が異なり、かつ、互いの位相が異なる、2つの信号の合成として、第1のトランジスタ13から出力された増幅後の第1の信号Pin1’と、第2のトランジスタ14から出力された増幅後の第2の信号Pin2’とを合成する。
総和電力ΣPは、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の電力と、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の電力との総和の電力である。
第1の伝送線路18の電気長θ1は、信号分配器1から出力された第1の信号Pin1の波長λの4分の1の長さである。θ1=λ/4である。
第1の伝送線路18の特性インピーダンスは、Z1である。
第1の補償サセプタンス回路19の一端は、第1のトランジスタ13の出力端子13b及び第1の伝送線路18の一端のそれぞれと接続されており、第1の補償サセプタンス回路19の他端は、グランドと接続されている。
第1の補償サセプタンス回路19は、サセプタンス成分を有する回路であり、第1の補償サセプタンス回路19のサセプタンスは、B1である。なお、図2に記載の“jB1”及び“−jB2”におけるそれぞれの“j”は、虚数を示す記号である。
第2の伝送線路20の電気長θ2は、信号分配器1から出力された第2の信号Pin2の波長λの4分の1の長さである。θ2=λ/4である。
第1の信号Pin1の波長λと第2の信号Pin2の波長λとは同一の波長であるため、θ1=θ2である。ただし、第1の信号Pin1の波長λと第2の信号Pin2の波長λとの同一は、厳密に同一であるものに限るものではなく、実用上問題のない範囲で、第1の信号Pin1の波長λと第2の信号Pin2の波長λとが異なっていてもよい。
第2の伝送線路20の特性インピーダンスは、Z2である。
第2の補償サセプタンス回路21の一端は、第2のトランジスタ14の出力端子14b及び第2の伝送線路20の一端のそれぞれと接続されており、第2の補償サセプタンス回路21の他端は、グランドと接続されている。
第2の補償サセプタンス回路21は、サセプタンス成分を有する回路であり、第2の補償サセプタンス回路21のサセプタンスは、−B2である。
第1の伝送線路18により伝送された増幅後の第1の信号Pin1’と、第2の伝送線路20により伝送された増幅後の第2の信号Pin2’とが合成点22で合成される。
出力端子23は、合成回路17から出力された合成信号Cを外部に出力するための端子である。
アウトフェージング増幅器2は、第1の信号Pin1の振幅A1及び位相φ1と、第2の信号Pin2の振幅A2及び位相φ2とが変化することで動作モードが変化する。アウトフェージング増幅器2は、複数の動作モードで動作することが可能である。
アウトフェージング増幅器2は、複数の動作モードとして、例えば、動作モード(1)と、動作モード(2)と、動作モード(3)とを有している。動作モード(1)〜(3)の詳細は後述する。
図3の例では、アウトフェージング増幅器2は、総和電力ΣPが小であるとき、動作モード(1)で動作し、総和電力ΣPが中であるとき、動作モード(2)で動作し、総和電力ΣPが大であるとき、動作モード(3)で動作することを示している。
総和電力ΣPが小は、総和電力ΣPが第1の閾値Th1よりも小さい電力である。総和電力ΣPが中は、総和電力ΣPが第1の閾値Th1以上の電力であり、かつ、第2の閾値Th2よりも小さい電力である。総和電力ΣPが大は、総和電力ΣPが第2の閾値Th2以上の電力である。第1の閾値Th1<第2の閾値Th2である。
図4に示す振幅A1は、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の振幅であり、図4に示す振幅A2は、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の振幅である。
図5に示す位相φ1は、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の位相であり、図5に示す位相φ2は、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の位相である。
動作モード(1)は、以下の条件(1)〜(3)を満足するときに動作するモードであり、異振幅異相合成モードと呼ばれる(図3〜図5を参照)。
条件(1)
総和電力ΣPが、第1の閾値Th1よりも小さい。
条件(2)
信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の振幅A1が、図4に示すように、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の振幅A2よりも大きい。
条件(3)
図5に示すように、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の位相φ1と、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の位相φ2との位相差が一定である。位相差が一定は、厳密に一定であるものに限るものではなく、実用上問題のない範囲で、位相差が変化していてもよい。
動作モード(2)は、以下の条件(4)〜(6)を満足するときに動作するモードであり、同振幅異相合成モードと呼ばれる(図3〜図5を参照)。
条件(4)
総和電力ΣPが、第1の閾値Th1以上であり、かつ、第2の閾値Th2よりも小さい。
条件(5)
図4に示すように、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の振幅A1と、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の振幅A2とが等しい。振幅A1と振幅A2とが等しいは、厳密に等しいものに限るものではなく、実用上問題のない範囲で、振幅A1と振幅A2とが異なっていてもよい。
条件(6)
総和電力ΣPの増加に伴って、図5に示すように、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の位相φ1と、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の位相φ2との位相差が減少する。
動作モード(3)は、以下の条件(7)〜(9)を満足するときに動作するモードであり、同振幅同相合成モードと呼ばれる(図3〜図5を参照)。
条件(7)
総和電力ΣPが、第2の閾値Th2以上である。
条件(8)
図4に示すように、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の振幅A1と、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の振幅A2とが等しい。振幅A1と振幅A2とが等しいは、厳密に等しいものに限るものではなく、実用上問題のない範囲で、振幅A1と振幅A2とが異なっていてもよい。
条件(9)
図5に示すように、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の位相φ1と、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の位相φ2とが等しい。位相φ1と位相φ2とが等しいは、厳密に等しいものに限るものではなく、実用上問題のない範囲で、位相φ1と位相φ2とが異なっていてもよい。
信号分配器1は、通信装置により送信される通信用信号、又は、通信装置により受信された通信用信号を受けると、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、総和電力ΣPが第1の閾値Th1よりも小さいときは、アウトフェージング増幅器2を動作モード(1)で動作させるため、以下に示すように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、総和電力ΣPが第1の閾値Th1よりも小さいときは、図4に示すように、第1の信号Pin1の振幅A1が、第2の信号Pin2の振幅A2よりも大きくなるように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
また、信号分配器1は、総和電力ΣPが第1の閾値Th1よりも小さいときは、図5に示すように、総和電力ΣPが変化しても、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2との位相差が一定となるように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
動作モード(1)において、総和電力ΣPが、図4に示すP0よりも小さい場合、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、スレッシュホールド電圧Vthre2よりも小さい。総和電力ΣPがP0以上である場合、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、スレッシュホールド電圧Vthre2以上である。
信号分配器1は、第1の信号Pin1を、入力端子11を介して、第1のトランジスタ13の入力端子13aに出力し、第2の信号Pin2を、入力端子12を介して、第2のトランジスタ14の入力端子14aに出力する。
動作モード(1)では、総和電力ΣPがP0よりも小さい場合、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、スレッシュホールド電圧Vthre2よりも小さい。したがって、総和電力ΣPがP0よりも小さい場合、信号分配器1から第2の信号Pin2が第2のトランジスタ14の入力端子14aに出力されても、第2のトランジスタ14が駆動しない。
動作モード(1)では、総和電力ΣPがP0以上である場合、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、スレッシュホールド電圧Vthre2以上である。したがって、総和電力ΣPがP0以上である場合、信号分配器1から第2の信号Pin2が第2のトランジスタ14の入力端子14aに出力されると、第2のトランジスタ14が駆動する。
総和電力ΣPが上昇して、総和電力ΣPが第1の閾値Th1に近づくにつれて、第1のトランジスタ13が効率のピークに近づき、総和電力ΣPに対する第1の信号Pin1の振幅A1の傾きが緩やかとなる。また、第1の信号Pin1の振幅A1と、第2の信号Pin2の振幅A2との差が小さくなる。
また、総和電力ΣPが上昇して、総和電力ΣPがP0になると、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、第2のトランジスタ14の駆動に必要な振幅であるスレッシュホールド電圧Vthre2に達し、第2のトランジスタ14が駆動する。
第2のトランジスタ14が駆動していない状態から、第2のトランジスタ14が駆動している状態に変化すると、第2のトランジスタ14から合成回路17側を見たインピーダンスが、開放に近い高インピーダンスZOpenよりも低くなる。
また、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2との位相差が一定であり、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2とが異なる。
したがって、合成回路17の合成点22における、第1の信号Pin1’と第2の信号Pin2’との合成は、互いの振幅が異なり、かつ、互いの位相が異なる、2つの信号の合成である。
第1のトランジスタ13の電気的な特性と、第2のトランジスタ14の電気的な特性とが同一である。
したがって、第1の伝送線路18により伝送された第1の信号Pin1’の振幅A1’と、第2の伝送線路20により伝送された第2の信号Pin2’の振幅A2’とは等しい。
また、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2との位相差が一定であり、第1の伝送線路18により伝送された第1の信号Pin1’の位相φ1’と第2の伝送線路20により伝送された第2の信号Pin2’の位相φ2’とが異なる。
このため、合成回路17の合成点22における、第1の信号Pin1’と第2の信号Pin2’との合成は、互いの振幅が等しく、かつ、互いの位相が異なる、2つの信号の合成である。
なお、総和電力ΣPが第1の閾値Th1であるとき、第1のトランジスタ13から合成回路17側を見た負荷Zout1及び第2のトランジスタ14から合成回路17側を見た負荷Zout2のそれぞれは、第1の伝送線路18の特性インピーダンスZ1、第1の補償サセプタンス回路19のサセプタンスB1、第2の伝送線路20の特性インピーダンスZ2及び第2の補償サセプタンス回路21のサセプタンス−B2によって決まる。
それぞれの負荷Zout1,Zout2と、特性インピーダンスZ1、特性インピーダンスZ2、サセプタンスB1及びサセプタンス−B2との関係は、以下の式(1)(2)のように表される。
式(1)及び式(2)では、説明の簡単化のため、Z1=Z2=Z0としている。
RLは、出力端子23に接続されている、アウトフェージング増幅器2の外部負荷であり、Δφ=φ2−φ1である。
ここでは、総和電力ΣPが第1の閾値Th1であるときに、第2の信号Pin2の振幅A2が、第1の信号Pin1の振幅A1と等しくなるとしている。しかし、振幅A1と振幅A2とが等しいは、厳密に等しいものに限るものではなく、実用上問題のない範囲で、振幅A1と振幅A2とが異なっていてもよい。例えば、振幅A1と振幅A2との差が5%程度であれば、実用上問題がない。
信号分配器1は、通信装置により送信される通信用信号、又は、通信装置により受信された通信用信号を受けると、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、総和電力ΣPが第1の閾値Th1以上であり、かつ、第2の閾値Th2よりも小さいときは、アウトフェージング増幅器2を動作モード(2)で動作させるため、以下に示すように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、総和電力ΣPが第1の閾値Th1以上であり、かつ、第2の閾値Th2よりも小さいときは、図4に示すように、第1の信号Pin1の振幅A1と、第2の信号Pin2の振幅A2とが等しくなるように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
また、信号分配器1は、総和電力ΣPの増加に伴って、振幅A1及び振幅A2の双方が増加するように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
さらに、信号分配器1は、総和電力ΣPの増加に伴って、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2との位相差が減少するように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、第1の信号Pin1を、入力端子11を介して、第1のトランジスタ13の入力端子13aに出力し、第2の信号Pin2を、入力端子12を介して、第2のトランジスタ14の入力端子14aに出力する。
また、動作モード(2)では、総和電力ΣPの増加に伴って、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2との位相差が減少する。例えば、第1の信号Pin1の位相φ1が90°から0°に変移し、第2の信号Pin2の位相φ2が−90°から0°に変移する。しかし、これは一例に過ぎず、第1の信号Pin1の位相φ1が70°から20°に変移し、第2の信号Pin2の位相φ2が−70°から−20°に変移するものであってもよい。
動作モード(2)では、第1のトランジスタ13及び第2のトランジスタ14の双方が常に駆動する。第1のトランジスタ13の電気的な特性と、第2のトランジスタ14の電気的な特性とが同一である。
したがって、第1のトランジスタ13により増幅された後、第1の伝送線路18により伝送された第1の信号Pin1’の振幅A1’と、第2のトランジスタ14により増幅された後、第2の伝送線路20により伝送された第2の信号Pin2’の振幅A2’とは、等しい。
一方、第1の伝送線路18により伝送された第1の信号Pin1’の位相φ1’と、第2の伝送線路20により伝送された第2の信号Pin2’の位相φ2’との間に位相差Δφが生じる。
したがって、合成回路17の合成点22における、第1の信号Pin1’と第2の信号Pin2’との合成は、互いの振幅が等しく、かつ、互いの位相が異なる、2つの信号の合成である。
第1のトランジスタ13及び第2のトランジスタ14におけるそれぞれの出力電力は、負荷の変調に応じて変化する。
低インピーダンスZLowと比べて、インピーダンスが高い負荷では、最大限の出力電力PMaxよりも小さい出力電力で、アウトフェージング増幅器2の効率がピークに達する。
信号分配器1は、通信装置により送信される通信用信号、又は、通信装置により受信された通信用信号を受けると、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、総和電力ΣPが第2の閾値Th2以上であるとき、アウトフェージング増幅器2を動作モード(3)で動作させるため、以下に示すように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、総和電力ΣPが第2の閾値Th2以上であるときは、図4に示すように、第1の信号Pin1の振幅A1と、第2の信号Pin2の振幅A2とが等しくなるように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
また、信号分配器1は、総和電力ΣPの増加に伴って、振幅A1及び振幅A2の双方が増加するように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
さらに、信号分配器1は、総和電力ΣPが第2の閾値Th2以上であるときは、図5に示すように、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2とが等しくなるように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、第1の信号Pin1を、入力端子11を介して、第1のトランジスタ13の入力端子13aに出力し、第2の信号Pin2を、入力端子12を介して、第2のトランジスタ14の入力端子14aに出力する。
したがって、第1のトランジスタ13から合成回路17側を見た負荷及び第2のトランジスタ14から合成回路17側を見た負荷のそれぞれは、変調されない。
合成回路17の合成点22における、第1の信号Pin1’と第2の信号Pin2’との合成は、互いの振幅が等しく、かつ、互いの位相が等しい、2つの信号の合成である。
動作モード(3)では、第1のトランジスタ13及び第2のトランジスタ14におけるそれぞれの出力電力が、最大限の出力電力PMaxに達するまで、第1の信号Pin1の振幅A1と、第2の信号Pin2の振幅A2とが上昇する。
動作モード(1)では、総和電力ΣPがP0よりも小さく、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、スレッシュホールド電圧Vthre2未満であれば、負荷Zout2が、開放に近い高インピーダンスZOpenとなり、負荷Zout1が、インピーダンスZHighとなる。インピーダンスZHighは、高インピーダンスZOpenよりも低いが、低インピーダンスZLowよりも高い。ZOpen>ZHigh>ZLowである。
動作モード(1)では、総和電力ΣPがP0以上となり、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、スレッシュホールド電圧Vthre2に達すると、負荷Zout2のインピーダンスが、高インピーダンスZOpenから低下する。
動作モード(3)では、負荷Zout1及び負荷Zout1のそれぞれのインピーダンスが、低インピーダンスZLowに固定され、負荷変調が生じない。
図7において、横軸は、図2に示すアウトフェージング増幅器2及び非特許文献1に記載のアウトフェージング増幅器におけるそれぞれの出力電力である。
縦軸は、図2に示すアウトフェージング増幅器2及び非特許文献1に記載のアウトフェージング増幅器におけるそれぞれの効率である。
非特許文献1に記載のアウトフェージング増幅器は、動作モードが、同振幅異相合成が行われる動作モードであるときの出力電力、及び、同振幅同相合成が行われる動作モードであるときの出力電力のそれぞれで、効率がピークに達する。
非特許文献1に記載のアウトフェージング増幅器は、常に、第1の信号の振幅と第2の信号の振幅とが等しいという前提で動作する増幅器であるため、図7には、異振幅異相合成が行われる動作モードでの、非特許文献1に記載のアウトフェージング増幅器の効率を表記していない。
図2に示すアウトフェージング増幅器2は、動作モードが、異振幅異相合成が行われる動作モード(1)であるときの出力電力の効率が、ピークの効率に近くなる状況がある。
例えば、総和電力ΣPがP0以上であるときの出力電力での効率は、動作モード(2)であるときの出力電力での効率及び動作モード(3)であるときの出力電力での効率のそれぞれと、ほぼ同様の効率である。
図9は、非特許文献1に記載のアウトフェージング増幅器における出力電力と効率との関係をシミュレーションした結果を示す説明図である。
例えば、所望の効率が40%以上の効率であるとき、非特許文献1に記載のアウトフェージング増幅器では、図9に示すように、40%以上の効率が得られる出力電力の範囲が12dBである。
一方、図2に示すアウトフェージング増幅器2では、図8に示すように、40%以上の効率が得られる出力電力の範囲が16dBである。
したがって、図2に示すアウトフェージング増幅器2は、非特許文献1に記載のアウトフェージング増幅器よりも、効率が所望の効率よりも高くなる出力電力の範囲が広くなる。
実施の形態2では、第1のトランジスタ13の電気的な特性と、第2のトランジスタ24の電気的な特性とが異なるアウトフェージング増幅器2について説明する。
図10は、実施の形態2に係るアウトフェージング増幅器2を示す構成図である。図10において、図2と同一符号は同一又は相当部分を示すので説明を省略する。
第2のトランジスタ24は、出力可能な最大電力等の電気的な特性が第1のトランジスタ13と異なり、出力可能な増幅後の第2の信号Pin2’の最大電力が、第1のトランジスタ13の出力可能な増幅後の第1の信号Pin1’の最大電力よりも大きい。
図10に示すアウトフェージング増幅器2では、例えば、第2のトランジスタ24の出力可能な増幅後の第2の信号Pin2’の最大電力が、第1のトランジスタ13の出力可能な増幅後の第1の信号Pin1’の最大電力よりも3dB大きくなるような、第2のトランジスタ24が用いられる。
第2のトランジスタ24の入力端子24aであるゲート端子は、入力端子12及びゲートバイアス端子16のそれぞれと接続されている。
第2のトランジスタ24の出力端子24bであるドレイン端子は、後述する合成回路25の第2の伝送線路27の一端及び第2の補償サセプタンス回路21のそれぞれと接続されている。
第2のトランジスタ24は、信号分配器1から出力された第2の信号Pin2を増幅し、増幅後の第2の信号Pin2’を合成回路25の第2の伝送線路27及び第2の補償サセプタンス回路21のそれぞれに出力する。
したがって、第2のトランジスタ24は、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、スレッシュホールド電圧Vthre2以上のとき、第2の信号Pin2の増幅動作を行う。
合成回路25は、第1のトランジスタ13から出力された増幅後の第1の信号Pin1’と、第2のトランジスタ24から出力された増幅後の第2の信号Pin2’とを合成点22で合成する。
合成回路25は、増幅後の第1の信号Pin1’と、増幅後の第2の信号Pin2’との合成信号Cを出力端子23に出力する。
例えば、総和電力ΣPが、第1の閾値Th1よりも小さいとき、信号分配器1から出力された第1の信号Pin1の振幅A1が、信号分配器1から出力された第2の信号Pin2の振幅A2よりも大きく、第1の信号Pin1の位相と第2の信号Pin2の位相との位相差が一定である場合を想定する。この場合、合成回路25は、互いの振幅が異なり、かつ、互いの位相が異なる、2つの信号の合成として、第1のトランジスタ13から出力された増幅後の第1の信号Pin1’と、第2のトランジスタ24から出力された増幅後の第2の信号Pin2’とを合成する。
また、総和電力ΣPが、第1の閾値Th1よりも小さいとき、信号分配器1から出力された第1の信号Pin1の振幅A1が、信号分配器1から出力された第2の信号Pin2の振幅A2よりも小さく、第1の信号Pin1の位相と第2の信号Pin2の位相との位相差が一定である場合を想定する。この場合も、合成回路25は、互いの振幅が異なり、かつ、互いの位相が異なる、2つの信号の合成として、第1のトランジスタ13から出力された増幅後の第1の信号Pin1’と、第2のトランジスタ24から出力された増幅後の第2の信号Pin2’とを合成する。
第1の伝送線路26の電気長θ1は、信号分配器1から出力された第1の信号Pin1の波長λの4分の1の長さである。θ1=λ/4である。
第1の伝送線路26の特性インピーダンスは、Z3である。
第2の伝送線路27の電気長θ2は、信号分配器1から出力された第2の信号Pin2の波長λの4分の1の長さである。θ2=λ/4である。
第1の信号Pin1の波長λと第2の信号Pin2の波長λとは等しいため、θ1=θ2である。
第2の伝送線路27の特性インピーダンスは、Z4である。
第1の伝送線路26の特性インピーダンスZ3は、第2の伝送線路27の特性インピーダンスZ4よりも高い。
第2のトランジスタ24から出力可能な増幅後の第2の信号Pin2’の最大電力が、第1のトランジスタ13から出力可能な増幅後の第1の信号Pin1’の最大電力のα倍であれば、例えば、特性インピーダンスZ3は、特性インピーダンスZ4のα倍である。αは、1よりも大きい値である。
第1の伝送線路26により伝送された増幅後の第1の信号Pin1’と、第2の伝送線路27により伝送された増幅後の第2の信号Pin2’とが合成点22で合成される。
アウトフェージング増幅器2は、第1の信号Pin1の振幅A1及び位相φ1と、第2の信号Pin2の振幅A2及び位相φ2とが変化することで動作モードが変化する。アウトフェージング増幅器2は、複数の動作モードで動作することが可能である。
アウトフェージング増幅器2は、複数の動作モードとして、例えば、動作モード(4)と、動作モード(5)と、動作モード(6)とを有している。動作モード(4)〜(6)の詳細は後述する。
図11の例では、アウトフェージング増幅器2は、総和電力ΣPが小であるとき、動作モード(4)で動作し、総和電力ΣPが中であるとき、動作モード(5)で動作し、総和電力ΣPが大であるとき、動作モード(6)で動作することを示している。
総和電力ΣPが小は、総和電力ΣPが第1の閾値Th1よりも小さい電力である。総和電力ΣPが中は、総和電力ΣPが第1の閾値Th1以上の電力であり、かつ、第2の閾値Th2よりも小さい電力である。総和電力ΣPが大は、総和電力ΣPが第2の閾値Th2以上の電力である。第1の閾値Th1<第2の閾値Th2である。
図12に示す振幅A1は、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の振幅であり、図12に示す振幅A2は、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の振幅である。
図13に示す位相φ1は、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の位相であり、図13に示す位相φ2は、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の位相である。
動作モード(4)は、以下の条件(11)〜(13)を満足するときに動作するモードであり、異振幅異相合成モード(1)と呼ばれる(図11〜図13を参照)。
条件(11)
総和電力ΣPが、第1の閾値Th1よりも小さい。
条件(12)
信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の振幅A1が、図12に示すように、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の振幅A2よりも大きい。
又は、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の振幅A1が、図12に示すように、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の振幅A2よりも小さい。
条件(13)
図13に示すように、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の位相φ1と、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の位相φ2との位相差が一定である。位相差が一定は、厳密に一定であるものに限るものではなく、実用上問題のない範囲で、位相差が変化していてもよい。
動作モード(5)は、以下の条件(14)〜(16)を満足するときに動作するモードであり、異振幅異相合成モード(2)と呼ばれる(図11〜図13を参照)。
条件(14)
総和電力ΣPが、第1の閾値Th1以上であり、かつ、第2の閾値Th2よりも小さい。
条件(15)
図12に示すように、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の振幅A2が、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の振幅A1よりも大きい。
条件(16)
総和電力ΣPの増加に伴って、図13に示すように、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の位相φ1と、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の位相φ2との位相差が減少する。
動作モード(6)は、以下の条件(17)〜(19)を満足するときに動作するモードであり、異振幅同相合成モードと呼ばれる(図11〜図13を参照)。
条件(17)
総和電力ΣPが、第2の閾値Th2以上である。
条件(18)
図12に示すように、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の振幅A2が、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の振幅A1よりも大きい。
条件(19)
図13に示すように、信号分配器1からアウトフェージング増幅器2に出力される第1の信号Pin1の位相φ1と、信号分配器1からアウトフェージング増幅器2に出力される第2の信号Pin2の位相φ2とが等しい。位相φ1と位相φ2とが等しいは、厳密に等しいものに限るものではなく、実用上問題のない範囲で、位相φ1と位相φ2とが異なっていてもよい。
信号分配器1は、通信装置により送信される通信用信号、又は、通信装置により受信された通信用信号を受けると、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、総和電力ΣPが第1の閾値Th1よりも小さいときは、アウトフェージング増幅器2を動作モード(4)で動作させるため、以下に示すように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、総和電力ΣPが第1の閾値Th1よりも小さいときは、図12に示すように、第1の信号Pin1の振幅A1が、第2の信号Pin2の振幅A2よりも大きくなるように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。又は、第1の信号Pin1の振幅A1が、第2の信号Pin2の振幅A2よりも小さくなるように、信号分配器1は、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
また、信号分配器1は、総和電力ΣPが第1の閾値Th1よりも小さいときは、図13に示すように、総和電力ΣPが変化しても、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2との位相差が一定となるように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
動作モード(4)において、総和電力ΣPがP0よりも小さい場合、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、スレッシュホールド電圧Vthre2よりも小さい。総和電力ΣPがP0以上である場合、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、スレッシュホールド電圧Vthre2以上である。
信号分配器1は、第1の信号Pin1を、入力端子11を介して、第1のトランジスタ13の入力端子13aに出力し、第2の信号Pin2を、入力端子12を介して、第2のトランジスタ24の入力端子24aに出力する。
動作モード(4)では、総和電力ΣPがP0よりも小さい場合、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、スレッシュホールド電圧Vthre2よりも小さい。したがって、総和電力ΣPがP0よりも小さい場合、信号分配器1から第2の信号Pin2が第2のトランジスタ24の入力端子24aに出力されても、第2のトランジスタ24が駆動しない。
動作モード(4)では、総和電力ΣPがP0以上である場合、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、スレッシュホールド電圧Vthre2以上である。したがって、総和電力ΣPがP0以上である場合、信号分配器1から第2の信号Pin2が第2のトランジスタ24の入力端子24aに出力されると、第2のトランジスタ24が駆動する。
総和電力ΣPが上昇して、総和電力ΣPが第1の閾値Th1に近づくにつれて、第1のトランジスタ13が効率のピークに近づき、総和電力ΣPに対する第1の信号Pin1の振幅A1の傾きが緩やかとなる。
また、総和電力ΣPが上昇して、第2の信号Pin2の振幅A2とゲートバイアス電圧Vg2との総和が、第2のトランジスタ24のスレッシュホールド電圧Vthre2に達すると、第2のトランジスタ24が駆動する。
第2のトランジスタ24が駆動していない状態から、第2のトランジスタ24が駆動している状態に変化すると、第2のトランジスタ24から合成回路25側を見たインピーダンスが、開放に近い高インピーダンスZOpenよりも低くなる。
また、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2との位相差が一定であり、第1の伝送線路26により伝送された第1の信号Pin1’の位相φ1’と第2の伝送線路27により伝送された第2の信号Pin2’の位相φ2’とが異なる。
したがって、合成回路25の合成点22における、第1の信号Pin1’と第2の信号Pin2’との合成は、互いの振幅が異なり、かつ、互いの位相が異なる、2つの信号の合成である。
また、第2の信号Pin2の振幅A2が、第1の信号Pin1の振幅A1よりも大きければ、第1のトランジスタ13により増幅された後、第1の伝送線路26により伝送された第1の信号Pin1’の振幅A1’と、第2のトランジスタ24により増幅された後、第2の伝送線路27により伝送された第2の信号Pin2’の振幅A2’とは異なる。
また、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2との位相差が一定であり、第1の伝送線路26により伝送された第1の信号Pin1’の位相φ1’と第2の伝送線路27により伝送された第2の信号Pin2’の位相φ2’とが異なる。
したがって、合成回路25の合成点22における、第1の信号Pin1’と第2の信号Pin2’との合成は、互いの振幅が異なり、かつ、互いの位相が異なる、2つの信号の合成である。
この場合、合成回路25の合成点22における、第1の信号Pin1’と第2の信号Pin2’との合成は、互いの振幅が等しく、かつ、互いの位相が異なる、2つの信号の合成である。
信号分配器1は、通信装置により送信される通信用信号、又は、通信装置により受信された通信用信号を受けると、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、総和電力ΣPが第1の閾値Th1以上であり、かつ、第2の閾値Th2よりも小さいときは、アウトフェージング増幅器2を動作モード(5)で動作させるため、以下に示すように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、総和電力ΣPが第1の閾値Th1以上であり、かつ、第2の閾値Th2よりも小さいときは、図12に示すように、第2の信号Pin2の振幅A2が、第1の信号Pin1の振幅A1よりも大きくなるように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
また、信号分配器1は、総和電力ΣPの増加に伴って、振幅A1及び振幅A2の双方が増加するように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
さらに、信号分配器1は、総和電力ΣPの増加に伴って、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2との位相差が減少するように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、第1の信号Pin1を、入力端子11を介して、第1のトランジスタ13の入力端子13aに出力し、第2の信号Pin2を、入力端子12を介して、第2のトランジスタ24の入力端子24aに出力する。
また、動作モード(5)では、総和電力ΣPの増加に伴って、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2との位相差が減少する。例えば、第1の信号Pin1の位相φ1が90°から0°に変移し、第2の信号Pin2の位相φ2が−90°から0°に変移する。しかし、これは一例に過ぎず、第1の信号Pin1の位相φ1が70°から20°に変移し、第2の信号Pin2の位相φ2が−70°から−20°に変移するものであってもよい。
動作モード(5)では、第1のトランジスタ13及び第2のトランジスタ24の双方が常に駆動する。
したがって、第2のトランジスタ24により増幅された後、第2の伝送線路27により伝送された第2の信号Pin2’の振幅A2’は、第1のトランジスタ13により増幅された後、第1の伝送線路26により伝送された第1の信号Pin1’の振幅A1’よりも大きい。
一方、第1の伝送線路26により伝送された第1の信号Pin1’の位相φ1’と、第2の伝送線路27により伝送された第2の信号Pin2’の位相φ2’との間に位相差Δφが生じる。
したがって、合成回路25の合成点22における、第1の信号Pin1’と第2の信号Pin2’との合成は、互いの振幅が異なり、かつ、互いの位相が異なる、2つの信号の合成である。
第1のトランジスタ13及び第2のトランジスタ24におけるそれぞれの出力電力は、負荷の変調に応じて変化する。
低インピーダンスZLowと比べて、インピーダンスが高い負荷では、最大限の出力電力PMaxよりも小さい出力電力で、アウトフェージング増幅器2の効率がピークに達する。
信号分配器1は、通信装置により送信される通信用信号、又は、通信装置により受信された通信用信号を受けると、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、総和電力ΣPが第2の閾値Th2以上であるとき、アウトフェージング増幅器2を動作モード(6)で動作させるため、以下に示すように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、総和電力ΣPが第2の閾値Th2以上であるときは、図12に示すように、第2の信号Pin2の振幅A2が、第1の信号Pin1の振幅A1よりも大きくなるように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
また、信号分配器1は、総和電力ΣPの増加に伴って、振幅A1及び振幅A2の双方が増加するように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
さらに、信号分配器1は、総和電力ΣPが第2の閾値Th2以上であるときは、図13に示すように、第1の信号Pin1の位相φ1と、第2の信号Pin2の位相φ2とが等しくなるように、通信用信号を、第1の信号Pin1と第2の信号Pin2とに分配する。
信号分配器1は、第1の信号Pin1を、入力端子11を介して、第1のトランジスタ13の入力端子13aに出力し、第2の信号Pin2を、入力端子12を介して、第2のトランジスタ24の入力端子24aに出力する。
したがって、合成回路25の合成点22における、第1の信号Pin1’と第2の信号Pin2’との合成は、互いの振幅が異なり、かつ、互いの位相が等しい、2つの信号の合成である。
動作モード(6)では、第1のトランジスタ13及び第2のトランジスタ24におけるそれぞれの出力電力が、最大限の出力電力PMaxに達するまで、第1の信号Pin1の振幅A1と、第2の信号Pin2の振幅A2とが上昇する。
また、総和電力ΣPが第1の閾値Th1であるとき、第1の信号Pin1の振幅A1と、第2の信号Pin2の振幅A2とが異なる。総和電力ΣPが第1の閾値Th1であるとき、例えば、第1のトランジスタ13の出力電力が10dBmであり、第1のトランジスタ13が、電力利得10dBで効率のピークに達する場合を想定する。また、総和電力ΣPが第1の閾値Th1であるとき、第2のトランジスタ24の出力電力が13dBmであり、第2のトランジスタ24が、電力利得9dBで効率のピークに達する場合を想定する。これらの想定の場合、信号分配器1は、第1の信号Pin1の電力が0dBmとなるように振幅A1を決定して、当該振幅A1を有する第1の信号Pin1を、入力端子11を介して、第1のトランジスタ13の入力端子13aに出力する。また、信号分配器1は、第2の信号Pin2の電力が2dBmとなるように振幅A2を決定して、当該振幅A2を有する第2の信号Pin2を、入力端子12を介して、第2のトランジスタ24の入力端子24aに出力する。
上記のような第2のトランジスタ24が用いられる場合、図2に示すアウトフェージング増幅器2のように、第1のトランジスタ13の出力可能な増幅後の第1の信号Pin1’の最大電力と、第2のトランジスタ14の出力可能な増幅後の第2の信号Pin2’の最大電力とが等しい場合と比べて、アウトフェージング増幅器2の出力電力が3dB大きくなる。
したがって、動作モード(4)で動作するときの図10に示すアウトフェージング増幅器2は、動作モード(1)で動作するときの図2に示すアウトフェージング増幅器2と比べて、効率が所望の効率よりも高くなる出力電力の範囲を3dB広げることができる。
図2に示すアウトフェージング増幅器2では、第1の伝送線路18の電気長θ1及び第2の伝送線路20の電気長θ2のそれぞれが、波長λの4分の1の長さである。
実施の形態3では、第1の伝送線路31の電気長θ11と、第2の伝送線路32の電気長θ12との総和が、波長λの2分の1の長さであるアウトフェージング増幅器2について説明する。
第1の伝送線路31の一端は、第1のトランジスタ13の出力端子13b及び第1の補償サセプタンス回路19の一端のそれぞれと接続されており、第1の伝送線路31の他端は、合成点22と接続されている。
第1の伝送線路31の電気長は、θ11であり、第1の伝送線路31の特性インピーダンスは、Z1である。
第2の伝送線路32の一端は、第2のトランジスタ14の出力端子14b及び第2の補償サセプタンス回路21の一端のそれぞれと接続されており、第2の伝送線路32の他端は、合成点22と接続されている。
第2の伝送線路32の電気長は、θ12であり、第2の伝送線路32の特性インピーダンスは、Z2である。
第1の伝送線路31の電気長θ11と、第2の伝送線路32の電気長θ12との総和Σθは、以下の式(3)に示すように、波長λの2分の1の長さである。
Σθ=θ11+θ12=λ/2 (3)
例えば、λ/2の長さが、180度の電気長であれば、例えば、第1の伝送線路31の電気長θ11が120度で、第2の伝送線路32の電気長θ12が60度であればよい。しかし、これは一例に過ぎず、例えば、第1の伝送線路31の電気長θ11が130度で、第2の伝送線路32の電気長θ12が50度であってもよい。
実施の形態3では、第1の伝送線路26の電気長θ11と、第2の伝送線路27の電気長θ12との総和が、λ/2の長さであるアウトフェージング増幅器2について説明する。
第1の伝送線路33の一端は、第1のトランジスタ13の出力端子13b及び第1の補償サセプタンス回路19の一端のそれぞれと接続されており、第1の伝送線路33の他端は、合成点22と接続されている。
第1の伝送線路33の電気長は、θ13であり、第1の伝送線路33の特性インピーダンスは、Z3である。
第2の伝送線路34の一端は、第2のトランジスタ24の出力端子24b及び第2の補償サセプタンス回路21の一端のそれぞれと接続されており、第2の伝送線路34の他端は、合成点22と接続されている。
第2の伝送線路34の電気長は、θ14であり、第2の伝送線路34の特性インピーダンスは、Z4である。
第1の伝送線路33の電気長θ13と、第2の伝送線路34の電気長θ14との総和Σθは、以下の式(4)に示すように、λ/2の長さである。
Σθ=θ13+θ14=λ/2 (4)
例えば、λ/2の長さが、180度の電気長であれば、例えば、第1の伝送線路33の電気長θ13が140度で、第2の伝送線路34の電気長θ14が40度であればよい。しかし、これは一例に過ぎず、例えば、第1の伝送線路33の電気長θ13が100度で、第2の伝送線路34の電気長θ14が80度であってもよい。
しかし、これは一例に過ぎず、図16に示すように、第1の伝送線路18、第1の補償サセプタンス回路19、第2の伝送線路20及び第2の補償サセプタンス回路21のそれぞれが、集中定数回路に置き換えられていてもよい。
コイル51及びコイル52は、第1の伝送線路18の代わりに置き換えられた集中定数回路であり、第1の伝送線路18と同様に、第1のトランジスタ13から出力された増幅後の第1の信号Pin1’を伝送する。
コイル51の一端は、第1のトランジスタ13の出力端子13bと接続され、コイル51の他端は、コイル52の一端及びコンデンサ53の一端のそれぞれと接続されている。
コイル52の一端は、コイル51の他端及びコンデンサ53の一端のそれぞれと接続され、コイル52の他端は、合成点22と接続されている。
コンデンサ53は、第1の補償サセプタンス回路19の代わりに置き換えられた集中定数回路である。
コンデンサ53の一端は、コイル51の他端及びコイル52の一端のそれぞれと接続され、コンデンサ53の他端は、接地されている。
コンデンサ54の一端は、第2のトランジスタ14の出力端子14b及びコイル55の一端のそれぞれと接続され、コンデンサ54の他端は、合成点22及びコイル56の一端のそれぞれと接続されている。
コイル55及びコイル56は、第2の補償サセプタンス回路21の代わりに置き換えられた集中定数回路である。
コイル55の一端は、第2のトランジスタ14の出力端子14b及びコンデンサ54の一端のそれぞれと接続され、コイル55の他端は、接地されている。
コイル56の一端は、コンデンサ54の他端及び合成点22のそれぞれと接続され、コイル56の他端は、接地されている。
しかし、これは一例に過ぎず、図14に示す合成回路17において、第1の伝送線路31、第1の補償サセプタンス回路19、第2の伝送線路32及び第2の補償サセプタンス回路21のそれぞれが、図16に示すような集中定数回路に置き換えられていているものであってもよい。
また、図15に示す合成回路25において、第1の伝送線路33、第1の補償サセプタンス回路19、第2の伝送線路34及び第2の補償サセプタンス回路21のそれぞれが、図16に示すような集中定数回路に置き換えられていているものであってもよい。
Claims (15)
- 第1の信号を増幅し、増幅後の第1の信号を出力する第1のトランジスタと、
第2の信号を増幅し、増幅後の第2の信号を出力する第2のトランジスタと、
前記第1のトランジスタにより増幅される第1の信号の電力と前記第2のトランジスタにより増幅される第2の信号の電力との総和電力が、第1の閾値よりも小さいとき、前記増幅される第1の信号の振幅が、前記増幅される第2の信号の振幅よりも大きく、前記増幅される第1の信号の位相と前記増幅される第2の信号の位相との位相差が一定であれば、
互いの振幅が異なり、かつ、互いの位相が異なる、2つの信号の合成として、前記第1のトランジスタから出力された増幅後の第1の信号と、前記第2のトランジスタから出力された増幅後の第2の信号とを合成する合成回路と
を備えたアウトフェージング増幅器。 - 前記総和電力が、前記第1の閾値以上であり、かつ、第2の閾値よりも小さいとき、前記増幅される第1の信号の振幅と、前記増幅される第2の信号の振幅とが等しく、前記総和電力の増加に伴って、前記増幅される第1の信号の位相と前記増幅される第2の信号の位相との位相差が減少すれば、
前記合成回路は、互いの振幅が等しく、かつ、互いの位相が異なる、2つの信号の合成として、前記第1のトランジスタから出力された増幅後の第1の信号と、前記第2のトランジスタから出力された増幅後の第2の信号とを合成することを特徴とする請求項1記載のアウトフェージング増幅器。 - 前記総和電力が、前記第2の閾値以上であるとき、前記増幅される第1の信号の振幅と、前記増幅される第2の信号の振幅とが等しく、前記増幅される第1の信号の位相と前記増幅される第2の信号の位相とが等しければ、
前記合成回路は、互いの振幅が等しく、かつ、互いの位相が等しい、2つの信号の合成として、前記第1のトランジスタから出力された増幅後の第1の信号と、前記第2のトランジスタから出力された増幅後の第2の信号とを合成することを特徴とする請求項2記載のアウトフェージング増幅器。 - 前記合成回路は、
前記第1のトランジスタの出力端子と一端が接続されており、前記第1のトランジスタから出力された増幅後の第1の信号を伝送する第1の伝送線路と、
前記第2のトランジスタの出力端子と一端が接続されて、前記第1の伝送線路の他端と他端が接続されており、前記第2のトランジスタから出力された増幅後の第2の信号を伝送する第2の伝送線路とを備えていることを特徴とする請求項1記載のアウトフェージング増幅器。 - 前記増幅される第1の信号の波長と前記増幅される第2の信号の波長とが同じ波長であり、
前記第1の伝送線路の電気長は、前記増幅される第1の信号の波長の4分の1の長さであり、
前記第2の伝送線路の電気長は、前記増幅される第2の信号の波長の4分の1の長さであることを特徴とする請求項4記載のアウトフェージング増幅器。 - 前記増幅される第1の信号の波長と前記増幅される第2の信号の波長とが同じ波長であり、
前記第1の伝送線路の電気長と前記第2の伝送線路の電気長との総和が、前記増幅される第1の信号の波長の2分の1の長さであることを特徴とする請求項4記載のアウトフェージング増幅器。 - 前記第2のトランジスタから出力可能な増幅後の第2の信号の最大電力が、前記第1のトランジスタから出力可能な増幅後の第1の信号の最大電力よりも大きいことを特徴とする請求項1記載のアウトフェージング増幅器。
- 前記総和電力が、前記第1の閾値よりも小さいときに、前記増幅される第1の信号の振幅が、前記増幅される第2の信号の振幅よりも小さくても、
前記合成回路は、互いの振幅が異なり、かつ、互いの位相が異なる、2つの信号の合成として、前記第1のトランジスタから出力された増幅後の第1の信号と、前記第2のトランジスタから出力された増幅後の第2の信号とを合成することを特徴とする請求項7記載のアウトフェージング増幅器。 - 前記総和電力が、前記第1の閾値以上であり、かつ、第2の閾値よりも小さいとき、前記増幅される第2の信号の振幅が、前記増幅される第1の信号の振幅よりも大きく、前記総和電力の増加に伴って、前記増幅される第1の信号の位相と前記増幅される第2の信号の位相との位相差が減少すれば、
前記合成回路は、互いの振幅が異なり、かつ、互いの位相が異なる、2つの信号の合成として、前記第1のトランジスタから出力された増幅後の第1の信号と、前記第2のトランジスタから出力された増幅後の第2の信号とを合成することを特徴とする請求項8記載のアウトフェージング増幅器。 - 前記総和電力が、前記第2の閾値以上であるとき、前記増幅される第2の信号の振幅が、前記増幅される第1の信号の振幅よりも大きく、前記増幅される第1の信号の位相と前記増幅される第2の信号の位相とが等しければ、
前記合成回路は、互いの振幅が異なり、かつ、互いの位相が等しい、2つの信号の合成として、前記第1のトランジスタから出力された増幅後の第1の信号と、前記第2のトランジスタから出力された増幅後の第2の信号とを合成することを特徴とする請求項9記載のアウトフェージング増幅器。 - 前記合成回路は、
前記第1のトランジスタの出力端子と一端が接続されており、前記第1のトランジスタから出力された増幅後の第1の信号を伝送する第1の伝送線路と、
前記第2のトランジスタの出力端子と一端が接続されて、前記第1の伝送線路の他端と他端が接続されており、前記第2のトランジスタから出力された増幅後の第2の信号を伝送する第2の伝送線路とを備え、
前記第1の伝送線路の特性インピーダンスが前記第2の伝送線路の特性インピーダンスよりも高いことを特徴とする請求項8記載のアウトフェージング増幅器。 - 前記増幅される第1の信号の波長と前記増幅される第2の信号の波長とが同じ波長であり、
前記第1の伝送線路の電気長は、前記増幅される第1の信号の波長の4分の1の長さであり、
前記第2の伝送線路の電気長は、前記増幅される第2の信号の波長の4分の1の長さであることを特徴とする請求項11記載のアウトフェージング増幅器。 - 前記増幅される第1の信号の波長と前記増幅される第2の信号の波長とが同じ波長であり、
前記第1の伝送線路の電気長と前記第2の伝送線路の電気長との総和が、前記増幅される第1の信号の波長の2分の1の長さであることを特徴とする請求項11記載のアウトフェージング増幅器。 - 前記第1のトランジスタの入力端子は、前記第1のトランジスタのスレッシュホールド電圧以下のバイアス電圧が印加されており、
前記第2のトランジスタの入力端子は、前記第2のトランジスタのスレッシュホールド電圧以下のバイアス電圧が印加されていることを特徴とする請求項1記載のアウトフェージング増幅器。 - 通信用信号として、前記増幅される第1の信号及び前記増幅される第2の信号のそれぞれを増幅する増幅器として、請求項1から請求項14のうちのいずれか1項記載のアウトフェージング増幅器を備えていることを特徴とする通信装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/026774 WO2021005633A1 (ja) | 2019-07-05 | 2019-07-05 | アウトフェージング増幅器及び通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6949281B2 true JP6949281B2 (ja) | 2021-10-13 |
JPWO2021005633A1 JPWO2021005633A1 (ja) | 2021-10-28 |
Family
ID=74113907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021530333A Active JP6949281B2 (ja) | 2019-07-05 | 2019-07-05 | アウトフェージング増幅器及び通信装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6949281B2 (ja) |
WO (1) | WO2021005633A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023238417A1 (ja) * | 2022-06-09 | 2023-12-14 | 住友電気工業株式会社 | アウトフェージング増幅器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8384475B2 (en) * | 2007-11-19 | 2013-02-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Composite amplifier, a radio terminal and a method for improving the efficiency of the composite amplifier |
JP2013519307A (ja) * | 2010-02-03 | 2013-05-23 | マサチューセッツ インスティテュート オブ テクノロジー | 無線周波数(rf)増幅器回路および関係する技法 |
WO2014075736A1 (en) * | 2012-11-16 | 2014-05-22 | Nokia Solutions And Networks Oy | Input amplitude modulated outphasing with an unmatched combiner |
US9190967B2 (en) * | 2013-03-13 | 2015-11-17 | Futurewei Technologies Inc. | Apparatus and method for asymmetrically driven partial outphasing power amplifier |
EP2838195B1 (en) * | 2013-08-14 | 2018-10-03 | Ampleon Netherlands B.V. | Combiner circuit for a class-e outphasing power amplifier |
US9899976B2 (en) * | 2016-06-17 | 2018-02-20 | Infineon Technologies Americas Corp. | Compact chireix combiner and impedance matching circuit |
US9882535B2 (en) * | 2016-06-28 | 2018-01-30 | Infineon Technologies Ag | Doherty-Chireix combined amplifier |
-
2019
- 2019-07-05 JP JP2021530333A patent/JP6949281B2/ja active Active
- 2019-07-05 WO PCT/JP2019/026774 patent/WO2021005633A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2021005633A1 (ja) | 2021-01-14 |
JPWO2021005633A1 (ja) | 2021-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10305437B2 (en) | Doherty amplifier | |
US8988147B2 (en) | Multi-way Doherty amplifier | |
JP4715994B2 (ja) | ドハティ増幅器並列運転回路 | |
US8837629B2 (en) | Extended bandwidth digital Doherty transmitter | |
US20120032738A1 (en) | Power amplifier | |
WO2014019071A1 (en) | Extended bandwidth digital doherty transmitter | |
JP6612910B2 (ja) | スイッチト増幅器 | |
US7710202B2 (en) | Amplifier | |
Chaudhry et al. | A load modulated balanced amplifier with linear gain response and wide high-efficiency output power back-off region | |
CN113826320B (zh) | 多赫蒂放大器和通信装置 | |
US10084413B2 (en) | Doherty power amplifier and transmitter | |
Faraji et al. | An RF-input Chireix outphasing power amplifier | |
JP6949281B2 (ja) | アウトフェージング増幅器及び通信装置 | |
US7453320B2 (en) | Amplifier | |
US20210218375A1 (en) | Load modulated balanced power amplifier integrated circuits including transformer-based hybrid splitter/combiner circuits | |
JP5754362B2 (ja) | 増幅器 | |
JP6972431B2 (ja) | ドハティ増幅器及び通信装置 | |
JP2010226249A (ja) | 増幅装置 | |
JP2005086447A (ja) | 電力合成形増幅器 | |
JP7292529B1 (ja) | ドハティ増幅器 | |
KR101500570B1 (ko) | 비대칭 도허티 전력 증폭기 | |
WO2023157270A1 (ja) | 増幅器および信号分配方法 | |
JP2004289492A (ja) | ドハーティ増幅器 | |
JP2006319533A (ja) | 増幅器 | |
US20220077825A1 (en) | Digital Doherty Transmitter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210708 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6949281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |