WO2023238417A1 - アウトフェージング増幅器 - Google Patents

アウトフェージング増幅器 Download PDF

Info

Publication number
WO2023238417A1
WO2023238417A1 PCT/JP2022/030874 JP2022030874W WO2023238417A1 WO 2023238417 A1 WO2023238417 A1 WO 2023238417A1 JP 2022030874 W JP2022030874 W JP 2022030874W WO 2023238417 A1 WO2023238417 A1 WO 2023238417A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
amplitude
power
output power
amplifier
Prior art date
Application number
PCT/JP2022/030874
Other languages
English (en)
French (fr)
Inventor
住吉高志
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Publication of WO2023238417A1 publication Critical patent/WO2023238417A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Definitions

  • the present disclosure relates to an outphasing amplifier.
  • This application claims priority based on Japanese Application No. 2022-093858 filed on June 9, 2022, and incorporates all the contents described in the said Japanese application.
  • An outphasing amplifier is known as an amplifier that amplifies high frequency signals such as microwaves.
  • the outphasing amplifier includes a signal processor, two amplifiers and a combiner.
  • the signal processor outputs two signals with outphasing angles changed based on the amplitude of the input signal.
  • the two amplifiers each amplify the two signals output from the signal processor.
  • the combiner includes a combiner that combines two output signals amplified by two amplifiers into one output signal. It is known to use a Chireix synthesizer as a synthesizer (for example, Patent Document 1).
  • An embodiment of the present disclosure includes a first amplifier that amplifies a first signal, a second amplifier that amplifies a second signal, a first signal amplified by the first amplifier, and a second signal amplified by the second amplifier.
  • a synthesizer for synthesizing signals and outputting the synthesized signal as an output signal, and setting the amplitude of the second signal to be greater than or equal to the amplitude of the first signal when setting the output power of the output signal to the maximum;
  • the amplitude of the second signal is set smaller than the amplitude of the first signal, and when setting the output power to the maximum, the outphasing angle of the first signal and the second signal.
  • a signal processor that outputs the first signal and the second signal by setting the outphasing angle to be larger than the outphasing angle when the output power is set to a minimum.
  • An embodiment of the present disclosure includes a first amplifier that amplifies a first signal, a second amplifier that amplifies a second signal, a first signal amplified by the first amplifier, and a second signal amplified by the second amplifier.
  • a synthesizer for synthesizing signals and outputting the synthesized signal as an output signal, the amplitude of the second signal is greater than or equal to the amplitude of the first signal when the output power of the output signal is maximum, and the When the output power is minimum, the amplitude of the second signal is smaller than the amplitude of the first signal, and when the output power is maximum, the outphasing angle of the first signal and the second signal is equal to the output power.
  • the outphasing amplifier is larger than the outphasing angle when the power is at a minimum.
  • FIG. 1 is a block diagram of an outphasing amplifier according to a first embodiment.
  • FIG. 2 is a block diagram of the outphasing amplifier according to the first embodiment.
  • FIG. 3 is a block diagram of an outphasing amplifier according to Comparative Example 1.
  • FIG. 4 is a Smith chart of impedance in Comparative Example 1.
  • FIG. 5 is a Smith chart of impedance in Example 1.
  • FIG. 6 is a diagram showing the outphasing angle ⁇ with respect to the output power Po in Comparative Example 2.
  • FIG. 7 is a diagram showing amplitudes Aa and Ab with respect to output power Po in Comparative Example 2.
  • FIG. 8A is a schematic diagram of the output power vector in Comparative Example 2.
  • FIG. 8B is a schematic diagram of the output power vector in Comparative Example 2.
  • FIG. 8A is a schematic diagram of the output power vector in Comparative Example 2.
  • FIG. 8B is a schematic diagram of the output power vector in Comparative Example 2.
  • FIG. 8A is
  • FIG. 9 is a diagram showing the outphasing angle ⁇ of the input signal with respect to the output power Po in the first embodiment.
  • FIG. 10 is a diagram showing amplitudes Aa and Ab with respect to output power Po in Example 1.
  • FIG. 11A is a schematic diagram of an output power vector in Example 1.
  • FIG. 11B is a schematic diagram of the output power vector in Example 1.
  • FIG. 11C is a schematic diagram of the output power vector in Example 1.
  • FIG. 12 is a diagram showing the outphasing angle ⁇ with respect to the output power Po in the first modification of the first embodiment.
  • FIG. 13 is a diagram showing the amplitudes Aa and Ab with respect to the output power Po in the second modification of the first embodiment.
  • FIG. 14 is a diagram showing the amplitudes Aa and Ab with respect to the output power Po in the third modification of the first embodiment.
  • FIG. 15 is a block diagram of an outphasing amplifier according to the second embodiment.
  • FIG. 16 is a diagram showing drain efficiency versus output voltage in Example 1 and Comparative Example 1.
  • the impedance seen from the amplifier to the synthesizer can be set so as to improve the characteristics.
  • the outphasing angles of the two signals deviate from a predetermined range, high frequency characteristics such as drain efficiency in the two amplifiers deteriorate. Therefore, if the range of outphasing angles of the two signals is set narrowly, the dynamic range becomes small.
  • the present disclosure has been made in view of the above problems, and aims to increase the dynamic range of an outphasing amplifier.
  • the dynamic range of the outphasing amplifier can be increased.
  • An embodiment of the present disclosure includes a first amplifier that amplifies a first signal, a second amplifier that amplifies a second signal, and a first signal amplified by the first amplifier and amplified by the second amplifier. a synthesizer that synthesizes a second signal and outputs the synthesized signal as an output signal, and sets the amplitude of the second signal to be greater than the amplitude of the first signal when setting the output power of the output signal to the maximum.
  • the amplitude of the second signal is set smaller than the amplitude of the first signal when the output power is set to the minimum, and the amplitude of the first signal and the second signal is set smaller than the amplitude of the first signal when the output power is set to the maximum.
  • the outphasing amplifier includes a signal processor that sets an outphasing angle larger than the outphasing angle when the output power is set to a minimum, and outputs the first signal and the second signal. This allows the dynamic range to be increased.
  • the saturation power of the first amplifier can be made smaller than the saturation power of the second amplifier.
  • the signal processor may set the amplitude of the second signal to be larger than the amplitude of the first signal when setting the output power to a maximum.
  • the signal processor when setting the output power within a first range, sets the amplitude of the second signal to be larger than the amplitude of the first signal. and setting the output power within a second range smaller than the first range, the amplitude of the second signal may be set such that the amplitude of the second signal becomes smaller as the output power becomes smaller. can.
  • the signal processor can set the amplitude of the first signal to a constant value regardless of the output power.
  • the signal processor when setting the output power within the first range, sets the amplitude of the second signal to a constant value regardless of the output power, and When setting the power within a second range smaller than the first range, the amplitude of the second signal can be set such that the amplitude of the second signal becomes smaller as the output power becomes smaller.
  • the signal processor may set the outphasing angle such that the outphasing angle becomes smaller as the output power becomes smaller.
  • the synthesizer may be a Shiley synthesizer.
  • An embodiment of the present disclosure includes a first amplifier that amplifies a first signal, a second amplifier that amplifies a second signal, a first signal amplified by the first amplifier, and a first signal amplified by the second amplifier. a synthesizer that synthesizes the synthesized signals with a second signal and outputs the synthesized signal as an output signal, and when the output power of the output signal is maximum, the amplitude of the second signal is greater than or equal to the amplitude of the first signal.
  • the amplitude of the second signal is smaller than the amplitude of the first signal
  • the outphasing angle of the first signal and the second signal is , an outphasing amplifier having a larger outphasing angle than the outphasing angle when the output power is at a minimum. This allows the dynamic range to be increased.
  • FIG. 1 is a block diagram of an outphasing amplifier according to a first embodiment.
  • an amplifier 10 first amplifier
  • an amplifier 11 second amplifier
  • a high frequency signal is input to the input terminal Tin as an input signal Si.
  • the frequency of the high frequency signal is, for example, 0.5 GHz or more and 10 GHz or less.
  • the signal processor 20 processes the input signal Si and outputs it as two signals Sia (first signal) and signal Sib (second signal).
  • the signal Sia is input to the amplifier 10 via the matching circuit 30.
  • the matching circuit 30 matches the output impedance of the signal processor 20 and the input impedance of the amplifier 10.
  • the amplifier 10 amplifies the signal Sia input via the matching circuit 30 and outputs the amplified signal Soa via the matching circuit 32.
  • the signal Soa that has passed through the matching circuit 32 is input to the combiner 16.
  • the matching circuit 32 matches the output impedance of the amplifier 10 and the input impedance of the synthesizer 16.
  • Signal Sib is input to amplifier 11 via matching circuit 31.
  • the matching circuit 31 matches the output impedance of the signal processor 20 and the input impedance of the amplifier 11.
  • the amplifier 11 amplifies the signal Sib input via the matching circuit 31 and outputs the amplified signal Sob via the matching circuit 33.
  • the signal Sob that has passed through the matching circuit 33 is input to the combiner 16.
  • the matching circuit 33 matches the output impedance of the amplifier 11 and the input impedance of the synthesizer 16.
  • a combiner 16 combines signals Soa and Sob. The combined signal is output from the output terminal Tout as the output signal So.
  • the bias circuit 34 supplies the bias voltage Vg1 to the gate G of the amplifier 10 and suppresses the signal Sia from leaking to the bias terminal.
  • the bias circuit 36 supplies the bias voltage Vd1 to the drain D of the amplifier 10 and suppresses the signal Soa amplified by the amplifier 10 from leaking to the bias terminal.
  • the bias circuit 35 supplies the bias voltage Vg2 to the gate G of the amplifier 11, and suppresses leakage of the signal Sib to the bias terminal.
  • the bias circuit 37 supplies the bias voltage Vd2 to the drain D of the amplifier 11, and suppresses the signal Sob amplified by the amplifier 11 from leaking to the bias terminal.
  • the amplifiers 10 and 11 include, for example, FETs (Field Effect Transistors) 18 and 19, respectively. Sources S of FETs 18 and 19 are grounded, signals Sia and Sib are input to gates G via matching circuits 30 and 31, respectively, and drains D output an amplified signal.
  • the FETs 18 and 19 are, for example, GaN HEMT (Gallium Nitride High Electron Mobility Transistor) or LDMOS (Laterally Diffused Metal O xide Semiconductor).
  • the amplifiers 10 and 11 may each be provided with multi-stage FETs. The size (for example, gate width) of FET 18 of amplifier 10 is smaller than the size (for example, gate width of FET 19) of FET 19 of amplifier 11.
  • the matching circuits 30, 31, 32, and 33 are designed so that high frequency characteristics such as drain efficiency are optimized when, for example, the amplifiers 10 and 11 output saturated power. This improves high frequency characteristics such as drain efficiency when the amplifiers 10 and 11 amplify the signals Sia and Sib.
  • the signal processor 20 is, for example, a Signal Processing Unit, which digitally processes the input signal Si and outputs signals Sia and Sib.
  • the outphasing amplifier 100 outputs an output signal So having an output power amplitude corresponding to the input power amplitude of the input signal Si. Since the signal processor 20 outputs an output signal So that depends on the amplitude of the input signal Si, the outphasing angles of the signals Sia and Sib are set depending on the amplitude of the input signal Si.
  • FIG. 2 is a block diagram of the outphasing amplifier according to the first embodiment.
  • the combiner 16 is, for example, a Siley combiner.
  • the combiner 16 includes an inductor L1, a capacitor C1, and impedance converters 14 and 15.
  • Capacitor C1 is shunt-connected to node N1 through which signal Soa passes.
  • the inductor L1 is shunt-connected to the node N2 through which the signal Sob passes.
  • Impedance converters 14 and 15 convert the output impedances of matching circuits 32 and 33, respectively, to twice (100 ⁇ ) the standard impedance (for example, 50 ⁇ ). As a result, the impedance seen from the output terminal Tout to the node N3 becomes the standard impedance (50 ⁇ ).
  • Impedance converters 14 and 15 are transmission lines having an electrical length of ⁇ /4, for example. ⁇ is the wavelength at the center frequency of the operating frequency band of outphasing amplifier 100. The electrical length of impedance converters 14 and 15 is, for example, 3 ⁇ /16 or more and 5 ⁇ /16 or less.
  • ⁇ be the outphasing angle of the signals Sia and Sib output from the signal processor 20, and let Aa and Ab be the amplitudes of the power of the signals Sia and Sib, respectively.
  • the outphasing angle ⁇ is 0°
  • the outphasing angle ⁇ is 90°.
  • the amplifiers 10 and 11 amplify the signals Sia and Sib and output the signals Soa and Sob
  • the phase difference between the signal Sia and the signal Sib is the same as the phase difference between the amplified signal Soa and the signal Sob. It is.
  • the outphasing angle is also ⁇ for the signal Soa and the signal Sob.
  • the powers of signals Soa and Sob input from matching circuits 32 and 33 to combiner 16, respectively, are assumed to be Pa and Pb, respectively.
  • FIG. 3 is a block diagram of an outphasing amplifier according to Comparative Example 1. As shown in FIG. 3, in the outphasing amplifier 110 of Comparative Example 1, the inductor L1 and capacitor C1 are not provided in the combiner 16a. In this way, combiner 16a is not a Shiley combiner. The other configurations are the same as those in FIG. 2 of the first embodiment.
  • FIG. 4 is a Smith chart of impedance in Comparative Example 1, and is a Smith chart of impedances Za and Zb when looking at the synthesizer 16a from the matching circuits 32 and 33.
  • point 50 indicates when the outphasing angle ⁇ is 0°
  • point 51 indicates when the outphasing angle ⁇ is 90°.
  • the impedance Za moves along the locus of the lower half of the arc from point 50 to point 51 as shown by arrow 52.
  • Impedance Zb moves along the upper half of the arc from point 50 to point 51 as indicated by arrow 53.
  • the matching circuits 32 and 33 control the amplifiers 10 and 11 so that the high frequency characteristics of the amplifiers 10 and 11 are optimal (for example, the drain efficiency is maximum) when the impedances Za and Zb are real numbers (for example, twice the standard impedance). Convert the output impedance. As a result, in FIG. 4, the characteristics of amplifiers 10 and 11 are maximized when impedances Za and Zb are real numbers. At points 50 and 51 impedances Za and Zb are real numbers.
  • the range of the outphasing angle ⁇ actually used is, for example, 20° or more and 70° or less. In this range, the reactance components (imaginary components) of impedances Za and Zb are large, and the load impedances of amplifiers 10 and 11 deviate from their optimum values.
  • the synthesizer 16a which is not a Siley synthesizer, is used as in Comparative Example 1, the load impedances of the amplifiers 10 and 11 will deviate from the optimum value in the range of outphasing angles actually used, resulting in deterioration of characteristics such as efficiency. Put it away.
  • FIG. 5 is a Smith chart of impedance in Example 1, and is a Smith chart of impedances Za and Zb when looking at the synthesizer 16 from the matching circuits 32 and 33.
  • the impedance Za has a positive reactance component on the Smith chart of impedance, compared to FIG. 4 of Comparative Example 1 while maintaining the overall arc shape. Shift in the direction and rotate in the counterclockwise direction.
  • the impedance Zb can be changed so that the reactance component shifts in the negative direction and in the clockwise direction compared to Comparative Example 1, while maintaining the overall arc shape on the impedance Smith chart. Rotate to .
  • the reactance component of the impedance Za at the point 50a when the outphasing angle ⁇ is 0° and at the point 51a when the outphasing angle ⁇ is 90° is positive.
  • the impedance Za approaches the real axis and the reactance component becomes small. Therefore, the load impedance of the amplifier 10 becomes close to the optimum value.
  • the reactance component of the impedance Zb at the point 50b when the outphasing angle ⁇ is 0° and at the point 51b when the outphasing angle ⁇ is 90° is negative.
  • the impedance Zb approaches the real axis and the reactance component becomes small. Therefore, the load impedance of the amplifier 11 becomes close to the optimum value. This improves high frequency characteristics such as drain efficiency.
  • FIG. 6 is a diagram showing the outphasing angle ⁇ with respect to the output power Po in Comparative Example 2.
  • the horizontal axis in FIG. 6 is the output power Po
  • the vertical axis is the outphasing angle ⁇ .
  • FIG. 7 is a diagram showing amplitudes Aa and Ab with respect to output power Po in Comparative Example 2.
  • the horizontal axis of FIG. 7 is the output power Po of the signal So output from the output terminal Tout
  • the vertical axis is the amplitude Aa of the signal Sia and the amplitude Ab of the signal Sib output from the signal processor 20.
  • the range R ⁇ in which the outphasing angle ⁇ is changed is between the maximum angle ⁇ 1 and the minimum angle ⁇ 2.
  • the range R ⁇ is determined within a range in which the reactance components of impedances Za and Zb do not become large.
  • the load impedances of the amplifiers 10 and 11 are close to the optimum value, so that deterioration of high frequency characteristics such as drain efficiency can be suppressed.
  • the range RP in which the output power Po is changed is the range between the maximum power P4 and the minimum power P5.
  • the range RP is determined by the range R ⁇ of the outphasing angle ⁇ .
  • the maximum power P4 is the output power Po when the outphasing angle ⁇ is the maximum angle ⁇ 1.
  • the minimum power P5 is the output power Po when the outphasing angle ⁇ is the minimum angle ⁇ 2.
  • the signal processor 20 sets the outphasing angle ⁇ to the maximum angle ⁇ 1 when the output power Po is the maximum power P4, and sets the outphasing angle ⁇ to be smaller than the angle ⁇ 1 when the output power Po is the minimum power P5. Set to the minimum angle ⁇ 2.
  • the signal processor 20 gradually sets the outphasing angle ⁇ to be smaller as the output power Po goes from the power P4 to the power P5.
  • the signal processor 20 sets the amplitude Aa of the signal Sia and the amplitude Ab of the signal Sib to the amplitude A@sat.
  • the amplitude A@sat is the amplitude of the signal Sia and the signal Sib at which the output powers Pa and Pb of the amplifiers 10 and 11 become saturated powers. Since the saturation powers of amplifiers 10 and 11 are approximately the same, amplitude Aa and amplitude Ab are approximately the same.
  • 8A and 8B are schematic diagrams of output power vectors in Comparative Example 2.
  • the outphasing angle will be explained.
  • the angle ⁇ is called an outphasing angle.
  • the outphasing angle ⁇ is 0°
  • the phase difference between the signal Soa and the signal Sob is 180°
  • the outphasing angle ⁇ is 90°
  • the phase difference between the signal Soa and the signal Sob is 0°.
  • the power P4 becomes a composite vector of the power Pa and the power Pb.
  • the amplitude Aa of the signal Sia and the amplitude Ab of the signal Sib are the amplitude A@sat. Therefore, power Pa and power Pb become saturated power P@sat of amplifiers 10 and 11.
  • the outphasing angle ⁇ is an angle ⁇ 2 smaller than the angle ⁇ 1.
  • Power P5 is a composite vector of power Pa and power Pb. Since the angle ⁇ 2 in FIG. 8B is smaller than the angle ⁇ 1 in FIG. 8A, the power P5 is smaller than the power P4.
  • the amplifiers 10 and 11 are matched so that characteristics such as drain efficiency are improved at the saturation power P@sat. Thereby, the output power Po can be changed from the maximum power P4 to the minimum power P5 while maintaining characteristics such as drain efficiency.
  • the maximum power P4 is 48 dBm
  • the minimum power P5 is 38 dBm
  • the minimum power P5 is 10 dB lower than the maximum power P4
  • the dynamic range is 10 dB.
  • the dynamic range is the amplitude of the output power Po.
  • base station amplifiers are required to further improve the dynamic range depending on the modulation method.
  • the range R ⁇ of the outphasing angle ⁇ has to be widened. However, if the range R ⁇ is widened, there will be a portion in FIG. 5 where the reactance components of the impedances Za and Zb become large within the range R ⁇ .
  • FIG. 9 is a diagram showing the outphasing angle ⁇ of the input signal with respect to the output power Po in the first embodiment.
  • the horizontal axis in FIG. 9 is the output power Po
  • the vertical axis is the outphasing angle ⁇ .
  • FIG. 10 is a diagram showing amplitudes Aa and Ab with respect to output power Po in Example 1.
  • the horizontal axis of FIG. 10 is the output power Po of the signal So output from the outphasing amplifier 100
  • the vertical axis is the amplitude Aa of the signal Sia and the amplitude Ab of the signal Sib output from the signal processor 20.
  • the range R ⁇ of the outphasing angle ⁇ is the same as the range R ⁇ in FIG. 6 in Comparative Example 2.
  • the maximum angle ⁇ 1 and the minimum angle ⁇ 2 of the outphasing angle ⁇ are the same values as the maximum angle ⁇ 1 and the minimum angle ⁇ 2 of Comparative Example 2.
  • the range RP of the output power Po is wider than the range RP of FIG. 7 in Comparative Example 2.
  • the maximum power of the output power Po is P1, and the minimum power is P2.
  • the maximum power P1 and the minimum power P2 of Example 1 are not necessarily the same as the maximum power P4 and minimum power P5 in FIG. 6 of Comparative Example 2.
  • the maximum power P1 is comparable to the maximum power P4 in Comparative Example 2, but the minimum power P2 is smaller than the minimum power P5 in Comparative Example 2.
  • the signal processor 20 sets the outphasing angle ⁇ to the maximum angle ⁇ 1 when the output power Po is the maximum power P1, and sets the outphasing angle to the maximum angle ⁇ 1 when the output power Po is the minimum power P2. Set to a small minimum angle ⁇ 2.
  • the signal processor 20 gradually sets the outphasing angle ⁇ to be smaller as the output power Po goes from the maximum power P1 to the minimum power P2.
  • the outphasing angle ⁇ is an intermediate angle ⁇ 3.
  • the outphasing angle ⁇ changes linearly with respect to the output power Po, but it may change in a curve.
  • range RP is divided into range RP1 and range RP2.
  • the range RP1 is a range in which the output power Po is between the maximum power P1 and the intermediate power P3, and the range RP2 is the range in which the output power Po is between the intermediate power P3 and the minimum power P2.
  • the signal processor 20 sets the amplitude Aa of the signal Sia to the amplitude Aa@sat, and sets the amplitude Ab of the signal Sib to the amplitude Ab@sat.
  • the amplitude Aa@sat is the amplitude Aa at which the output power Pa of the amplifier 10 becomes the saturated power
  • the amplitude Ab@sat is the amplitude Ab at which the output power Pb of the amplifier 11 becomes the saturated power.
  • the signal processor 20 sets the amplitude Aa of the signal Sia to the amplitude Aa@sat.
  • the signal processor 20 gradually reduces the amplitude Ab of the signal Sib from the amplitude Ab@sat to the amplitude Ab2.
  • the amplitude Ab is smaller than the amplitude Aa.
  • the amplitude Ab changes linearly with respect to the output power Po in the range RP2, but it may change in a curved manner.
  • FIG. 11A to 11C are schematic diagrams of output power vectors in Example 1.
  • the outphasing angle ⁇ is the maximum angle ⁇ 1.
  • the maximum power P1 is a composite vector of power Pa and power Pb.
  • the power Pa is the saturated power Pa@sat of the amplifier 10
  • the power Pb is the saturated power Pb@sat of the amplifier 11.
  • the output power Po is an intermediate power P3
  • the outphasing angle ⁇ is an intermediate angle ⁇ 3 smaller than the maximum angle ⁇ 1.
  • the intermediate power P3 is a composite vector of the power Pa and the power Pb.
  • the power Pa is the saturated power Pa@sat of the amplifier 10
  • the power Pb is the saturated power Pb@sat of the amplifier 11. Since the angle ⁇ 3 in FIG. 11B is smaller than the angle ⁇ 1 in FIG. 11A, the intermediate power P3 is smaller than the maximum power P1.
  • power Pa and power Pb are saturated power Pa@sat and saturated power Pb@sat, respectively. Therefore, the amplifiers 10 and 11 can operate under matching conditions where high frequency characteristics such as drain efficiency are maximized. Further, in the range R ⁇ of the outphasing angle ⁇ , the reactance components of the impedances Za and Zb are small, so that high frequency characteristics such as drain efficiency can be improved.
  • the output power Po is the minimum power P2
  • the outphasing angle ⁇ is the minimum angle ⁇ 2 smaller than the intermediate angle ⁇ 3.
  • the minimum power P2 is a composite vector of power Pa and power Pb. Power Pa is saturated power Pa@sat, and power Pb is power Pb2 smaller than saturated power Pb@sat.
  • the power Pb in FIG. 11C is smaller than the power Pb in FIG. 11B. Therefore, the minimum power P2 is smaller than the intermediate power P3.
  • the output power Po is mainly the power Pa amplified by the amplifier 10.
  • the amplifier 10 can operate under matching conditions where high frequency characteristics such as drain efficiency are maximized.
  • power Pb is smaller than saturation power Pb@sat. Therefore, high frequency characteristics such as drain efficiency of the amplifier 11 deteriorate.
  • the power Pb output by the amplifier 11 is smaller than the power Pa output by the amplifier 10, deterioration of high frequency characteristics such as drain efficiency can be suppressed in the entire outphasing amplifier 100.
  • FIG. 12 is a diagram showing the outphasing angle ⁇ with respect to the output power Po in the first modification of the first embodiment.
  • the relationship between amplitude Aa and amplitude Ab with respect to output power Po is the same as in FIG. 9 of the first embodiment.
  • the signal processor 20 sets the outphasing angle ⁇ to the maximum angle ⁇ 1 and the minimum angle ⁇ 2 when the output power Po is the maximum power P1 and the intermediate power P3, respectively.
  • the signal processor 20 sets the outphasing angle ⁇ such that the outphasing angle ⁇ becomes smaller as the output power Po becomes smaller.
  • FIG. 12 is a diagram showing the outphasing angle ⁇ with respect to the output power Po in the first modification of the first embodiment.
  • the relationship between amplitude Aa and amplitude Ab with respect to output power Po is the same as in FIG. 9 of the first embodiment.
  • the signal processor 20 sets the outphasing angle ⁇ to the maximum angle ⁇ 1 and the minimum angle ⁇ 2 when the output power Po is the maximum
  • the signal processor 20 sets the amplitude Aa and the amplitude Ab to the amplitude Aa@sat and the amplitude Ab@sat, respectively. Thereby, in the range RP1, the output power Po can be reduced from the maximum power P1 to the intermediate power P3, similar to the first embodiment.
  • the signal processor 20 sets the outphasing angle ⁇ to a constant minimum angle ⁇ 2. As shown in FIG. 10, in the range RP2, the signal processor 20 decreases the amplitude Ab from the amplitude Aa@sat to the amplitude Ab2 as the output power Po goes from the intermediate power P3 to the minimum power P2. Therefore, in the range RP2, even if the outphasing angle ⁇ is constant, the output power Po can be reduced from the intermediate power P3 to the minimum power P2. In FIG. 12, the outphasing angle ⁇ changes linearly with respect to the output power Po in the range RP1, but it may change curved.
  • FIG. 13 is a diagram showing the amplitudes Aa and Ab with respect to the output power Po in the second modification of the first embodiment.
  • the relationship between the outphasing angle ⁇ and the output power Po is the same as that shown in FIG. 9 of the first embodiment or FIG. 12 of the first modification of the first embodiment.
  • the signal processor 20 may gradually reduce the amplitude Ab from the amplitude Ab@sat to the amplitude Ab2 as the output power Po goes from the maximum power P1 to the minimum power P2.
  • the amplitude Ab of the signal Sib deviates from the amplitude Ab@sat except when the output power Po is the maximum power P1.
  • the high frequency characteristics such as the drain efficiency of the amplifier 11 are deteriorated compared to the first embodiment and the first modification thereof.
  • the output power Po when the outphasing angle ⁇ is the minimum angle ⁇ 2 can be set to the minimum power P2, which is smaller than the minimum power P5 in Comparative Example 2. Therefore, the dynamic range can be increased.
  • FIG. 14 is a diagram showing the amplitudes Aa and Ab with respect to the output power Po in the third modification of the first embodiment.
  • the relationship between the outphasing angle ⁇ and the output power Po is the same as that shown in FIG. 9 of the first embodiment or FIG. 12 of the first modification of the first embodiment.
  • the signal processor 20 may gradually reduce the amplitude Aa from the amplitude Aa@sat to the amplitude Aa2 as the output power Po goes from the maximum power P1 to the minimum power P2.
  • the amplitude Aa of the signal Sia deviates from the amplitude Aa@sat except when the output power Po is the maximum power P1.
  • the output power Po when the outphasing angle ⁇ is the minimum angle ⁇ 2 can be set to the minimum power P2, which is smaller than the minimum power P5 in Comparative Example 2. Therefore, the dynamic range can be increased.
  • FIG. 15 is a block diagram of an outphasing amplifier according to the second embodiment.
  • an inductor L1 is shunt-connected to the node N1
  • a capacitor C1 is shunt-connected to the node N2.
  • the signal processor 20 makes the phase of the signal Sia opposite in positive and negative to the phase of the signal Sia in the first embodiment and its modifications, and makes the phase of the signal Sib opposite in positive and negative to the phase of the signal Sib in the first embodiment and its modifications. to the opposite.
  • the outphasing amplifier of the second embodiment can be operated in the same manner as the first embodiment and its modifications.
  • the other configurations are the same as those of the first embodiment and its modification, and the description thereof will be omitted.
  • the signal processor 20 sets the output power Po of the output signal So within the range RP between the maximum power P1 and the minimum power P2.
  • the amplitude Ab is set to be greater than the amplitude Aa.
  • the amplitude Ab is set smaller than the amplitude Aa.
  • the amplitude Ab is made smaller than the amplitude Aa by 0.1 dB or more or 0.5 dB or more.
  • the outphasing angle ⁇ 1 when setting the output power Po to the maximum power P1 is set larger than the outphasing angle ⁇ 2 when setting the output power Po to the minimum power P2.
  • the angle ⁇ 1 is made larger than the angle ⁇ 2 by 10° or more or 20° or more.
  • the outphasing angle ⁇ is changed from the minimum power P2 to the minimum power P5 in Comparative Example 2 at an angle ⁇ 2 where the reactance components of the impedances Za and Zb are small and the load impedances of the amplifiers 10 and 11 do not deviate greatly from the optimum value. Can be made smaller. Therefore, the dynamic range can be increased without deteriorating high frequency characteristics such as drain efficiency.
  • FIG. 16 is a diagram showing drain efficiency versus output voltage in Example 1 and Comparative Example 2.
  • the horizontal axis in FIG. 16 is the output power Po, and the vertical axis is the drain efficiency DE.
  • the broken line indicates Comparative Example 2, and the solid line indicates Example 1.
  • the maximum powers P1 and P4 of the output power Po are approximately the same.
  • Comparative Example 2 when the output power Po becomes less than or equal to the minimum power P5, the drain efficiency decreases.
  • Example 1 the drain efficiency DE hardly decreases until the output power Po reaches the minimum power P2, which is smaller than the minimum power P5 in Comparative Example 2. This is because even if the outphasing angle ⁇ is the minimum angle ⁇ 2, the output power Po can be set to the minimum power P2, which is smaller than the minimum power P5 in Comparative Example 2.
  • the saturated power Pa@sat of the amplifier 10 and the saturated power Pb@sat of the amplifier 11 may be substantially the same. Also in this case, when the outphasing angle ⁇ is the minimum angle ⁇ 2, the amplitude Ab is made smaller than the amplitude Aa. Thereby, the output power Po can be made smaller than the minimum power P5 in Comparative Example 2. Therefore, the dynamic range can be made larger than that of Comparative Example 2.
  • the saturated power Pa@sat of the amplifier 10 is smaller than the saturated power Pb@sat of the amplifier 11.
  • the saturated power Pa@sat is 1 dB or more smaller than the saturated power Pb@sat.
  • the amplitude Ab of the signal Sob is set larger than the amplitude Aa of the signal Soa.
  • the signal processor 20 sets the amplitude Aa to a constant value regardless of the output power Po.
  • the high frequency characteristics of the amplifier 10 can be improved by setting the load impedance so that the high frequency characteristics of the amplifier 10 are optimal when the amplitude Aa is a constant value.
  • the amplitude Aa is constant (or substantially constant) as long as the amplitude Aa is constant within a controllable range, and for example, a variation of about ⁇ 1 dB in the amplitude Aa is allowed.
  • the constant value of the amplitude Aa can be set to a value at which the output power Po becomes saturated power. Thereby, the output power Po can be increased.
  • the signal processor 20 when setting the output power Po within the range RP1 (first range), the signal processor 20 sets the amplitude Ab to a constant value regardless of the output power Po.
  • the signal processor 20 sets the amplitude Ab such that the amplitude Ab becomes smaller as the output power Po becomes smaller.
  • the amplitude Ab is constant (or substantially constant) as long as the amplitude Ab is constant within a controllable range, and for example, fluctuations of about ⁇ 1 dB in the amplitude Ab are allowed.
  • the constant value of the amplitude Ab can be set to a value at which the output power Po becomes saturated power. Thereby, the output power Po can be increased.
  • the signal processor 20 sets the amplitude Ab to be larger than the amplitude Aa.
  • the signal processor 20 sets the amplitude Ab such that the amplitude Ab becomes smaller as the output power Po becomes smaller.
  • the signal processor 20 sets the outphasing angle ⁇ such that the outphasing angle ⁇ becomes smaller as the output power Po becomes smaller. Thereby, the output power Po can be controlled by the outphasing angle ⁇ . As shown in FIG. 9, the outphasing angle ⁇ may gradually become smaller as the output power Po becomes smaller. As shown in FIG. 12, the outphasing angle ⁇ may be constant in a part of the range RP (eg, range RP2).
  • the maximum angle ⁇ 1 when setting the output power Po to the maximum power P1 is smaller than 90°, and the minimum angle ⁇ 2 when setting the output power Po to the minimum power P2 is larger than 0°.
  • the maximum angle ⁇ 1 may be less than or equal to 80°, and may be less than or equal to 70°.
  • the minimum angle ⁇ 2 can be 10° or more, and can be 20° or more.
  • the synthesizer 16 is a Siley synthesizer, although it does not have to be a Siley synthesizer. Thereby, as explained with reference to FIG. 6, characteristics such as drain efficiency can be improved.

Abstract

アウトフェージング増幅器は、第１信号Ｓｉａを増幅する第１アンプ１０と、第２信号Ｓｉｂを増幅する第２アンプ１１と、第１アンプが増幅した第１信号Ｓｏａと第２アンプが増幅した第２信号Ｓｏｂとを合成し合成された信号を出力信号Ｓｏとして出力する合成器１６と、出力信号の出力電力を最大に設定するとき第２信号の振幅Ａｂを第１信号の振幅Ａａ以上に設定し、出力電力を最小に設定するとき、第２信号の振幅を第１信号の振幅より小さく設定し、出力電力を最大に設定するときの第１信号および第２信号のアウトフェージング角θを、出力電力を最小に設定するときのアウトフェージング角より大きく設定し、第１信号および第２信号を出力する信号処理器２０と、を備える。　

Description

アウトフェージング増幅器
　本開示は、アウトフェージング増幅器に関する。本出願は、２０２２年６月９日出願の日本出願第２０２２－０９３８５８号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
　マイクロ波等の高周波信号を増幅する増幅器としてアウトフェージング増幅器が知られている。アウトフェージング増幅器は、信号処理器、２つのアンプおよび合成器を備えている。信号処理器は、入力された入力信号の振幅に基づきアウトフェージング角を変化させた２つの信号を出力する。２つのアンプは、信号処理器から出力された２つの信号をそれぞれ増幅する。合成器は、２つのアンプが増幅した２つの出力信号を１つの出力信号として合成する合成器を備える。合成器としてシレイ（Ｃｈｉｒｅｉｘ）合成器を用いることが知られている（例えば特許文献１）。
特開２０２０－１５６０２３号公報
　本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した第１信号と前記第２アンプが増幅した第２信号とを合成し合成された信号を出力信号として出力する合成器と、前記出力信号の出力電力を最大に設定するとき前記第２信号の振幅を前記第１信号の振幅以上に設定し、前記出力電力を最小に設定するとき、前記第２信号の振幅を前記第１信号の振幅より小さく設定し、前記出力電力を最大に設定するときの前記第１信号および前記第２信号のアウトフェージング角を、前記出力電力を最小に設定するときの前記アウトフェージング角より大きく設定し、前記第１信号および前記第２信号を出力する信号処理器と、を備えるアウトフェージング増幅器である。
　本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した第１信号と前記第２アンプが増幅した第２信号とを合成し合成された信号を出力信号として出力する合成器と、を備え、前記出力信号の出力電力が最大のとき前記第２信号の振幅は前記第１信号の振幅以上であり、前記出力電力が最小であるとき、前記第２信号の振幅は前記第１信号の振幅より小さく、前記出力電力が最大であるときの前記第１信号および前記第２信号のアウトフェージング角は、前記出力電力が最小であるときの前記アウトフェージング角より大きいアウトフェージング増幅器である。
図１は、実施例１に係るアウトフェージング増幅器のブロック図である。 図２は、実施例１に係るアウトフェージング増幅器のブロック図である。 図３は、比較例１に係るアウトフェージング増幅器のブロック図である。 図４は、比較例１におけるインピーダンスのスミスチャートである。 図５は、実施例１におけるインピーダンスのスミスチャートである。 図６は、比較例２における出力電力Ｐｏに対するアウトフェージング角θを示す図である。 図７は、比較例２における出力電力Ｐｏに対する振幅ＡａおよびＡｂを示す図である。 図８Ａは、比較例２における出力電力のベクトルの模式図である。 図８Ｂは、比較例２における出力電力のベクトルの模式図である。 図９は、実施例１における出力電力Ｐｏに対する入力信号のアウトフェージング角θを示す図である。 図１０は、実施例１における出力電力Ｐｏに対する振幅ＡａおよびＡｂを示す図である。 図１１Ａは、実施例１における出力電力のベクトルの模式図である。 図１１Ｂは、実施例１における出力電力のベクトルの模式図である。 図１１Ｃは、実施例１における出力電力のベクトルの模式図である。 図１２は、実施例１の変形例１における出力電力Ｐｏに対するアウトフェージング角θを示す図である。 図１３は、実施例１の変形例２における出力電力Ｐｏに対する振幅ＡａおよびＡｂを示す図である。 図１４は、実施例１の変形例３における出力電力Ｐｏに対する振幅ＡａおよびＡｂを示す図である。 図１５は、実施例２に係るアウトフェージング増幅器のブロック図である。 図１６は、実施例１および比較例１における出力電圧に対するドレイン効率を示す図である。
［本開示が解決しようとする課題］
　シレイ合成器を用いることで、アンプから合成器をみたインピーダンスを特性が向上するように設定することができる。しかしながら、２つの信号のアウトフェージング角が所定範囲から外れると、２つのアンプにおけるドレイン効率等の高周波特性が劣化する。このため、２つの信号のアウトフェージング角の範囲を狭く設定すると、ダイナミックレンジが小さくなる。
　本開示は、上記課題に鑑みなされたものであり、アウトフェージング増幅器のダイナミックレンジを大きくすることを目的とする。
［本開示の効果］
　本開示によれば、アウトフェージング増幅器のダイナミックレンジを大きくすることができる。
［本開示の実施形態の説明］
　最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した第１信号と前記第２アンプが増幅した第２信号とを合成し合成された信号を出力信号として出力する合成器と、前記出力信号の出力電力を最大に設定するとき前記第２信号の振幅を前記第１信号の振幅以上に設定し、前記出力電力を最小に設定するとき、前記第２信号の振幅を前記第１信号の振幅より小さく設定し、前記出力電力を最大に設定するときの前記第１信号および前記第２信号のアウトフェージング角を、前記出力電力を最小に設定するときの前記アウトフェージング角より大きく設定し、前記第１信号および前記第２信号を出力する信号処理器と、を備えるアウトフェージング増幅器である。これにより、ダイナミックレンジを大きくできる。
（２）上記（１）において、前記第１アンプの飽和電力は前記第２アンプの飽和電力より小さくすることができる。
（３）上記（２）において、前記信号処理器は、前記出力電力を最大に設定するとき前記第２信号の振幅を前記第１信号の振幅より大きく設定することができる。
（４）上記（１）から（３）のいずれかにおいて、前記信号処理器は、前記出力電力を第１範囲内に設定するとき、前記第２信号の振幅を前記第１信号の振幅より大きく設定し、前記出力電力を前記第１範囲より小さい第２範囲内に設定するとき、前記出力電力が小さくなると前記第２信号の振幅が小さくなるように前記第２信号の振幅を設定することができる。
（５）上記（１）から（４）のいずれかにおいて、前記信号処理器は、前記出力電力によらず、前記第１信号の振幅を一定の値に設定することができる。
（６）上記（５）において、前記信号処理器は、前記出力電力を第１範囲内に設定するとき、前記出力電力によらず前記第２信号の振幅を一定の値に設定し、前記出力電力を前記第１範囲より小さい第２範囲内に設定するとき、前記出力電力が小さくなると前記第２信号の振幅が小さくなるように前記第２信号の振幅を設定することができる。
（７）上記（１）から（６）のいずれかにおいて、前記信号処理器は、前記出力電力が小さくなると前記アウトフェージング角が小さくなるように前記アウトフェージング角を設定することができる。
（８）上記（１）から（７）のいずれかにおいて、前記合成器は、シレイ合成器とすることができる。
（９）上記（１）から（８）のいずれかにおいて、前記出力電力を最大に設定するときの前記アウトフェージング角は９０°より小さく、前記出力電力を最小に設定するときの前記アウトフェージング角は０°より大きくすることができる。
（１０）本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した第１信号と前記第２アンプが増幅した第２信号とを合成し合成された信号を出力信号として出力する合成器と、を備え、前記出力信号の出力電力が最大のとき前記第２信号の振幅は前記第１信号の振幅以上であり、前記出力電力が最小であるとき、前記第２信号の振幅は前記第１信号の振幅より小さく、前記出力電力が最大であるときの前記第１信号および前記第２信号のアウトフェージング角は、前記出力電力が最小であるときの前記アウトフェージング角より大きいアウトフェージング増幅器である。これにより、ダイナミックレンジを大きくできる。
［本開示の実施形態の詳細］
　本開示の実施形態にかかるアウトフェージング増幅器の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　図１は、実施例１に係るアウトフェージング増幅器のブロック図である。図１に示すように、アウトフェージング増幅器１００では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にアンプ１０（第１アンプ）とアンプ１１（第２アンプ）とが並列に接続されている。入力端子Ｔｉｎに入力信号Ｓｉとして高周波信号が入力する。アウトフェージング増幅器１００が移動体通信の基地局に用いられる場合、高周波信号の周波数は例えば０．５ＧＨｚ以上かつ１０ＧＨｚ以下である。信号処理器２０は入力信号Ｓｉを信号処理し、２つの信号Ｓｉａ（第１信号）および信号Ｓｉｂ（第２信号）として出力する。
　信号Ｓｉａは整合回路３０を介しアンプ１０に入力される。整合回路３０は信号処理器２０の出力インピーダンスとアンプ１０の入力インピーダンスを整合させる。アンプ１０は、整合回路３０を介して入力された信号Ｓｉａを増幅し、整合回路３２を介して、増幅した信号Ｓｏａを出力する。整合回路３２を通過した信号Ｓｏａは合成器１６に入力される。整合回路３２は、アンプ１０の出力インピーダンスと合成器１６の入力インピーダンスを整合させる。信号Ｓｉｂは整合回路３１を介しアンプ１１に入力される。整合回路３１は信号処理器２０の出力インピーダンスとアンプ１１の入力インピーダンスを整合させる。アンプ１１は、整合回路３１を介して入力された信号Ｓｉｂを増幅し、整合回路３３を介して、増幅した信号Ｓｏｂを出力する。整合回路３３を通過した信号Ｓｏｂは合成器１６に入力する。整合回路３３は、アンプ１１の出力インピーダンスと合成器１６の入力インピーダンスを整合させる。合成器１６は、信号ＳｏａとＳｏｂとを合成する。合成された信号は出力信号Ｓｏとして出力端子Ｔｏｕｔから出力される。
　バイアス回路３４は、バイアス電圧Ｖｇ１をアンプ１０のゲートＧに供給するとともに、信号Ｓｉａがバイアス端子に漏れることを抑制する。バイアス回路３６は、バイアス電圧Ｖｄ１をアンプ１０のドレインＤに供給するとともに、アンプ１０により増幅された信号Ｓｏａがバイアス端子に漏れることを抑制する。バイアス回路３５は、バイアス電圧Ｖｇ２をアンプ１１のゲートＧに供給するとともに、信号Ｓｉｂがバイアス端子に漏れることを抑制する。バイアス回路３７は、バイアス電圧Ｖｄ２をアンプ１１のドレインＤに供給するとともに、アンプ１１により増幅された信号Ｓｏｂがバイアス端子に漏れることを抑制する。
　アンプ１０および１１は、例えばＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）１８および１９をそれぞれ備える。ＦＥＴ１８および１９のソースＳは接地され、ゲートＧに信号Ｓｉａおよび信号Ｓｉｂが、それぞれ整合回路３０および整合回路３１を介してそれぞれ入力され、ドレインＤは増幅した信号が出力する。ＦＥＴ１８および１９は、例えばＧａＮ　ＨＥＭＴ（Ｇａｌｌｉｕｍ　Ｎｉｔｒｉｄｅ　Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）またはＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ　Ｄｉｆｆｕｓｅｄ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。アンプ１０および１１にはそれぞれ多段のＦＥＴが設けられていてもよい。アンプ１０のＦＥＴ１８の大きさ（例えばゲート幅）はアンプ１１のＦＥＴ１９の大きさ（例えばＦＥＴ１９のゲート幅）より小さい。整合回路３０、３１、３２および３３は、例えばアンプ１０および１１が飽和電力を出力するときにドレイン効率等の高周波特性が最適になるように設計されている。これにより、アンプ１０および１１が信号ＳｉａおよびＳｉｂを増幅するときのドレイン効率等の高周波特性が向上する。
　信号処理器２０は、例えばＳｉｎｇｎａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔであり、入力信号Ｓｉをデジタル処理し信号ＳｉａおよびＳｉｂを出力する。アウトフェージング増幅器１００では、入力信号Ｓｉの入力電力の振幅に対応した出力電力の振幅を有する出力信号Ｓｏを出力する。信号処理器２０は、入力信号Ｓｉの振幅に依存した出力信号Ｓｏを出力するため、入力信号Ｓｉの振幅に依存して信号ＳｉａおよびＳｉｂのアウトフェージング角を設定する。
　図２は、実施例１に係るアウトフェージング増幅器のブロック図である。図２では、図１に比べ、整合回路３０、３１およびバイアス回路３４、３５、３６および３７の図示を省略し、合成器１６内の構成を図示している。図２に示すように、実施例１のアウトフェージング増幅器１００では、合成器１６は、例えばシレイ合成器である。合成器１６は、インダクタＬ１、キャパシタＣ１、インピーダンス変換器１４および１５を備えている。キャパシタＣ１は信号Ｓｏａが通過するノードＮ１にシャント接続されている。インダクタＬ１は信号Ｓｏｂが通過するノードＮ２にシャント接続されている。
　インピーダンス変換器１４および１５の第１端はそれぞれノードＮ１およびＮ２に接続され、第２端は共通にノードＮ３に接続されている。ノードＮ３において信号Ｓｏａと信号Ｓｏｂとが合成される。インピーダンス変換器１４および１５は、それぞれ整合回路３２および３３の出力インピーダンスを標準インピーダンス（例えば５０Ω）の２倍（１００Ω）に変換する。これにより、出力端子ＴｏｕｔからノードＮ３をみたインピーダンスは標準インピーダンス（５０Ω）となる。インピーダンス変換器１４および１５は、例えば電気長がλ／４である伝送線路である。λは、アウトフェージング増幅器１００の動作周波数帯域の中心周波数における波長である。インピーダンス変換器１４および１５の電気長は例えば３λ／１６以上かつ５λ／１６以下である。
　信号処理器２０の出力する信号ＳｉａおよびＳｉｂのアウトフェージング角をθとし、信号Ｓｉａおよび信号Ｓｉｂの電力の振幅をそれぞれＡａおよびＡｂとする。信号Ｓｉａと信号Ｓｉｂとの位相差が１８０°のときアウトフェージング角θは０°であり、信号Ｓｉａと信号Ｓｉｂとの位相差が０°のときアウトフェージング角θは９０°である。アンプ１０および１１が信号ＳｉａおよびＳｉｂをそれぞれ増幅して信号ＳｏａおよびＳｏｂを出力したとき、信号Ｓｉａと信号Ｓｉｂとの位相差と、増幅された信号Ｓｏａと信号Ｓｏｂとの位相差と、は同じである。よって、信号Ｓｏａおよび信号Ｓｏｂにおいてもアウトフェージング角はθである。整合回路３２および３３から合成器１６にそれぞれ入力される信号ＳｏａおよびＳｏｂの電力をそれぞれＰａおよびＰｂとする。整合回路３２および３３からノードＮ１およびＮ２をみたインピーダンスをそれぞれＺａおよびＺｂとする。
［比較例１］
　図３は、比較例１に係るアウトフェージング増幅器のブロック図である。図３に示すように、比較例１のアウトフェージング増幅器１１０では、合成器１６ａにインダクタＬ１およびキャパシタＣ１が設けられていない。このように、合成器１６ａはシレイ合成器ではない。その他の構成は実施例１の図２と同じである。
　図４は、比較例１におけるインピーダンスのスミスチャートであり、整合回路３２および３３から合成器１６ａをみたインピーダンスＺａおよびＺｂのスミスチャートである。図４に示すように、点５０はアウトフェージング角θが０°のときを示し、点５１はアウトフェージング角θが９０°のときを示す。アウトフェージング角θが０°から９０°まで変化すると、インピーダンスＺａは、矢印５２のように点５０から点５１に円弧の下半分の軌跡を移動する。インピーダンスＺｂは、矢印５３のように点５０から点５１に円弧の上半分の軌跡を移動する。
　整合回路３２および３３は、インピーダンスＺａおよびＺｂが実数（例えば標準インピーダンスの２倍）のとき、アンプ１０および１１の高周波特性が最適（例えばドレイン効率が最大）となるように、アンプ１０および１１の出力インピーダンスを変換する。これにより、図４において、インピーダンスＺａおよびＺｂが実数のときアンプ１０および１１の特性が最大となる。点５０および点５１では、インピーダンスＺａおよびＺｂは実数である。実際に用いるアウトフェージング角θの範囲は例えば２０°以上かつ７０°以下である。この範囲では、インピーダンスＺａおよびＺｂのリアクタンス成分（虚数成分）が大きく、アンプ１０および１１の負荷インピーダンスは最適値からずれてしまう。
　比較例１のように、シレイ合成器でない合成器１６ａを用いると、実際に用いるアウトフェージング角の範囲において、アンプ１０および１１の負荷インピーダンスが最適値から外れるため、効率等の特性が劣化してしまう。
［シレイ合成器］
　図５は、実施例１におけるインピーダンスのスミスチャートであり、整合回路３２および３３から合成器１６をみたインピーダンスＺａおよびＺｂのスミスチャートである。図５に示すように、キャパシタＣ１を設けることで、インピーダンスＺａは、インピーダンスのスミスチャート上を、全体の円弧の形状を保った状態において、比較例１の図４に比べて、リアクタンス成分が正の方向にシフトしかつ反時計回りの方向に回転する。インダクタＬ１を設けることで、インピーダンスＺｂは、インピーダンスのスミスチャート上を、全体の円弧の形状を保った状態において、比較例１に比べて、リアクタンス成分が負の方向にシフトしかつ時計回りの方向に回転する。
　アウトフェージング角θが０°の点５０ａおよびアウトフェージング角θが９０°のときの点５１ａにおけるインピーダンスＺａのリアクタンス成分は正となる。実際に用いるアウトフェージング角θの範囲（例えば２０°以上かつ７０°以下）では、インピーダンスＺａが実軸に近づきリアクタンス成分が小さくなる。よって、アンプ１０の負荷インピーダンスは最適値に近くなる。アウトフェージング角θが０°の点５０ｂおよびアウトフェージング角θが９０°のときの点５１ｂにおけるインピーダンスＺｂのリアクタンス成分は負となる。実際に用いるアウトフェージング角θの範囲（例えば２０°以上かつ７０°以下）では、インピーダンスＺｂが実軸に近づきリアクタンス成分が小さくなる。よって、アンプ１１の負荷インピーダンスは最適値に近くなる。これにより、ドレイン効率等の高周波特性が向上する。
［比較例２の動作］
　比較例２におけるアウトフェージング増幅器の動作を説明する。比較例２では、アンプ１０と１１との大きさ（例えばＦＥＴのゲート幅）はほぼ同じである。これにより、アンプ１０と１１の飽和電力はほぼ同じである。図６は、比較例２における出力電力Ｐｏに対するアウトフェージング角θを示す図である。図６の横軸は出力電力Ｐｏであり、縦軸はアウトフェージング角θである。図７は、比較例２における出力電力Ｐｏに対する振幅ＡａおよびＡｂを示す図である。図７の横軸は出力端子Ｔｏｕｔから出力される信号Ｓｏの出力電力Ｐｏであり、縦軸は信号処理器２０が出力する信号Ｓｉａの振幅Ａａおよび信号Ｓｉｂの振幅Ａｂである。
　図６に示すように、比較例２では、アウトフェージング角θを変化させる範囲Ｒθは最大の角θ１と最小の角θ２の間の範囲である。範囲Ｒθは、図５において、インピーダンスＺａおよびＺｂのリアクタンス成分が大きくならない範囲で定まる。範囲Ｒθの範囲では、アンプ１０および１１の負荷インピーダンスが最適値に近いためドレイン効率等の高周波特性が低下することを抑制できる。出力電力Ｐｏを変化させる範囲ＲＰは最大の電力Ｐ４と最小の電力Ｐ５との間の範囲である。範囲ＲＰは、アウトフェージング角θの範囲Ｒθによって定まる。すなわち、最大の電力Ｐ４は、アウトフェージング角θが最大の角θ１のときの出力電力Ｐｏである。最小の電力Ｐ５は、アウトフェージング角θが最小の角θ２のときの出力電力Ｐｏである。信号処理器２０は、出力電力Ｐｏが最大の電力Ｐ４のとき、アウトフェージング角θを最大の角θ１に設定し、出力電力Ｐｏが最小の電力Ｐ５のとき、アウトフェージング角θを角θ１より小さな最小の角θ２に設定する。信号処理器２０は、出力電力Ｐｏが電力Ｐ４から電力Ｐ５に行くにしたがい、アウトフェージング角θを徐々に小さく設定する。
　図７に示すように、最大の電力Ｐ４と最小の電力Ｐ５との間の範囲ＲＰにおいて、信号処理器２０は、信号Ｓｉａの振幅Ａａおよび信号Ｓｉｂの振幅Ａｂを振幅Ａ＠ｓａｔに設定する。振幅Ａ＠ｓａｔは、アンプ１０および１１の出力電力ＰａおよびＰｂが飽和電力となる信号Ｓｉａおよび信号Ｓｉｂの振幅である。アンプ１０および１１の飽和電力はほぼ同じであるため、振幅Ａａおよび振幅Ａｂはほぼ同じとなる。
　図８Ａおよび図８Ｂは、比較例２における出力電力のベクトルの模式図である。まず、アウトフェージング角について説明する。位相が１８０°異なっている信号Ｓｏａおよび信号Ｓｏｂの状態から、信号Ｓｏａの位相を＋θ回転し、信号Ｓｏｂの位相を－θ回転させたとき、角θをアウトフェージング角という。アウトフェージング角θが０°のとき信号Ｓｏａと信号Ｓｏｂとの位相差は１８０°であり、アウトフェージング角θが９０°のとき信号Ｓｏａと信号Ｓｏｂとの位相差は０°である。
　図８Ａに示すように、出力電力Ｐｏが最大の電力Ｐ４のとき、電力Ｐ４は、電力Ｐａと電力Ｐｂとの合成ベクトルとなる。信号Ｓｉａの振幅Ａａおよび信号Ｓｉｂの振幅Ａｂは振幅Ａ＠ｓａｔである。このため、電力Ｐａおよび電力Ｐｂは、アンプ１０および１１の飽和電力Ｐ＠ｓａｔになる。図８Ｂに示すように、出力電力Ｐｏが最小の電力Ｐ５のとき、アウトフェージング角θは角θ１より小さい角θ２である。電力Ｐ５は、電力Ｐａと電力Ｐｂとの合成ベクトルとなる。図８Ｂの角θ２は図８Ａの角θ１より小さいため、電力Ｐ５は電力Ｐ４より小さくなる。アンプ１０および１１は、飽和電力Ｐ＠ｓａｔにおいて、ドレイン効率等の特性が向上するように整合されている。これにより、ドレイン効率等の特性を維持した状態で出力電力Ｐｏを最大の電力Ｐ４から最小の電力Ｐ５に変化させることができる。
　例えば、最大の電力Ｐ４は４８ｄＢｍ、最小の電力Ｐ５は３８ｄＢｍである。このように、最小の電力Ｐ５は最大の電力Ｐ４より１０ｄＢ低く、ダイナミックレンジは１０ｄＢである。ダイナミックレンジとは、出力電力Ｐｏの振れ幅である。例えば、基地局用の増幅器では、変調方式によっては、ダイナミックレンジをさらに向上させることが求められている。比較例２において、ダイナミックレンジを大きくしようとすると、アウトフェージング角θの範囲Ｒθを広くすることになる。しかし、範囲Ｒθを広げると、図５において、範囲Ｒθ内のいずれかの部分においてインピーダンスＺａおよびＺｂのリアクタンス成分が大きくなる箇所が生じる。
　例えば、キャパシタＣ１のキャパシタンスおよびインダクタＬ１のインダクタンスを小さくすると、図５における、インピーダンスＺａの図４からの反時計方向への回転が小さく、インピーダンスＺｂの図４からの時計方向の回転が小さくなる。このため、範囲Ｒθの中央部において、インピーダンスＺａおよびＺｂのリアクタンス成分が大きくなり、アンプ１０および１１の負荷インピーダンスが最適値から外れる。例えば、キャパシタＣ１のキャパシタンスおよびインダクタＬ１のインダクタンスを大きくすると、図５における、インピーダンスＺａの図４からの反時計方向への回転が大きく、インピーダンスＺｂの図４からの時計方向の回転が大きくなる。このため、範囲Ｒθの端部において、インピーダンスＺａおよびＺｂのリアクタンス成分が大きくなり、アンプ１０および１１の負荷インピーダンスが最適値から外れる。このように、比較例２では、ダイナミックレンジを大きくしようとすると、出力電力Ｐｏの範囲ＲＰのうちいずれかの部分において、ドレイン効率等の高周波特性が劣化する。
［実施例１の動作］
　実施例１におけるアウトフェージング増幅器の動作を説明する。実施例１では、アンプ１０はアンプ１１より小さい。例えばＦＥＴ１８のゲート幅はＦＥＴ１９のゲート幅より小さい。これにより、アンプ１０の飽和電力はアンプ１１の飽和電力より小さい。図９は、実施例１における出力電力Ｐｏに対する入力信号のアウトフェージング角θを示す図である。図９の横軸は出力電力Ｐｏであり、縦軸はアウトフェージング角θである。図１０は、実施例１における出力電力Ｐｏに対する振幅ＡａおよびＡｂを示す図である。図１０の横軸はアウトフェージング増幅器１００から出力される信号Ｓｏの出力電力Ｐｏであり、縦軸は信号処理器２０が出力する信号Ｓｉａの振幅Ａａおよび信号Ｓｉｂの振幅Ａｂである。
　図９に示すように、アウトフェージング角θの範囲Ｒθは、比較例２における図６の範囲Ｒθと同じである。アウトフェージング角θが最大の角θ１および最小の角θ２は、比較例２の最大の角θ１および最小の角θ２と同じ値である。これにより、アンプ１０および１１の負荷インピーダンスが最適値に近いためドレイン効率等の高周波特性が低下することを抑制できる。出力電力Ｐｏの範囲ＲＰは、比較例２における図７の範囲ＲＰより広い。出力電力Ｐｏの最大の電力はＰ１であり、最小の電力はＰ２である。
　実施例１の最大の電力Ｐ１および最小の電力Ｐ２は、比較例２の図６の最大の電力Ｐ４および最小の電力Ｐ５とは同じとは限らない。例えば、最大の電力Ｐ１は比較例２における最大の電力Ｐ４と同程度であるが、最小の電力Ｐ２は比較例２における最小の電力Ｐ５より小さい。信号処理器２０は、出力電力Ｐｏが最大の電力Ｐ１のとき、アウトフェージング角θを最大の角θ１に設定し、出力電力Ｐｏが最小の電力Ｐ２のとき、アウトフェージング角を最大の角θ１より小さな最小の角θ２に設定する。信号処理器２０は、出力電力Ｐｏが最大の電力Ｐ１から最小の電力Ｐ２に行くにしたがい、アウトフェージング角θを徐々に小さく設定する。出力電力Ｐｏが中間の電力Ｐ３のとき、アウトフェージング角θは中間の角θ３である。図９では、出力電力Ｐｏに対しアウトフェージング角θが直線的に変化するが、曲線的に変化してもよい。
　図１０に示すように、実施例１では、範囲ＲＰは範囲ＲＰ１と範囲ＲＰ２に分割される。範囲ＲＰ１は出力電力Ｐｏが最大の電力Ｐ１と中間の電力Ｐ３との間の範囲であり、範囲ＲＰ２は出力電力Ｐｏが中間の電力Ｐ３と最小の電力Ｐ２との間の範囲である。範囲ＲＰ１において、信号処理器２０は、信号Ｓｉａの振幅Ａａを振幅Ａａ＠ｓａｔに設定し、信号Ｓｉｂの振幅Ａｂを振幅Ａｂ＠ｓａｔに設定する。振幅Ａａ＠ｓａｔは、アンプ１０の出力電力Ｐａが飽和電力となる振幅Ａａであり、振幅Ａｂ＠ｓａｔは、アンプ１１の出力電力Ｐｂが飽和電力となる振幅Ａｂである。
　アンプ１０の飽和電力がアンプ１１の飽和電力より小さいため、振幅Ａａ＠ｓａｔは振幅Ａｂ＠ｓａｔより小さい。範囲ＲＰ２において、信号処理器２０は、信号Ｓｉａの振幅Ａａを振幅Ａａ＠ｓａｔに設定する。信号処理器２０は、出力電力Ｐｏを中間の電力Ｐ３から最小の電力Ｐ２に小さくするときに、信号Ｓｉｂの振幅Ａｂを振幅Ａｂ＠ｓａｔから振幅Ａｂ２に徐々に減少させる。出力電力Ｐｏが最小の電力Ｐ２のときの、振幅Ａｂは振幅Ａａより小さくなる。図１０では、範囲ＲＰ２において、出力電力Ｐｏに対し振幅Ａｂが直線的に変化するが、曲線的に変化してもよい。
　図１１Ａから図１１Ｃは、実施例１における出力電力のベクトルの模式図である。図１１Ａに示すように、出力電力Ｐｏが最大の電力Ｐ１のとき、アウトフェージング角θは最大の角θ１である。最大の電力Ｐ１は、電力Ｐａと電力Ｐｂとの合成ベクトルとなる。電力Ｐａはアンプ１０の飽和電力Ｐａ＠ｓａｔであり、電力Ｐｂはアンプ１１の飽和電力Ｐｂ＠ｓａｔである。図１１Ｂに示すように、出力電力Ｐｏが中間の電力Ｐ３のとき、アウトフェージング角θは最大の角θ１より小さい中間の角θ３である。中間の電力Ｐ３は、電力Ｐａと電力Ｐｂとの合成ベクトルとなる。電力Ｐａはアンプ１０の飽和電力Ｐａ＠ｓａｔであり、電力Ｐｂはアンプ１１の飽和電力Ｐｂ＠ｓａｔである。図１１Ｂの角θ３は図１１Ａの角θ１より小さいため、中間の電力Ｐ３は最大の電力Ｐ１より小さくなる。出力電力Ｐｏの範囲ＲＰ１では、電力Ｐａおよび電力Ｐｂはそれぞれ飽和電力Ｐａ＠ｓａｔおよび飽和電力Ｐｂ＠ｓａｔである。このため、アンプ１０および１１はドレイン効率等の高周波特性が最大となる整合条件で動作できる。また、アウトフェージング角θの範囲Ｒθでは、インピーダンスＺａおよびＺｂのリアクタンス成分が小さいため、ドレイン効率等の高周波特性を向上できる。
　図１１Ｃに示すように、出力電力Ｐｏが最小の電力Ｐ２のとき、アウトフェージング角θは中間の角θ３より小さい最小の角θ２である。最小の電力Ｐ２は、電力Ｐａと電力Ｐｂとの合成ベクトルとなる。電力Ｐａは飽和電力Ｐａ＠ｓａｔであり、電力Ｐｂは飽和電力Ｐｂ＠ｓａｔより小さい電力Ｐｂ２である。最小の角θ２は中間の角θ３より小さいことに加え、図１１Ｃの電力Ｐｂは図１１Ｂの電力Ｐｂより小さい。このため、最小の電力Ｐ２は中間の電力Ｐ３より小さくなる。図１１Ｃでは、出力電力Ｐｏは主にアンプ１０が増幅した電力Ｐａである。電力Ｐａは飽和電力Ｐａ＠ｓａｔであるため、アンプ１０ではドレイン効率等の高周波特性が最大となる整合条件で動作できる。アンプ１１では、電力Ｐｂは飽和電力Ｐｂ＠ｓａｔより小さい電力である。このため、アンプ１１ではドレイン効率等の高周波特性は低下する。しかし、アンプ１１が出力する電力Ｐｂはアンプ１０が出力する電力Ｐａに比べ小さいため、アウトフェージング増幅器１００の全体において、ドレイン効率等の高周波特性の低下を抑制できる。
［実施例1の変形例１の動作］
　図１２は、実施例１の変形例１における出力電力Ｐｏに対するアウトフェージング角θを示す図である。出力電力Ｐｏに対する振幅Ａａおよび振幅Ａｂの関係は実施例１の図９と同じである。図１２に示すように、信号処理器２０は、出力電力Ｐｏが最大の電力Ｐ１および中間の電力Ｐ３のときアウトフェージング角θをそれぞれ最大の角θ１および最小の角θ２に設定する。出力電力Ｐｏが範囲ＲＰ１において、信号処理器２０は、出力電力Ｐｏが小さくなるとアウトフェージング角θが小さくなるようにアウトフェージング角θを設定する。図１０のように、範囲ＲＰ１において、信号処理器２０は、振幅Ａａおよび振幅Ａｂはそれぞれ振幅Ａａ＠ｓａｔおよび振幅Ａｂ＠ｓａｔに設定する。これにより、範囲ＲＰ１において、実施例１と同様に出力電力Ｐｏを最大の電力Ｐ１から中間の電力Ｐ３まで低下させることができる。
　範囲ＲＰ２において。信号処理器２０は、アウトフェージング角θを一定の最小の角θ２に設定する。図１０のように、範囲ＲＰ２において、信号処理器２０は、出力電力Ｐｏが中間の電力Ｐ３から最小の電力Ｐ２に行くにしたがい振幅Ａｂを振幅Ａａ＠ｓａｔから振幅Ａｂ２に小さくする。このため、範囲ＲＰ２において、アウトフェージング角θが一定であっても、出力電力Ｐｏを中間の電力Ｐ３から最小の電力Ｐ２に低下させることができる。図１２では、範囲ＲＰ１において、出力電力Ｐｏに対しアウトフェージング角θが直線的に変化するが、曲線的に変化してもよい。
［実施例1の変形例２の動作］
　図１３は、実施例１の変形例２における出力電力Ｐｏに対する振幅ＡａおよびＡｂを示す図である。出力電力Ｐｏに対するアウトフェージング角θの関係は実施例１の図９または実施例１の変形例１の図１２と同じである。図１３に示すように、信号処理器２０は、出力電力Ｐｏが最大の電力Ｐ１から最小の電力Ｐ２にいくにしたがい、振幅Ａｂを振幅Ａｂ＠ｓａｔから振幅Ａｂ２まで徐々に小さくしてもよい。実施例１の変形例２では、出力電力Ｐｏが最大の電力Ｐ１であるとき以外では、信号Ｓｉｂの振幅Ａｂが振幅Ａｂ＠ｓａｔからずれる。このため、アンプ１１のドレイン効率等の高周波特性が実施例１およびその変形例１より劣化する。しかし、アウトフェージング角θが最小の角θ２のときの出力電力Ｐｏを比較例２における最小の電力Ｐ５より小さい最小の電力Ｐ２とすることができる。よって、ダイナミックレンジを大きくできる。
［実施例1の変形例３の動作］
　図１４は、実施例１の変形例３における出力電力Ｐｏに対する振幅ＡａおよびＡｂを示す図である。出力電力Ｐｏに対するアウトフェージング角θの関係は実施例１の図９または実施例１の変形例１の図１２と同じである。図１４に示すように、信号処理器２０は、出力電力Ｐｏが最大の電力Ｐ１から最小の電力Ｐ２にいくにしたがい、振幅Ａａを振幅Ａａ＠ｓａｔから振幅Ａａ２まで徐々に小さくしてもよい。実施例１の変形例３では、出力電力Ｐｏが最大の電力Ｐ１であるとき以外では、信号Ｓｉａの振幅Ａａが振幅Ａａ＠ｓａｔからずれる。このため、アンプ１０のドレイン効率等の高周波特性が実施例１の変形例２より劣化する。しかし、アウトフェージング角θが最小の角θ２のときの出力電力Ｐｏを比較例２における最小の電力Ｐ５より小さい最小の電力Ｐ２とすることができる。よって、ダイナミックレンジを大きくできる。
［実施例２］
　図１５は、実施例２に係るアウトフェージング増幅器のブロック図である。図１５に示すように、実施例２のアウトフェージング増幅器１０２では、合成器１６において、ノードＮ１にインダクタＬ１がシャント接続され、ノードＮ２にキャパシタＣ１がシャント接続されている。信号処理器２０は、信号Ｓｉａの位相を実施例１およびその変形例における信号Ｓｉａの位相に対し正負を反対にし、信号Ｓｉｂの位相を実施例１およびその変形例における信号Ｓｉｂの位相に対し正負を反対にする。これにより、実施例２のアウトフェージング増幅器は、実施例１およびその変形例と同様に動作させることができる。その他の構成は実施例１およびその変形例と同じであり説明を省略する。
　実施例１およびその変形例によれば、信号処理器２０は、出力信号Ｓｏの出力電力Ｐｏを最大の電力Ｐ１と最小の電力Ｐ２との間の範囲ＲＰ内に設定する。出力電力Ｐｏを最大の電力Ｐ１に設定するとき振幅Ａｂを振幅Ａａ以上に設定する。出力電力Ｐｏを最小の電力Ｐ２に設定するとき、振幅Ａｂを振幅Ａａより小さく設定する。例えば、振幅Ａｂを振幅Ａａより０．１ｄＢ以上または０．５ｄＢ以上小さくする。出力電力Ｐｏを最大の電力Ｐ１に設定するときのアウトフェージング角θ１を、出力電力Ｐｏを最小の電力Ｐ２に設定するときのアウトフェージング角θ２より大きく設定する。例えば、角θ１を角θ２より１０°以上または２０°以上大きくする。これにより、アウトフェージング角θを、インピーダンスＺａおよびＺｂのリアクタンス成分が小さく、アンプ１０および１１の負荷インピーダンスが最適値から大きくずれない角θ２において、最小の電力Ｐ２を比較例２における最小の電力Ｐ５より小さくできる。よって、ドレイン効率等の高周波特性を劣化させることなく、ダイナミックレンジを大きくできる。
　ドレイン効率ＤＥを例に説明する。図１６は、実施例１および比較例２における出力電圧に対するドレイン効率を示す図である。図１６の横軸は出力電力Ｐｏであり、縦軸はドレイン効率ＤＥである。破線は比較例２を示し、実線は実施例１を示す。図１６に示すように、実施例１と比較例２では、出力電力Ｐｏの最大の電力Ｐ１およびＰ４は同程度である。比較例２では、出力電力Ｐｏが最小の電力Ｐ５以下となると、ドレイン効率が低下する。これは、アウトフェージング角θが最小の角θ２より小さくなり、インピーダンスＺａおよびＺｂのリアクタンス成分が大きくなり、アンプ１０および１１の負荷インピーダンスが最適値からずれるためである。実施例１では、出力電力Ｐｏが比較例２における最小の電力Ｐ５より小さい最小の電力Ｐ２までドレイン効率ＤＥはほとんど低下しない。これは、アウトフェージング角θを最小の角θ２としても出力電力Ｐｏを比較例２における最小の電力Ｐ５より小さい最小の電力Ｐ２とできるためである。
　アンプ１０の飽和電力Ｐａ＠ｓａｔとアンプ１１の飽和電力Ｐｂ＠ｓａｔとは実質的に同じであってもよい。この場合にも、アウトフェージング角θを最小の角θ２としたとき、振幅Ａｂを振幅Ａａより小さくする。これにより、出力電力Ｐｏを比較例２における最小の電力Ｐ５より小さくできる。よって、比較例２よりダイナミックレンジを大きくできる。
　図１０のように、アンプ１０の飽和電力Ｐａ＠ｓａｔはアンプ１１の飽和電力Ｐｂ＠ｓａｔより小さい。例えば、飽和電力Ｐａ＠ｓａｔは飽和電力Ｐｂ＠ｓａｔより１ｄＢ以上小さい。これにより、アウトフェージング角θを最小の角θ２としたとき、出力電力Ｐｏをより小さくできる。よって、ダイナミックレンジをより大きくできる。
　このとき、出力電力Ｐｏを最大の電力Ｐ１に設定するとき信号Ｓｏｂの振幅Ａｂを信号Ｓｏａの振幅Ａａより大きく設定する。これにより、アウトフェージング角θを最小の角θ２としたとき、出力電力Ｐｏをより小さくできる。よって、ダイナミックレンジをより大きくできる。
　図１０および図１３のように、信号処理器２０は、出力電力Ｐｏによらず、振幅Ａａを一定の値に設定する。これにより、アンプ１０を振幅Ａａの一定値のときに高周波特性が最適となるように負荷インピーダンスを設定することで、アンプ１０の高周波特性を向上できる。なお、振幅Ａａが一定（または実質的に一定）とは、振幅Ａａが制御可能な範囲で一定であればよく、例えば振幅Ａａの±１ｄＢ程度の変動を許容する。振幅Ａａの一定の値を、出力電力Ｐｏが飽和電力となる値とすることができる。これにより、出力電力Ｐｏを大きくできる。
　図１０のように、信号処理器２０は、出力電力Ｐｏを範囲ＲＰ１（第１範囲）内に設定するとき、出力電力Ｐｏによらず振幅Ａｂを一定の値に設定する。信号処理器２０は、出力電力Ｐｏを範囲ＲＰ１より小さい範囲ＲＰ２（第２範囲）内に設定するとき、出力電力Ｐｏが小さくなると振幅Ａｂが小さくなるように振幅Ａｂを設定する。これにより、アンプ１１を振幅Ａｂの一定の値のときに高周波特性が最適となるように負荷インピーダンスを設定することで、範囲ＲＰ２においてアンプ１１の高周波特性を向上できる。なお、振幅Ａｂが一定（または実質的に一定）とは、振幅Ａｂが制御可能な範囲で一定であればよく、例えば振幅Ａｂの±１ｄＢ程度の変動を許容する。振幅Ａｂの一定の値を、出力電力Ｐｏが飽和電力となる値とすることができる。これにより、出力電力Ｐｏを大きくできる。
　また、信号処理器２０は、出力電力Ｐｏを範囲ＲＰ１内に設定するとき、振幅Ａｂを振幅Ａａより大きく設定する。信号処理器２０は、出力電力Ｐｏを範囲ＲＰ２内に設定するとき、出力電力Ｐｏが小さくなると振幅Ａｂが小さくなるように振幅Ａｂを設定する。これにより、範囲ＲＰ１では、アンプ１０および１１を最適な動作条件に近い条件で動作させることができる。範囲ＲＰ２では、アンプ１１はアンプ１０より最適な動作条件から外れるものの、アンプ１１の出力電力Ｐｂはアンプ１０の出力電力Ｐａより小さいため、高周波特性の劣化を抑制できる。
　図９および図１２のように、信号処理器２０は、出力電力Ｐｏが小さくなるとアウトフェージング角θが小さくなるようにアウトフェージング角θを設定する。これにより、アウトフェージング角θにより出力電力Ｐｏを制御できる。図９のように、アウトフェージング角θは出力電力Ｐｏが小さくなると徐々に小さくなってもよい。図１２のように、アウトフェージング角θは範囲ＲＰの一部の範囲（例えば範囲ＲＰ２）において一定でもよい。
　出力電力Ｐｏを最大の電力Ｐ１に設定するときの最大の角θ１は９０°より小さく、出力電力Ｐｏを最小の電力Ｐ２に設定するときの最小の角θ２は０°より大きい。これにより、最大の角θ１と最小の角θ２の間の範囲において、インピーダンスＺａおよびＺｂのリアクタンス成分を小さくできる。最大の角θ１は８０°以下とすることができ、７０°以下とすることができる。最小の角θ２は１０°以上とすることができ、２０°以上とすることができる。
　合成器１６は、シレイ合成器でなくてもよいがシレイ合成器である。これにより、図６において説明したように、ドレイン効率等の特性を向上できる。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　Ｓｉａ、Ｓｉｂ　信号（第１信号、第２信号）
　Ｓｉ　入力信号
　Ｓｏａ、Ｓｏｂ　信号
　Ｓｏ　出力信号
　Ｐｏ　出力電力
　Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５　電力
　Ｔｉｎ　入力端子
　Ｔｏｕｔ　出力端子
　θ　アウトフェージング角
　θ１、θ２、θ３　角
　Ａａ、Ａｂ　振幅
　１０、１１　アンプ（第１アンプ、第２アンプ）
　１４、１５　インピーダンス変換器
　１６、１６ａ　合成器
　１８、１９　ＦＥＴ
　２０　信号処理器
　３０、３１、３２、３３　整合回路
　３４、３６　バイアス回路
　５０、５０ａ、５０ｂ、５１、５１ａ、５１ｂ　点
　５２、５３　矢印
　１００　アウトフェージング増幅器
　

Claims (10)

  1. 　第１信号を増幅する第１アンプと、
    　第２信号を増幅する第２アンプと、
    　前記第１アンプが増幅した第１信号と前記第２アンプが増幅した第２信号とを合成し合成された信号を出力信号として出力する合成器と、
    　前記出力信号の出力電力を最大に設定するとき前記第２信号の振幅を前記第１信号の振幅以上に設定し、前記出力電力を最小に設定するとき、前記第２信号の振幅を前記第１信号の振幅より小さく設定し、前記出力電力を最大に設定するときの前記第１信号および前記第２信号のアウトフェージング角を、前記出力電力を最小に設定するときの前記アウトフェージング角より大きく設定し、前記第１信号および前記第２信号を出力する信号処理器と、
    を備えるアウトフェージング増幅器。
  2. 　前記第１アンプの飽和電力は前記第２アンプの飽和電力より小さい請求項１に記載のアウトフェージング増幅器。
  3. 　前記信号処理器は、前記出力電力を最大に設定するとき前記第２信号の振幅を前記第１信号の振幅より大きく設定する請求項２に記載のアウトフェージング増幅器。
  4. 　前記信号処理器は、前記出力電力を第１範囲内に設定するとき、前記第２信号の振幅を前記第１信号の振幅より大きく設定し、前記出力電力を前記第１範囲より小さい第２範囲内に設定するとき、前記出力電力が小さくなると前記第２信号の振幅が小さくなるように前記第２信号の振幅を設定する請求項１から請求項３のいずれか一項に記載のアウトフェージング増幅器。
  5. 　前記信号処理器は、前記出力電力によらず、前記第１信号の振幅を一定の値に設定する請求項１から請求項４のいずれか一項に記載のアウトフェージング増幅器。
  6. 　前記信号処理器は、前記出力電力を第１範囲内に設定するとき、前記出力電力によらず前記第２信号の振幅を一定の値に設定し、前記出力電力を前記第１範囲より小さい第２範囲内に設定するとき、前記出力電力が小さくなると前記第２信号の振幅が小さくなるように前記第２信号の振幅を設定する請求項５に記載のアウトフェージング増幅器。
  7. 　前記信号処理器は、前記出力電力が小さくなると前記アウトフェージング角が小さくなるように前記アウトフェージング角を設定する請求項１から請求項６のいずれか一項に記載のアウトフェージング増幅器。
  8. 　前記合成器は、シレイ合成器である請求項１から請求項６のいずれか一項に記載のアウトフェージング増幅器。
  9. 　前記出力電力を最大に設定するときの前記アウトフェージング角は９０°より小さく、前記出力電力を最小に設定するときの前記アウトフェージング角は０°より大きい請求項１から請求項６のいずれか一項に記載のアウトフェージング増幅器。
  10. 　第１信号を増幅する第１アンプと、
    　第２信号を増幅する第２アンプと、
    　前記第１アンプが増幅した第１信号と前記第２アンプが増幅した第２信号とを合成し合成された信号を出力信号として出力する合成器と、
    を備え、
    　前記出力信号の出力電力が最大のとき前記第２信号の振幅は前記第１信号の振幅以上であり、前記出力電力が最小であるとき、前記第２信号の振幅は前記第１信号の振幅より小さく、前記出力電力が最大であるときの前記第１信号および前記第２信号のアウトフェージング角は、前記出力電力が最小であるときの前記アウトフェージング角より大きいアウトフェージング増幅器。
    　
PCT/JP2022/030874 2022-06-09 2022-08-15 アウトフェージング増幅器 WO2023238417A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022093858 2022-06-09
JP2022-093858 2022-06-09

Publications (1)

Publication Number Publication Date
WO2023238417A1 true WO2023238417A1 (ja) 2023-12-14

Family

ID=89117847

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/030874 WO2023238417A1 (ja) 2022-06-09 2022-08-15 アウトフェージング増幅器

Country Status (1)

Country Link
WO (1) WO2023238417A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002538A (ja) * 2013-06-18 2015-01-05 富士通株式会社 増幅装置
WO2020217422A1 (ja) * 2019-04-25 2020-10-29 三菱電機株式会社 ドハティ増幅器及び通信装置
WO2021005633A1 (ja) * 2019-07-05 2021-01-14 三菱電機株式会社 アウトフェージング増幅器及び通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002538A (ja) * 2013-06-18 2015-01-05 富士通株式会社 増幅装置
WO2020217422A1 (ja) * 2019-04-25 2020-10-29 三菱電機株式会社 ドハティ増幅器及び通信装置
WO2021005633A1 (ja) * 2019-07-05 2021-01-14 三菱電機株式会社 アウトフェージング増幅器及び通信装置

Similar Documents

Publication Publication Date Title
Ali et al. A 28GHz 41%-PAE linear CMOS power amplifier using a transformer-based AM-PM distortion-correction technique for 5G phased arrays
US7649412B2 (en) High efficiency amplifier
US7521995B1 (en) Inverted doherty amplifier with increased off-state impedence
US7345535B2 (en) Power amplification apparatus of portable terminal
EP1287611B1 (en) Amplifier circuit
US8305141B2 (en) Distributed Doherty power amplifier
US9030255B2 (en) Linearization circuit and related techniques
JP5059647B2 (ja) 高周波電力増幅器
US7528652B2 (en) Amplifying device and radio communication circuit
JP2004120086A (ja) 高周波電力増幅器
JPWO2005124994A1 (ja) 高効率増幅器
WO2018138763A1 (ja) ドハティ増幅器
JP4601807B2 (ja) 高周波電力増幅器
Hu et al. Doherty power amplifier distortion correction using an RF linearization amplifier
JP2008125044A (ja) 増幅器
WO2023238417A1 (ja) アウトフェージング増幅器
US20230134681A1 (en) Apparatus and methods for radio frequency amplifiers
EP2642660A2 (en) Linearization circuit and related techniques
US20240146255A1 (en) Amplifier
US20230029039A1 (en) Doherty amplifier
Takagi et al. High-Efficiency Asymmetric Doherty Power Amplifier with Spurious Suppression Circuit
JP2001244752A (ja) 歪補償回路
JP2023180499A (ja) アウトフェージング増幅器およびアウトフェージング増幅器用信号処理器
JP2024063535A (ja) 増幅器
Takagi et al. Wide-band high-efficiency GaN HEMT amplifier based on dual-band multi-harmonic treatments

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22945122

Country of ref document: EP

Kind code of ref document: A1