JP5059647B2 - 高周波電力増幅器 - Google Patents

高周波電力増幅器 Download PDF

Info

Publication number
JP5059647B2
JP5059647B2 JP2008030065A JP2008030065A JP5059647B2 JP 5059647 B2 JP5059647 B2 JP 5059647B2 JP 2008030065 A JP2008030065 A JP 2008030065A JP 2008030065 A JP2008030065 A JP 2008030065A JP 5059647 B2 JP5059647 B2 JP 5059647B2
Authority
JP
Japan
Prior art keywords
harmonic
amplifier
circuit
input
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008030065A
Other languages
English (en)
Other versions
JP2009194421A (ja
Inventor
史壮 川鍋
陽一 大久保
泰雄 世良
学 中村
太造 伊藤
俊雄 野島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2008030065A priority Critical patent/JP5059647B2/ja
Priority to CNA2009101307711A priority patent/CN101510758A/zh
Priority to US12/379,073 priority patent/US7719364B2/en
Publication of JP2009194421A publication Critical patent/JP2009194421A/ja
Application granted granted Critical
Publication of JP5059647B2 publication Critical patent/JP5059647B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602Combinations of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/222A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/387A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Description

本発明は、高周波信号を増幅する高周波電力増幅器に係り、特に電力変換効率を向上させることができる高周波電力増幅器に関する。
[先行技術の説明]
送信用電力増幅器は、高周波信号を所要の送信出力に増幅するものであり、ほとんどの無線機において最も多くの電力を消費する部分である。
電力増幅器が消費する電力は、高周波出力に変換されるだけでなく、内部損失となる熱として放出される。
そのため、発熱量を低減して消費電力の低減や信頼性の向上を図るために、電力増幅器の電力変換効率を上げて、無駄な内部損失を抑えることが要求されている。
この要求に応えるために、種々の高効率動作方式を取り入れた増幅器があり、例えばF級増幅器がある。
[従来のF級増幅器:図7]
従来のF級増幅器について図7(a)及び(b)を用いて説明する。図7(a)(b)は従来のF級増幅器の構成を示す概略構成ブロック図である。
図7(a)に示すように、従来のF級増幅器は、入力端子11と、出力端子12と、入力整合回路13と、FET(Field Effect Transistor;電界効果トランジスタ)14と、出力整合回路15と、高調波反射回路16とから構成される。
入力整合回路13は、入力信号において、FET14の入力インピーダンスと特性インピーダンスZ0とのインピーダンス整合を実現するためのインピーダンス変換回路である。
また、出力整合回路15は、基本波周波数f0において、FET14の出力インピーダンスと特性インピーダンスZ0とのインピーダンス整合を実現するためのインピーダンス変換回路である。
FET14は入力された信号を増幅して出力する能動素子であり、ゲート端子に入力信号が印加され、ソース端子は接地されている。尚、能動素子としては、FETの代わりにバイポーラトランジスタや電子管を用いてもよい。
高調波反射回路16は、FET14のドレイン端子に接続され、基本波周波数及び奇数次高調波周波数に対して開放し、且つ偶数次高調波周波数に対して短絡となるインピーダンス特性を備えている。したがって、FET14の出力端子(ドレイン端子)における負荷のインピーダンス周波数特性は、基本波周波数で整合、偶数次高調波周波数で短絡、奇数次高調波周波数で開放となる。
そして、入力信号は、入力端子11から入力整合回路13を介してFET14のゲート端子に入力される。FET14で増幅された信号は、ドレイン端子から出力整合回路15を介して出力端子12に取り出される。また、FET14で発生した奇数次高調波は、高調波反射回路16で反射されてFET14に入力され、更に増幅される。
次に、F級増幅器における電圧及び電流の理論上の波形について図8を用いて説明する。図8は、F級増幅器における電圧及び電流の理論上の波形図である。
図8に示すように、図7(a)に示した増幅器のFET14をB級バイアス条件で動作させて基本波周波数の正弦波を入力すれば、理論上、ドレイン端子とソース端子との間の電圧の時間波形は、基本波と奇数次高調波成分のみを有する矩形波となる。
また、ドレイン端子とソース端子との間の電流の時間波形は、基本波と偶数次高調波成分のみを有する半波形となる。
このときのFET14の動作としては、ドレイン電流が流れているときにドレイン電圧がゼロとなり、逆にドレイン電圧が印加されているときにドレイン電流がゼロとなるので、ドレイン端子とソース端子間の消費電力を常にゼロの状態にすることができる。
すなわち、図8のように電圧及び電流の時間波形が重なっていない状態では、FET14で消費する電力をゼロにすることができ、内部損失を抑えることができる。これがF級増幅器の理論である。
更に、上述したF級増幅器とは逆に、基本波周波数で整合、偶数次高調波周波数で開放、奇数次高調波周波数で短絡となり、図8の波形とは逆の波形が得られる増幅器もある。このような増幅器では、高調波反射回路は偶数次の高調波を反射する。この場合にも、ドレイン電流が流れているときにドレイン電圧がゼロとなり、逆にドレイン電圧が印加されているときにドレイン電流がゼロとなるので、同様にドレイン端子とソース端子間の消費電力を常にゼロの状態にすることができる。
ところで、パッケージの外に高調波反射回路を挿入した高周波帯のF級増幅器を構成する場合には、基本波周波数だけでなく、2次高調波周波数においても、FETパッケージ、ワイヤボンディングその他の影響によるリアクタンスや、FETチップ自身のインピーダンスの存在を考慮した回路構成が必要になる。
2次高調波周波数を利用して、FETやそのパッケージの存在に起因する各種の浮遊リアクタンスの影響を回避し、効率の向上を図るF級増幅器(従来の別のF級増幅器)がある。
2次高調波周波数を利用して効率の向上を図るF級増幅器について図7(b)を用いて説明する。
図7(b)に示すように、従来の別の入力端子11と、出力端子12と、入力整合回路13と、FET14と、出力整合回路15と、高調波反射回路16とから構成される。
高調波反射回路16は、出力整合回路15と出力端子12との間に並列に接続された終端回路であり、入力信号の周波数に対して高入力インピーダンスで、且つその2次高調波周波数に対して低入力インピーダンスである。
入力整合回路13は、入力信号の周波数とその2次高調波周波数の両方に対して、FET14の入力インピーダンスと共役整合するインピーダンス特性を備えている。
出力整合回路15は、入力信号の周波数とその2次高調波周波数の両方に対して、FET14の出力インピーダンスと共役整合するインピーダンス特性を備えている。これらの点が図7(a)に示した増幅器とは異なっている。
そして、終端にある高調波反射回路16で、FET14のドレイン端子に発生した2倍波信号(2次高調波)をFET14に反射させることにより、電圧波形を矩形波に近づけ、高効率動作に必要なスイッチング動作を容易に実現できるものである。
また、従来の高効率を図る増幅器としては、ドハティ増幅器がある。
従来のドハティ増幅器の構成について図9を用いて説明する。図9は、従来のドハティ増幅器の構成を示す構成ブロック図である。
図9に示すように、従来のドハティ増幅器は、入力端子1と、出力端子2と、分配器4と、キャリア増幅回路6と、ピーク増幅回路7と、伝送線路8と、合成点9と、伝送線路10とから構成されている。
更に、キャリア増幅回路6は、入力整合回路61と、FET62と、出力整合回路63とから構成され、ピーク増幅回路7は、入力整合回路71と、FET72と、出力整合回路73とから構成されている。
そして、入力端子1から入力された信号は、分配器4で分配され、その一方はキャリア増幅回路6に入力されて、FET62で増幅され、出力整合回路63を介して伝送線路8でインピーダンス変換される。
分配器4で分配されたもう一方の信号は、移相器5で位相をキャリア増幅回路6に合わせて調整された後、ピーク増幅回路7に入力され、FET72で増幅されて出力整合回路73でインピーダンス変換されて出力される。
合成点9では伝送線路8からの出力とピーク増幅回路7からの出力が合成され、更に伝送線路10で出力負荷(図示せず)に整合するためインピーダンス変換されて出力端子2から出力され、出力負荷に接続される。
キャリア増幅回路6のFET62はAB級にバイアスされ、ピーク増幅回路7のFET72はB級又はC級にバイアスされている。そのため、入力レベルが低くFET72が動作しない内はFET62が単独で動作する。そして、FET62が飽和領域に入る、つまりFET62の線形性が崩れ始めると、FET72が動作し始め、FET72の出力が負荷に供給され、FET62と共に負荷を駆動する。これにより、ドハティ増幅器では、出力レベルが最大出力レベルよりも低い場合でも、高い効率が得られるものである。
尚、ドハティ増幅器に高調波反射回路を用いて一層の高効率を図ることは周知の技術である。
[先行技術文献]
尚、高効率化を図る増幅器に関する先行技術としては、特開2005−204208号公報(特許文献1)がある。
特許文献1には、増幅対象となる基本波信号に対する奇数次の高調波信号を発生させ、当該奇数次の高調波信号を増幅対象となる基本波信号と合成して矩形波信号を生成し、矩形波信号を能動素子により増幅し、当該能動素子の出力端から負荷側を見た場合における奇数次の高調波信号に対するインピーダンスの値を無限大とすると共に、偶数次の高調波信号に対するインピーダンスの値をゼロとするようにして、高効率化を実現できる増幅器が記載されている。
特開2005−204208号公報
しかしながら、従来のF級増幅器では、必ずしも図8に示した理論上の電圧電流波形が得られるものではなく、また、増幅素子が飽和であれば高調波も多いが、出力レベルが低いと高調波の出力レベルも低くなって、高調波反射による効率向上の効果が小さくなるという問題点があった。
また、従来のドハティ増幅器に高調波反射回路を組み合わせた増幅器においても、出力レベルが低いと高調波の出力レベルが低下し、効率向上の効果が小さくなるという問題点があった。
尚、上記特許文献1では、奇数次高調波を増幅器入力に注入することは記載されているが、偶数次高周波を注入することは記載されていない。
本発明は、上記実状に鑑みて為されたもので、広範囲の出力レベルにわたって、従来の高調波反射回路を用いたF級増幅器に比べて高い効率が得られる高周波電力増幅器を提供することを目的とする。
また、本発明は、従来の高調波反射回路を組み合わせたドハティ増幅器に比べて高い効率が得られる高周波電力増幅器を提供することを目的とする。
上記従来例の問題点を解決するための本発明は、増幅回路と、増幅回路の入力段に設けられた高調波発生回路とを備えた高周波電力増幅器であって、増幅回路が、入力された高周波信号を増幅する増幅素子と、増幅素子の入力段に設けられた入力整合回路と、増幅素子の出力段に設けられた出力整合回路と、出力整合回路から出力される高調波周波数を反射する高調波反射回路とを備え、高調波発生回路が、基本波周波数の入力信号を分配する分配器と、分配された一方の基本波信号から2次高調波を発生する高調波発生器と、高調波発生器で発生した2次高調波の位相及び振幅を調整する調整器と、位相及び振幅が調整された2次高調波と分配された他方の基本波信号とを合成して増幅回路に出力する合成器とを有する高調波発生回路を備え、高調波発生器は、入力信号が基本波周波数に整合され、出力信号が2次高調波周波数に整合され、調整器は、2次高調波の位相及び振幅を、増幅素子で発生する2次高調波の位相及び振幅と最適な関係となるよう調整し、入力整合回路は、基本波周波数と2次高調波周波数の両方に対して、増幅素子の入力インピーダンスと共役整合するインピーダンス特性を備え、出力整合回路は、基本波周波数と2次高調波周波数の両方に対して、増幅素子の出力インピーダンスと共役整合するインピーダンス特性を備え、高調波反射回路が、2次高調波周波数を反射する特性を有することを特徴としている。
また、本発明は、AB級で動作する第1の増幅素子を有するキャリア増幅回路と、B級又はC級で動作する第2の増幅素子を有するピーク増幅回路とを備え、前記キャリア増幅回路と前記ピーク増幅回路の出力を合成して出力するドハティ増幅器であって、請求項1記載の高周波電力増幅器をキャリア増幅回路として用いたことを特徴としている。
本発明によれば、増幅回路と、増幅回路の入力段に設けられた高調波発生回路とを備えた高周波電力増幅器であって、増幅回路が、入力された高周波信号を増幅する増幅素子と、増幅素子の入力段に設けられた入力整合回路と、増幅素子の出力段に設けられた出力整合回路と、出力整合回路から出力される高調波周波数を反射する高調波反射回路とを備え、高調波発生回路が、基本波周波数の入力信号を分配する分配器と、分配された一方の基本波信号から2次高調波を発生する高調波発生器と、高調波発生器で発生した2次高調波の位相及び振幅を調整する調整器と、位相及び振幅が調整された2次高調波と分配された他方の基本波信号とを合成して増幅回路に出力する合成器とを有する高調波発生回路を備え、高調波発生器は、入力信号が基本波周波数に整合され、出力信号が2次高調波周波数に整合され、調整器は、2次高調波の位相及び振幅を、増幅素子で発生する2次高調波の位相及び振幅と最適な関係となるよう調整し、入力整合回路は、基本波周波数と2次高調波周波数の両方に対して、増幅素子の入力インピーダンスと共役整合するインピーダンス特性を備え、出力整合回路は、基本波周波数と2次高調波周波数の両方に対して、増幅素子の出力インピーダンスと共役整合するインピーダンス特性を備え、高調波反射回路が、2次高調波周波数を反射する特性を有する2次高調波周波数を反射する特性を有する高周波電力増幅器としているので、増幅素子から出力される2次高調波の出力レベル及び高調波反射回路で反射される2次高調波の反射レベルを増大させて、電圧電流波形を最適化でき、電力効率を向上させることができる効果がある。
また、本発明によれば、請求項1記載の高周波電力増幅器をキャリア増幅回路として用いたドハティ増幅器としているので、キャリア増幅素子から出力される2次高調波の出力レベル及び高調波反射回路で反射される2次高調波の反射レベルを増大させて、キャリア増幅回路の電圧電流波形を最適化でき、特にキャリア増幅素子のみが動作する広い入力レベル領域において、ドハティ増幅器全体の電力効率を大幅に向上させることができる効果がある。
[発明の概要]
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る高周波電力増幅器は、高調波反射回路を備えた増幅器の入力段に、高調波を発生する高調波発生器と、高調波発生器から出力された高調波の位相及び振幅を調整するベクトル調整器とを備え、ベクトル調整された高調波を、高調波反射回路を備えた増幅器の入力信号に合成することによって、増幅器の高調波出力レベルを増大させ、出力の高調波反射レベルを増大させることができるものであり、電圧電流波形の重なりを減らして効率を向上させることができるものである。
また、本発明の実施の形態に係る高周波電力増幅器は、ドハティ増幅器において、入力信号をキャリア増幅器とピーク増幅器に分配する分配器の前段に、高調波を発生する高調波発生器と、当該高調波の位相及び振幅を調整するベクトル調整器とを備え、ベクトル調整された高調波をキャリア増幅器及びピーク増幅器の入力信号に合成することによって、高調波反射回路を備えたドハティ増幅器の高調波出力レベルを増大させ、それに伴って出力の高調波反射レベルを増大させて効率を向上させることができるものである。
[第1の実施の形態:図1]
本発明の第1の実施の形態に係る高周波電力増幅器について図1を用いて説明する。図1は、本発明の第1の実施の形態に係る高周波電力増幅器(第1の増幅器)の構成ブロック図である。
図1に示すように、第1の増幅器は、入力端子1と、出力端子2と、増幅器20と、第1の増幅器の特徴部分である高調波発生回路3とから構成されている。入力端子1から入力された信号は、高調波発生回路3を経て、増幅器20に入力されて増幅され、出力端子2から出力される。
ここで、増幅器20は、図7(a)に示した従来の高周波電力増幅器であり、入力端子11と、入力整合回路13と、FET(増幅素子)14と、出力整合回路15と、高調波反射回路16と、出力端子12を備えた構成である。入力整合回路13は基本波に整合している。
増幅器20の高調波反射回路16は、基本波の周波数に対して高入力インピーダンスで、且つ、その2次高調波周波数に対して低入力インピーダンスとなる高周波終端回路である。
高調波反射回路を挿入する位置は、線路の損失を考慮すると、増幅素子に近い方がよいが、従来のF級増幅器ほどこだわらなくてもよい。また、高出力増幅素子を用いる場合には、内部整合回路の2次高調波反射特性を利用してもよい。
[高調波発生回路]
第1の増幅器の特徴部分である高調波発生回路3について具体的に説明する。
高調波発生回路3は、増幅器20で発生する高調波を増幅する回路であり、分配器31と、高調波発生器32と可変移相器33と、可変減衰器34と、遅延線35と、合成器36とから構成されている。
分配器31は、入力端子1からの入力信号を分配する。
高調波発生器32は、高調波を発生するものであり、第1の増幅器では2次高調波を発生するものとしている。
可変移相器33は、高調波発生器32で発生した2次高調波の位相を調整する。
可変減衰器34は、高調波発生器32で発生した2次高調波の振幅を調整する。
尚、可変移相器33及び可変減衰器34から成る部分は、発生した2次高調波のベクトル調整を行うベクトル調整器に相当し、可変移相器33と可変減衰器34の順序が逆であっても構わない。
可変移相器33及び可変減衰器34では、高調波発生器32で発生した2次高調波の位相及び振幅を、増幅器20で発生する2次高調波の位相及び振幅との関係が最適となるよう調整すると共に、基本波と2次高調波との位相のずれ及び振幅レベルの比が最適となるよう調整するものである。
遅延線35は、高調波発生器32、可変移相器33、可変減衰器34における処理時間分、分配器31からの入力信号(基本波)を遅延する。
そして、合成器36は、遅延された基本波信号と、可変減衰器34から出力された位相及び振幅が調整された2次高調波とを合成して、増幅器20に出力する。
このように、高調波発生回路3は、構成の簡単なアナログ回路から成り、基本波と2次高調波との位相のずれ及び必要な振幅レベルの比を調整するベクトル調整回路を備えているので、増幅器20に必要な高調波の出力レベル及び位相を正確に調整でき、増幅器20における増幅動作を高効率で行うことができるものである。
尚、ここでは、位相を調整する可変移相器33と振幅を調整する可変減衰器34とを用いた構成としているが、高調波発生器32で発生した高調波の位相及び振幅を調整する調整器として位相と振幅が調整できればよく、同等の機能があればどのような方法を用いてもよい。
特に、第1の増幅器では、発生する高調波の中でもレベルが高い2次高調波に着目して、増幅器の入力に2次高調波を注入した上、出力では高調波反射回路で無駄なく2次高調波を反射させる構成としているので、効率向上の効果が大きくなるものである。
[増幅器20の別の構成]
増幅器20として、図7(b)の増幅器を用いることも可能である。
その場合、FET14の入力段に設けられた入力整合回路13は、基本波と、その2次高調波周波数の両方に対して、FET14の入力インピーダンスと共役整合するインピーダンス特性を備えており、また、FET14の出力段に設けられた出力整合回路15は、基本波と、その2次高調波周波数の両方に対して、FET14の出力インピーダンスと共役整合するインピーダンス特性を備えている。
このように、増幅器20に図7(b)の増幅器を用いた場合には、入力整合回路が基本波だけでなく2次高調波にも整合しているので、高調波発生回路3からの2次高調波の注入量はより小さくて済み、一層の高効率を図ることができるものである。
[第1の増幅器の動作]
第1の増幅器の動作について図1及び図7(a)を用いて説明する。
入力端子1から入力された基本波信号は、高調波発生回路3に入力され、高調波発生回路3の分配器31で分配され、その一方の基本波信号は高調波発生器32に入力されて、基本波周波数の2倍の周波数を有する2次高調波が生成される。
発生した2次高調波は、可変移相器33で位相調整され、可変減衰器34で振幅調整されて、合成器36に入力される。
分配器31で分配されたもう一方の基本波信号は、遅延線35で遅延されて位相が遅らされ、合成器36に入力されて、合成器36で、ベクトル調整された2次高調波と合成される。
合成器36は、基本波とベクトル調整された2次高調波の合成信号を増幅器20に出力する。
増幅器20では、合成信号は、入力整合回路13を介して能動素子のFET14に入力されて増幅され、出力端子12に出力される。
合成信号中には2次高調波が含まれるため、FET14のドレイン端子において発生する2次高調波は従来よりも高レベルとなり、FETが高調波に対する利得が少ないものであったり、また、高調波が少ない低出力時であっても効率よく動作できるものである。
更に、高調波反射回路は、基本波周波数に対しては作用せず、2次高調波周波数は反射するので、出力の高調波反射レベルを一層大きくして、電圧電流波形の重なりを減らすことができ、効率を向上させることができるものである。
[高調波発生器32の構成:図2]
次に、高調波発生器32の構成について図2を用いて説明する。図2は、高調波発生器32の構成ブロック図である。
図2に示すように、高調波発生器32は、入力端子101と、入力整合回路103と、ダイオード104と、出力整合回路105と、出力端子102とが直列に接続された構成である。
ダイオード104は、入力された信号を増幅し、2次高調波を発生する。高調波を発生させるものであれば、ダイオードの代わりにFET等でもよい。
入力整合回路103は、入力される信号を無駄なく伝達するために、基本波に整合されたインピーダンス変換回路である。
また、出力整合回路105は、ダイオード104から発生する2次高調波をできるだけ無駄なく出力するために、高調波に整合されたインピーダンス変換回路である。
入力整合回路103,出力整合回路105は、マイクロストリップライン等の伝送線路、コンデンサやコイルといった回路素子、またはこれらを組み合わせた回路によって構成される。
高調波発生器32の入力端子101から入力された入力信号は、入力整合回路103でインピーダンス変換され、ダイオード104で増幅され、2次高調波が生成される。
2次高調波を含む信号は、出力整合回路105でインピーダンス変換され、2次高調波を多く含む信号として出力端子102から出力される。
そして、高調波発生回路3の可変移相器33及び可変減衰器34で、位相及び振幅が調整されて、合成器36で基本波と合成されて増幅器20に出力されるものである。
[第1の増幅器の特性:図3]
次に、第1の増幅器の特性について図3を用いて説明する。図3は、第1の増幅器の入力電力−電力効率特性を示す模式説明図である。
図3では、従来の高調波反射回路を備えた増幅器の特性を実線で示し、入力信号に2次高調波を注入した第1の増幅器の特性を破線で示している。
図3に示すように、第1の増幅器では、入力電力が低い所から高い所まで広範囲にわたって、従来の高調波反射回路を備えた増幅器よりも高い効率を示すことがわかる。これは、第1の増幅器では、入力信号に2次高調波を注入しているため、2次高調波出力レベルを上げて、そこに高調波反射回路を用いることで、入力位相や電流の波形を最適化して、電圧電流波形の重なりを一層少なくできることにより、大幅に効率を上げることができるものである。
[第1の実施の形態の効果]
第1の実施の形態に係る高周波電力増幅器(第1の増幅器)によれば、高調波反射回路を備えた高周波電力増幅器において、増幅器20の入力段に2次高調波を発生する高調波発生器32と、発生した2次高調波の位相を調整する可変移相器33と、2次高調波の振幅を調整する可変減衰器34とを備え、基本波の入力信号に2次高調波を注入して合成し、合成された信号を増幅器20に入力して増幅し、更に、増幅器20の高調波反射回路16で2次高調波を反射してFET14に入力するようにしているので、FET14への2次高調波反射レベルを上げて、電圧電流波形の重なりを低減し、電力効率を向上させることができる効果がある。
また、第1の増幅器では、注入する高調波をレベルの高い2次高調波としているので、効率向上の効果が一層大きくなる効果がある。
また、従来の増幅器では、高調波の位相及び振幅を調整するには、高調波反射回路を調整しなければならず、回路規模が増大してしまうおそれがあったが、第1の増幅器では、可変移相器33と可変減衰器34とを調整することにより、高調波発生回路3で入力される2次高調波の位相及び振幅を、増幅器20のFETで発生する2次高調波の位相及び振幅と最適な関係となるよう調整することができ、簡易な構成で、一層効率を向上させることができる効果がある。
また、増幅器20を、図7(b)に示した2次高調波にも整合したものとすることも可能であり、これにより、入力信号に注入する2次高調波のレベルを低減することができ、より一層電力変換効率を向上させることができる効果がある。
更に、ここでは、2次高調波を注入するための構成について説明したが、更に4次以上の偶数次高調波を注入することで、電流と電圧の波形の重なりを一層小さくすることができるものである。この場合には、4次以上の高調波を発生する高調波発生回路を図1に示した高調波発生回路3に並列に設ければよい。各々の高調波発生回路の構成は2次の場合と同様であり、発生する高調波の周波数を変えればよい。
[第2の実施の形態:図4]
本発明の第2の実施の形態に係る高周波電力増幅器について図4を用いて説明する。図4は、本発明の第2の実施の形態に係る高周波電力増幅器(第2の増幅器)の構成ブロック図である。
図4に示すように、第2の増幅器は、ドハティ増幅器において、キャリア増幅回路6とピーク増幅回路7に2次高調波を反射する高調波反射回路を備え、ドハティ増幅器の前段に、入力信号に2次高調波を注入する高調波発生回路3を設けた構成である。
具体的には、第2の増幅器は、入力端子1と、高調波発生回路3と、分配器4と、移相器5と、キャリア増幅回路6と、ピーク増幅回路7と、伝送線路8及び10と、合成点9とから構成されている。分配器4と、移相器5と、伝送線路8と、合成点9と、伝送線路10は図9に示した従来のドハティ増幅器と同様であるため、説明は省略する。
第2の増幅器の特徴である高調波発生回路3の構成は、図1に示した高調波発生回路3と同様の構成であるため、図1を用いて説明する。
第2の増幅器の高調波発生回路3は、図1に示すように、分配器31と、遅延線35と、2次高調波発生器32と、可変移相器33と、可変減衰器34と、合成器36とから構成される。そして、入力信号の基本波から2次高調波を生成して、生成された2次高調波の位相及び振幅の調整を行って基本波と合成して、2次高調波を多く含む合成信号を分配器4に出力するものである。
また、高調波発生回路3の、2次高調波発生器32の構成は、図2に示した高調波発生器と同様の構成であり、入力端子101と、入力整合回路103と、ダイオード104と、出力整合回路105と、出力端子102とから構成されている。
第2の増幅器の高調波発生回路3は、ドハティ増幅器で発生する2次高調波を増幅するものであり、高調波発生回路3で注入される2次高調波の位相及び振幅が、ドハティ増幅器で発生する2次高調波の位相及び振幅と、最適な関係となるように、可変移相器33及び可変減衰器34でベクトル調整を行うようになっている。
キャリア増幅回路6は、図9に示した従来のドハティ増幅器と同様の部分として、入力整合回路61と、FET(キャリア増幅素子)62と、出力整合回路63とを備え、第2の増幅器の特徴部分として、高調波反射回路64を備えている。
また、ピーク増幅回路7は、従来のドハティ増幅器と同様の部分として、入力整合回路71と、FET(ピーク増幅素子)72と、出力整合回路73とを備え、第2の増幅器の特徴部分として、高調波反射回路74を備えている。従来と同様の部分については説明を省略する。
キャリア増幅回路6の高調波反射回路63と、ピーク増幅回路7の高周波反射回路73は、基本波に影響を与えず、2次高調波を反射するインピーダンス特性を有する。高調波反射回路63,73を挿入する位置は、線路の損失を考慮すると、増幅素子に近い方がよいが、従来のF級増幅器ほどこだわらなくてもよい。また、高出力増幅素子を用いる場合には、内部整合回路の2次高調波反射特性を利用してもよい。
[第2の増幅器の動作]
第2の増幅器の動作について図4及び図1を用いて説明する。
第2の増幅器では、図4の入力端子1から入力された基本波信号は、高調波発生回路3に入力され、図1の高調波発生回路3の分配器31で分配され、その一方の基本波信号は高調波発生器32に入力されて、基本波周波数の2倍の周波数を有する2次高調波が生成される。
発生した2次高調波は、可変移相器33で位相調整され、可変減衰器34で振幅調整されて、合成器36に入力される。
高調波発生器3の分配器31で分配されたもう一方の基本波信号は、遅延線35で遅延されて合成器36に入力され、合成器36において、ベクトル調整された2次高調波と合成され、図1のドハティ増幅器の分配器4に出力される。
そして、キャリア増幅器6に入力された信号は増幅されて伝送線路8を介して合成点9に出力され、移相器5を経てピーク増幅器7に入力された信号は増幅されて合成点9に出力され、合成点9において合成後、伝送線路10を経て出力端子から出力される。
すなわち、第2の増幅器では、ドハティ増幅器のキャリア増幅回路6及びピーク増幅回路7に入力される信号は、2次高調波を多く含むものであるから2次高調波の出力レベルが増大し、キャリア増幅器6及びピーク増幅器7の、高調波反射回路63,73によってFET62,72に反射される2次高調波反射レベルを一層大きくすることができ、電圧電流波形の重なりを減らして、電力効率を向上させることができるものである。
尚、第2の増幅器の特性については、図6を用いて後で説明する。
[第2の実施の形態の効果]
第2の実施の形態に係る高周波電力増幅器(第2の増幅器)によれば、ドハティ増幅器において、ドハティ増幅器の入力段に、2次高調波を発生する高調波発生器32と、発生した2次高調波の位相を調整する可変移相器33と、2次高調波の振幅を調整する可変減衰器34とを備え、入力信号に2次高調波を注入した合成信号をドハティ増幅器の入力信号とすることでFETの高調波出力レベルを増大させ、更に、ドハティ増幅器のキャリア増幅回路6とピーク増幅回路7にそれぞれ高調波反射回路63,73を備えて、高レベルの2次高調波を反射するようにしているので、2次高調波の反射レベルを増大させて、電圧電流波形の重なりを低減し、電力効率を向上させることができる効果がある。
また、高調波発生回路3の可変移相器33と可変減衰器34とを調整することにより、高調波発生回路3で基本波に注入される2次高調波の位相及び振幅を、ドハティ増幅器で発生する2次高調波の位相及び振幅と最適な関係となるよう調整することができ、簡易な構成で一層効率を向上させることができる効果がある。
また、従来は、2次高調波の位相及び振幅を調整するには、高調波反射回路を調整しなければならず、それと共に出力整合回路も調整する必要があり、基本波整合と2次高調波整合を同時に合わせることは困難であったが、第2の増幅器によれば、入力信号に2次高調波を加え、且つ可変位相器33及び可変減衰器34で2次高調波の位相及び振幅を調整することにより、基本波と2次高調波の整合を同時に合わせることが容易になる効果がある。
更に、4次以上の偶数次高調波を発生する高調波発生回路を図4示した高調波発生回路3に並列に設け、ドハティ増幅器の入力に、4次以上の偶数次高調波を注入する構成とすればより効率を向上させることができる効果がある。
[第3の実施の形態:図5]
次に、本発明の第3の実施の形態に係る高周波電力増幅器について図5を用いて説明する。図5は、本発明の第3の実施の形態に係る高周波電力増幅器(第3の増幅器)の構成ブロック図である。
第3の増幅器は、第2の増幅器と同様に、ドハティ増幅器に2次高調波を注入する高調波発生回路を設けたものであるが、第3の増幅器の特徴として、キャリア増幅回路の入力にのみ2次高調波を注入する構成としている。
図5に示すように、第3の増幅器では、キャリア増幅回路6の入力段に、高調波発生回路3を設けており、キャリア増幅回路6に、高調波反射回路64を備えている。
第3の増幅器の高調波発生回路3は、第2の増幅器の高調波発生回路3と同様の構成であり、キャリア増幅回路6への入力信号に2次高調波を注入するものである。第3の増幅器の高調波発生回路3においては、高調波発生回路3で注入される2次高調波の位相及び振幅が、キャリア増幅回路6で発生する2次高調波の位相及び振幅と最適な関係となるよう、注入される2次高調波の位相及び振幅を可変移相器33及び可変減衰器34で調整するようになっている。
ドハティ増幅器では、ピーク増幅回路7が動作する領域では元々効率が高く、また、ピーク増幅回路7が動作する時間が短いため、ピーク増幅回路7の効率が全体に与える影響はそれほど大きくない。
第3の増幅器では、このことを利用して、キャリア増幅回路6のみに2次高調波を注入する構成として、ピーク増幅回路7の高調波反射回路を不要とし、また、第2の増幅器に比べて2次高調波の注入に要する電力を低減することができるものである。
尚、高調波の注入をキャリア増幅回路6のみとした場合に、ピーク増幅回路7に高調波反射回路を備えても構わない。
[第2、第3の増幅器の特性:図6]
次に、第2の増幅器と第3の増幅器の特性について図6を用いて説明する。図6は、第2の増幅器及び第3の増幅器の入力電力−電力効率特性を示す模式説明図である。
図6では、従来のドハティ増幅器の特性を実線で示し、キャリア増幅回路とピーク増幅回路の両方の入力信号に2次高調波を注入した第2の増幅器の特性を短い破線で示し、キャリア増幅回路の入力信号のみに2次高調波を注入した第3の増幅器の特性を長い破線で示している。
図6に示すように、第2及び第3の増幅器は、どちらも、入力電力が低い所から高い所まで広範囲にわたって、従来のドハティ増幅器よりも高い効率が得られる。特に、第3の増幅器では、キャリア増幅回路6のみが動作する入力レベルにおいて、第2の増幅器よりも高い効率となることがわかる。ピーク増幅回路7が動作を開始するレベルになると、幾分効率は低下するものの、全体的な影響は少ない。
[第3の実施の形態の効果]
第3の実施の形態に係る高周波電力増幅器(第3の増幅器)によれば、ドハティ増幅器において、キャリア増幅回路6の入力段に、2次高調波を発生する高調波発生器32と、発生した2次高調波の位相を調整する可変移相器33と、2次高調波の振幅を調整する可変減衰器34とを備え、入力信号に2次高調波を注入した合成信号をキャリア増幅回路6の入力信号とすることでFETの高調波出力レベルを増大させ、更に、キャリア増幅回路6に高調波反射回路63を備えて、FET62で増幅された高レベルの2次高調波を反射するようにしているので、2次高調波の反射レベルを増大させて、電圧電流波形の重なりを低減し、電力効率を向上させることができる効果がある。
また、第3の増幅器では、キャリア増幅回路6のみに2次高調波を注入する構成としているので、第2の増幅器に比べて構成を簡易にすることができ、また、注入用の2次高周波発生に要する電力を低減することができ、特にキャリア増幅回路6のみが動作する広い範囲の入力レベル領域において、大幅な効率向上を図ることができる効果がある。
また、更に別の構成例として、キャリア増幅回路6とピーク増幅回路7の両方に高調波を注入する場合に、図4に示した第2の増幅器の構成以外にも、図5に示した第3の増幅器において移相器5とピーク増幅回路7との間に別の高調波発生回路を挿入した構成とし(図示せず)、キャリア増幅回路6とピーク増幅回路7にそれぞれ注入レベルを変えた高調波を注入して、一層の高効率を図ることも可能である。
本発明は、電力変換効率を向上させることができる高周波電力増幅器に適している。
本発明の第1の実施の形態に係る高周波電力増幅器(第1の増幅器)の構成ブロック図である。 高調波発生器32の構成ブロック図である。 第1の増幅器の入力電力−電力効率特性を示す模式説明図である。 本発明の第2の実施の形態に係る高周波電力増幅器(第2の増幅器)の構成ブロック図である。 本発明の第3の実施の形態に係る高周波電力増幅器(第3の増幅器)の構成ブロック図である。 第2の増幅器及び第3の増幅器の入力電力−電力効率特性を示す模式説明図である。 (a)(b)は従来のF級増幅器の構成を示す概略構成ブロック図である。 F級増幅器における電圧及び電流の理論上の波形図である。 従来のドハティ増幅器の構成を示す構成ブロック図である。
符号の説明
1,11,101…入力端子、 2,12,102…出力端子、 3…高調波発生回路、 4…分配器、 5…移相器、 6…キャリア増幅回路、 7…ピーク増幅回路、 8,10…伝送線路、 13,103,61,71…入力整合回路、 14,62,72…FET、 15,105,63,73…出力整合回路、 16,64,74…高調波反射回路、 20…増幅器、 31…分配器、 32…高調波発生器、 33…可変移相器、 34…可変減衰器、 35…遅延線、 36…合成器、 104…ダイオード

Claims (2)

  1. 増幅回路と、前記増幅回路の入力段に設けられた高調波発生回路とを備えた高周波電力増幅器であって、
    前記増幅回路が、入力された高周波信号を増幅する増幅素子と、前記増幅素子の入力段に設けられた入力整合回路と、前記増幅素子の出力段に設けられた出力整合回路と、前記出力整合回路から出力される高調波周波数を反射する高調波反射回路とを備え、
    前記高調波発生回路が、基本波周波数の入力信号を分配する分配器と、前記分配された一方の基本波信号から2次高調波を発生する高調波発生器と、前記高調波発生器で発生した2次高調波の位相及び振幅を調整する調整器と、位相及び振幅が調整された2次高調波と前記分配された他方の基本波信号とを合成して前記増幅回路に出力する合成器とを有する高調波発生回路を備え、
    前記高調波発生器は、前記入力信号が前記基本波周波数に整合され、出力信号が前記2次高調波周波数に整合され、
    前記調整器は、前記2次高調波の位相及び振幅を、前記増幅素子で発生する2次高調波の位相及び振幅と最適な関係となるよう調整し、
    前記入力整合回路は、前記基本波周波数と前記2次高調波周波数の両方に対して、前記増幅素子の入力インピーダンスと共役整合するインピーダンス特性を備え、
    前記出力整合回路は、前記基本波周波数と前記2次高調波周波数の両方に対して、前記増幅素子の出力インピーダンスと共役整合するインピーダンス特性を備え、
    前記高調波反射回路が、2次高調波周波数を反射する特性を有することを特徴とする高周波電力増幅器。
  2. AB級で動作する第1の増幅素子を有するキャリア増幅回路と、B級又はC級で動作する第2の増幅素子を有するピーク増幅回路とを備え、前記キャリア増幅回路と前記ピーク増幅回路の出力を合成して出力するドハティ増幅器であって、
    請求項1記載の高周波電力増幅器を前記キャリア増幅回路として用いたことを特徴とするドハティ増幅器。
JP2008030065A 2008-02-12 2008-02-12 高周波電力増幅器 Active JP5059647B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008030065A JP5059647B2 (ja) 2008-02-12 2008-02-12 高周波電力増幅器
CNA2009101307711A CN101510758A (zh) 2008-02-12 2009-02-12 高频功率放大器
US12/379,073 US7719364B2 (en) 2008-02-12 2009-02-12 High frequency power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008030065A JP5059647B2 (ja) 2008-02-12 2008-02-12 高周波電力増幅器

Publications (2)

Publication Number Publication Date
JP2009194421A JP2009194421A (ja) 2009-08-27
JP5059647B2 true JP5059647B2 (ja) 2012-10-24

Family

ID=40938401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008030065A Active JP5059647B2 (ja) 2008-02-12 2008-02-12 高周波電力増幅器

Country Status (3)

Country Link
US (1) US7719364B2 (ja)
JP (1) JP5059647B2 (ja)
CN (1) CN101510758A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5243192B2 (ja) * 2008-11-12 2013-07-24 株式会社日立国際電気 増幅器
US8611834B2 (en) * 2010-11-01 2013-12-17 Cree, Inc. Matching network for transmission circuitry
WO2012077035A1 (en) 2010-12-10 2012-06-14 Koninklijke Philips Electronics N.V. Apparatus and method for influencing and/or detecting magnetic particles
US9154094B2 (en) 2013-05-21 2015-10-06 Telefonaktiebolaget L M Ericsson (Publ) Efficient power amplification over large operating average power range
JP6236934B2 (ja) * 2013-07-02 2017-11-29 富士通株式会社 増幅装置
JP6345916B2 (ja) * 2013-07-11 2018-06-20 株式会社東芝 増幅装置、送信装置
US9225369B2 (en) * 2014-01-17 2015-12-29 Qualcomm Incorporated Filtering blocker components of a signal
WO2016149904A1 (zh) 2015-03-24 2016-09-29 华为技术有限公司 功率放大设备
EP3312990B1 (en) * 2016-10-24 2019-12-11 NXP USA, Inc. Amplifier devices with input line termination circuits
JP2018085635A (ja) * 2016-11-24 2018-05-31 株式会社村田製作所 電力増幅器
CN108649909A (zh) * 2018-05-23 2018-10-12 成都四威功率电子科技有限公司 一种谐波抑制架构固态功率放大器
US11114988B2 (en) * 2019-05-24 2021-09-07 Cree, Inc. Doherty amplifier circuit with integrated harmonic termination
CN117394797A (zh) * 2023-10-16 2024-01-12 苏州华太电子技术股份有限公司 功放谐波控制电路、装置及电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320462B1 (en) * 2000-04-12 2001-11-20 Raytheon Company Amplifier circuit
JP4671622B2 (ja) * 2004-04-30 2011-04-20 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 歪み補償電力増幅装置
JP4792273B2 (ja) * 2005-10-18 2011-10-12 株式会社日立国際電気 増幅器

Also Published As

Publication number Publication date
US20090201089A1 (en) 2009-08-13
CN101510758A (zh) 2009-08-19
US7719364B2 (en) 2010-05-18
JP2009194421A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
JP5059647B2 (ja) 高周波電力増幅器
US7649412B2 (en) High efficiency amplifier
JP5243192B2 (ja) 増幅器
Kang et al. Design of Doherty power amplifiers for handset applications
US20130181773A1 (en) Multi-way doherty amplifier
US8400216B2 (en) 3-way Doherty power amplifier using driving amplifier
JP4950083B2 (ja) 高効率電力増幅器
US8405374B2 (en) Power amplification device
US8098092B2 (en) Power amplifier
CN102089966A (zh) N路doherty分布式功率放大器
JP4248367B2 (ja) 電力合成形高効率増幅器
JP2008135829A (ja) 電力増幅回路
JP2011040869A (ja) 高周波電力増幅器
US9755579B1 (en) Amplifier devices with envelope signal shaping for gate bias modulation
JPWO2018109930A1 (ja) ドハティ増幅器
JP2010183525A (ja) プリディストータ
JP2009153193A (ja) 電力合成形増幅器
JP2010135941A (ja) 高周波電力増幅器
JP2010154460A (ja) 高周波電力増幅装置
Colantonio et al. Efficiency improvement in Doherty power amplifier by using class F approach
JP5452283B2 (ja) 歪み補償装置
JP2010287930A (ja) 高周波電力増幅器
WO2021245891A1 (ja) ドハティ増幅器
JP2010193152A (ja) 高周波増幅器および増幅方法
JP2010183486A (ja) 高周波電力増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5059647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250