JP5243192B2

JP5243192B2 - 増幅器

Info

Publication number: JP5243192B2
Application number: JP2008289681A
Authority: JP
Inventors: 陽一大久保; 学中村; 康弘武田; 太造伊藤; 淳也堂坂; 光史長野; 英克上野; 俊雄野島
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2008-11-12
Filing date: 2008-11-12
Publication date: 2013-07-24
Anticipated expiration: 2028-11-12
Also published as: US20100117726A1; US8035444B2; JP2010118824A

Description

本発明は、携帯電話システム等の基地局において用いられる増幅器に係り、特にドハティ増幅器の効率を向上させることができる増幅器に関する。

従来、ＣＤＭＡ信号やマルチキャリア信号を電力増幅する場合、共通増幅器に歪補償手段を付加し、共通増幅器の動作範囲を飽和領域付近まで広げることで低消費電力化を図っていた。歪補償手段として、フィードフォワード歪補償やプリディストーション歪補償などがあるが、歪補償だけでは低消費電力化に限界が近づいている。そのため近年、高効率増幅器としてドハティ増幅器が注目されている。

［ドハティ増幅器：図６］
従来のドハティ増幅器について図６を用いて説明する。図６は、従来のドハティ増幅器の構成ブロック図である。
図６に示すように、従来のドハティ増幅器は、入力端子１と、分配器２と、移相器３と、キャリア増幅回路４と、ピーク増幅回路５と、ドハティ合成部６と、λ／４変成器７と、出力端子８とから構成されている。
更に、キャリア増幅回路４は、入力整合回路４１と、増幅素子４２と、出力整合回路４３とから構成され、ピーク増幅回路５は、入力整合回路５１と、増幅素子５２と、出力整合回路５３とから構成され、ドハティ合成部６は、λ／４変成器６１と、ノード（合成点）６２とから構成されている。

各構成部分について説明する。
分配器２は、入力端子１から入力された信号を、２つに分配するものである。
移相器３は、分配器２で分配された一方の信号の位相を９０°遅らせるものである。
キャリア増幅回路４の入力整合回路４１は、分配器２で分配された一方の信号と増幅素子４２の入力側との整合をとるものである。
増幅素子４２は、ＡＢ級にバイアスされた増幅素子であり、入力電力レベルが低いときから動作するものである。
出力整合回路４３は、増幅素子４２からの出力側とλ／４変成器６１との整合をとるものである。

ピーク増幅回路５の入力整合回路５１は、移相器３からの位相が９０°遅らされた信号を、増幅素子５２の入力側に整合させるものである。
増幅素子５２は、Ｂ級又はＣ級にバイアスされた増幅素子であり、入力レベルが十分高いときに動作するものである。
出力整合回路５３は、増幅素子５２からの出力側とノード６２との整合をとるものである。

また、ドハティ合成部６のλ／４変成器６１は、キャリア増幅回路４の出力をインピーダンス変換してノード６２と整合をとるものである。
ノード６２は、λ／４変成器６１からの出力とピーク増幅回路５からの出力とを合成するものである。
λ／４変成器７は、ノード６２での合成信号をインピーダンス変換して、出力負荷９に整合させるものである。

上記構成のドハティ増幅器における動作について説明する。
入力端子１から入った信号は、分配器２で分配される。分配された一方の信号は、キャリア増幅器４に入力され、増幅素子４２で増幅される。キャリア増幅器４の出力は、λ/４変成器６１でインピーダンス変換される。

分配器２で分配されたもう一方の信号は、移相器３で位相を９０度遅らされ、ピーク増幅器５に入力され、増幅素子５２で増幅される。
λ/４変成器６１の出力及びピーク増幅器５の出力はノード６２において合成される。合成された信号は、λ/４変成器７でインピーダンス変換され、出力端子８を介して出力負荷９に接続される。このようにして従来のドハティ増幅器における動作が行われるものである。

ここで、ドハティ増幅器の動作効率について説明する。
キャリア増幅器４とピーク増幅器５は、増幅素子４２がＡＢ級にバイアスされ、増幅素子５２がＢ又はＣ級にバイアスされている点で異なる。そのため、増幅素子５２が動作する入力までは増幅素子４２は単独で動作し、増幅素子４２が飽和領域に入る（増幅素子４２の線形性が崩れ始める）と、増幅素子５２が動作し始め、増幅素子５２の出力が負荷に供給され、増幅素子４２とともに負荷を駆動する。このとき増幅出力整合回路４３の負荷線は、後述するように高い抵抗から低い抵抗へ移動するが、増幅素子４２は飽和領域にあるので効率は良い。入力端子１からの入力が更に増加すると、増幅素子５２も飽和し始めるが、増幅素子４２、５２ともに飽和しているのでこのときも効率は良い。

［ドハティ増幅器の効率：図７］
次に、ドハティ増幅器の効率−出力電力特性について図７を用いて説明する。図７は、ドハティ増幅器と通常のＢ級増幅器の効率−出力電力特性を示す説明図である。図７では、点線は、一般的なＢ級増幅器の効率を示し、実線は、簡単なモデルにおけるドハティ増幅器の理論上のコレクタ効率又はドレイン効率を示している。
尚、ここでいう「コレクタ効率」とは、コレクタに印加される電源の電圧（直流）とその電源から供給される電流（直流）の積に対する、コレクタから取り出せる無線周波出力電力の割合の意味であり、ドレイン効率についても同様である。

図７の横軸はバックオフ（増幅器の平均出力電力に対する飽和出力電力）であり、増幅素子４２，５２の両方が飽和する最小の入力端子１への入力レベル（コンプレッションポイント）を０ｄＢとし、入力レベルがコンプレッションポイントに対してどれだけ余裕があるかを示す数値である。

図７に示すように、入力レベルがＡ区間にあるときは、基本的にキャリア増幅器４のみが動作する。バックオフが６ｄＢになる付近で、キャリア増幅器４は飽和し始め、効率はＢ級増幅器の最大効率付近まで達する。ドハティ増幅器の最大出力をＰ₀とすると、このときキャリア増幅器４の出力は約Ｐ₀／４である。

バックオフが６ｄＢ以下のＢ区間では、入力レベルが増加するに従い、キャリア増幅器の出力は、約Ｐ₀／４からＰ₀／２へ増加する。また、ピーク増幅器５の出力はほぼ０からＰ₀／２へ増加する。
このとき、キャリア増幅回路４とピーク増幅回路５の出力電力の和は、入力端子１への入力電力に対し、Ａ区間と同じ比例定数で比例する。ピーク増幅器５が動作し始めると、効率は一旦低下するが、ピーク増幅回路５も飽和し始めるコンプレッションポイントで再びピークを迎える。コンプレッションポイントにおいて、キャリア増幅回路４とピーク増幅回路５の出力は等しくなる。

［各部のインピーダンスについて：図６］
次に、図６を用いてドハティ増幅器の各部のインピーダンスについて説明する。
図６に示すように、出力負荷Ｚ₀は一定に規定されているので、これを起点とする。
ノード６２からλ／４変成器７をみたインピーダンスＺ₇は、λ／４変成器７の特性インピーダンスをＺ₂とすると、
Ｚ₇＝Ｚ₂ ²／Ｚ₀
となる。
出力整合回路４３からλ／４変成器６１をみたインピーダンスＺ₄は、Ａ区間においては出力整合回路５３の出力インピーダンスが実質的に無限大となるために上記と同様に求まり、Ｃ区間においては負荷を等しく分担するため、λ／４変成器６１の負荷インピーダンス（ノード６２でのキャリア増幅回路４の寄与分）Ｚ₄と整合回路５３の負荷インピーダンスＺ₅は、それぞれ２Ｚ₇となるので、次式となる。

ここで、Ｚ₁は、λ／４変成器６１の特定インピーダンスである。
また、Ｚ₄及びＺ₅は、Ｂ区間ではＡ区間の時の値とＣ区間の時の値との間をそれぞれ遷移する。

ドハティ増幅器を周波数の高い領域（例えばＧＨｚ領域）に応用した場合のインピーダンスについて説明する。
Ｚ₄は、入力信号レベルの小さいとき（Ａ区間）のインピーダンス値に対して、入力信号レベルが大きいとき（Ｃ区間）には半分になり、換言すれば、２倍の負荷変動を起こす。例えば、Ｚ₇＝２５Ω、Ｚ₁＝５０Ωとすると、Ｚ₄は、１００〜５０Ωの間で変化する。従って増幅素子４２の負荷インピーダンスも変動している。一般的には負荷変調と呼ぶ。

最近のＣＤＭＡ信号やＯＦＤＭ信号等は、高いピークファクタ（ピーク電力と平均電力の比）を有し、７〜１２ｄＢのピークファクタに対応できるように、複数（Ｎ−１個）のピーク増幅回路を並列に接続したＮ−ＷＡＹドハティ増幅器や、キャリア増幅回路の出力電力よりピーク増幅回路の出力電力を大きくした不等電力ドハティ増幅器などが用いられている。
これらについても基本的な原理は上述したものと同じである。

［先行技術文献］
尚、ドハティ増幅器に関連する従来技術としては、特開２００６−３３２８２９号公報（特許文献１）、特開２００６−１９７５５６号公報（特許文献２）、特開２００７−００６１６４号公報（特許文献３）、特開２００６−１６５８５６号公報（特許文献４）、特開２００６−１５７９００号公報（特許文献５）がある。
特許文献１〜５には、入力信号を分配して、一方をＡＢ級又はＢ級で動作するキャリア増幅器で増幅し、他方をＢ級又はＣ級で動作するピーク増幅器で増幅し、合成して出力することが記載されている。
更に、特許文献１,２には、ドハティ増幅器において、ピーク増幅器を複数並列に接続し、入力レベルに応じて段階的に動作させることが記載されている。

特開２００６−３３２８２９号公報特開２００６−１９７５５６号公報特開２００７−００６１６４号公報特開２００６−１６５８５６号公報特開２００６−１５７９００号公報

しかしながら、従来のドハティ増幅器では、実際には、キャリア増幅器が飽和したときに直ちにピーク増幅器が動作を開始することはできず、キャリア増幅器が飽和する前に多少ピーク増幅器を動作させているため、飽和点付近における増幅器全体としての効率は、キャリア増幅器の効率を劣化させたものとなってしまうという問題点があった。

本発明は上記実状に鑑みて為されたもので、キャリア増幅器が飽和する前にピーク増幅器に流れる電流を低減して、ドハティ増幅器全体としての効率を向上させることができる増幅器を提供することを目的とする。

上記従来例の問題点を解決するための本発明は、ＡＢ級又はＢ級で動作する増幅素子を有するキャリア増幅回路と、Ｂ級又はＣ級で動作する増幅素子を有する複数のピーク増幅回路とを備えた増幅器であって、キャリア増幅回路と複数のピーク増幅回路の出力を合成して出力し、複数のピーク増幅回路は、それぞれ飽和出力が異なり、入力レベルに応じて段階的に動作を開始するものであり、複数のピーク増幅回路の内、最も低い入力レベルで動作を開始するピーク増幅回路の飽和出力がキャリア増幅回路の飽和出力より小さく、キャリア増幅回路の出力が飽和出力になる前に、最も低い入力レベルで動作を開始するピーク増幅回路が動作を開始し、複数のピーク増幅回路の内、特定のピーク増幅回路の出力が飽和出力になる前に、当該特定のピーク増幅回路の次に飽和出力が大きいピーク増幅回路が動作を開始することを特徴としている。

また、本発明は、上記増幅器において、基本波周波数の入力信号を分配する分配器と、分配された一方の基本波信号から２次高調波を発生する高調波発生器と、高調波発生器で発生した２次高調波の位相及び振幅を調整する調整器と、位相及び振幅が調整された２次高調波と前記分配された他方の基本波信号とを合成して出力する合成器とを有する高調波発生回路を備え、高調波発生回路から出力された２次高調波がキャリア増幅回路又は／及びピーク増幅回路の入力信号に注入され、キャリア増幅回路又は／及びピーク増幅回路のそれぞれは、更に、高調波を反射する高調波反射回路を備え、高調波反射回路は、基本周波数に対して高入力インピーダンスとなり、２次高調波に対して低入力インピーダンスとなることを特徴としている。

本発明によれば、ＡＢ級又はＢ級で動作する増幅素子を有するキャリア増幅回路と、Ｂ級又はＣ級で動作する増幅素子を有する複数のピーク増幅回路とを備えた増幅器であって、キャリア増幅回路と複数のピーク増幅回路の出力を合成して出力し、複数のピーク増幅回路は、それぞれ飽和出力が異なり、入力レベルに応じて段階的に動作を開始するものであり、複数のピーク増幅回路の内、最も低い入力レベルで動作を開始するピーク増幅回路の飽和出力がキャリア増幅回路の飽和出力より小さく、キャリア増幅回路の出力が飽和出力になる前に、最も低い入力レベルで動作を開始するピーク増幅回路が動作を開始し、複数のピーク増幅回路の内、特定のピーク増幅回路の出力が飽和出力になる前に、当該特定のピーク増幅回路の次に飽和出力が大きいピーク増幅回路が動作を開始する増幅器としているので、キャリア増幅回路が飽和し始める前にピーク増幅回路に流れる電流を低減し、増幅器全体の効率を向上させることができる効果がある。

また、本発明によれば、上記増幅器において、基本波周波数の入力信号を分配する分配器と、分配された一方の基本波信号から２次高調波を発生する高調波発生器と、高調波発生器で発生した２次高調波の位相及び振幅を調整する調整器と、位相及び振幅が調整された２次高調波と前記分配された他方の基本波信号とを合成して出力する合成器とを有する高調波発生回路を備え、高調波発生回路から出力された２次高調波がキャリア増幅回路又は／及びピーク増幅回路の入力信号に注入され、キャリア増幅回路又は／及びピーク増幅回路のそれぞれは、更に、高調波を反射する高調波反射回路を備え、高調波反射回路は、基本周波数に対して高入力インピーダンスとなり、２次高調波に対して低入力インピーダンスとなる増幅器としているので、変調波が入力された場合でも、２次高調波の調整点以外での効率低下を抑え、高調波が注入されたキャリア増幅回路又は／及びピーク増幅回路における高調波反射による効率向上の効果を一層高めることができ、増幅器全体としての効率を向上させることができる効果がある。

［発明の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る増幅器は、入力信号を分配して、ＡＢ級又はＢ級で動作するキャリア増幅器（キャリア増幅回路）と、Ｂ級又はＣ級で動作する複数のピーク増幅器（ピーク増幅回路）で増幅し、各増幅器の出力を合成して出力するＮ−ＷＡＹドハティ増幅器であって、各ピーク増幅器は入力レベルに応じて段階的に動作し、最小の入力レベルで動作を開始するピーク増幅器の最大出力は、キャリア増幅器の最大出力より小さいものとしており、キャリア増幅器が飽和する前の入力レベルにおけるピーク増幅器側に流れる電流を低減し、増幅器全体の効率を向上させることができるものである。

また、本発明の実施の形態に係る増幅器は、上記構成の増幅器の入力段に、基本波の２倍の周波数を持つ高調波信号を発生する高調波発生回路を備え、更に、キャリア増幅器及び複数のピーク増幅器に高調波反射回路を備えたものとしており、変調波が入力された場合に、高調波の調整点以外での効率低下を低減し、キャリア増幅器及びピーク増幅器において高調波反射による効率向上を図り、増幅器全体としての効率を一層向上させることができるものである。

［実施の形態の構成：図１］
本発明の実施の形態に係る増幅器について図１を用いて説明する。図１は、本発明の実施の形態に係る増幅器（本増幅器）の構成ブロック図である。尚、図６と同様の構成をとる部分については同一の符号を付して説明する。
図１に示すように、本増幅器は、従来と同じ部分として、入力端子１と、分配器２１と、キャリア増幅回路４と、λ／４変成器６１と、λ／４変成器７と、出力端子８と、出力負荷９とを備え、更に、分配器２２と、ピーク増幅回路５-1〜５-nと、伝送線路５４-1〜５４-nとを備えている。
ドハティ合成部６は、長さ０〜λ／２の任意の電気長となるよう構成されている。
また、伝送線路５４-1〜５４-nは、ピーク増幅回路５-1〜５-nが動作しないときに、ノード６２から各ピーク増幅回路５-1〜５-nをみたインピーダンスが大きくなるような電気長を備えている。

分配器２２は、分配器２１でピーク増幅回路側に分配された信号を、複数のピーク増幅回路５-1〜５-nに分配する。ここでは、ブロックをわかり易くするために分配器２１と分配器２２とを用いた構成を示したが、各増幅回路に分配する構成は別の構成であってもよい。尚、図１では、分配器２１と分配器２２とを合わせた構成を分配部２として示している。

また、本増幅器では、キャリア増幅回路４を経由する信号と、ピーク増幅回路５-1〜５-nを経由する信号の位相調整を行う移相器も設けられているが、説明を簡単にするために図示は省略する。

キャリア増幅回路４の構成は従来と同様であり、入力整合回路と、増幅素子と、出力整合回路とを備えている。キャリア増幅回路４の増幅素子は、ＡＢ級又はＢ級で動作する。

ピーク増幅回路５-1〜５-nの構成は、それぞれ、図６に示した従来のドハティ増幅器におけるピーク増幅回路５の構成と同じであり、入力整合回路と、増幅素子と、出力整合回路とを備えている。

また、ピーク増幅回路５-1〜５-nの増幅素子は、Ｂ級又はＣ級で動作し、入力レベルに応じて段階的に動作を開始するよう段階的にバイアスされている。図１の例では、ピーク増幅回路５-1が最も低い入力レベルで動作を開始し、次にピーク増幅回路５-2が動作を開始し、…というように順次高い入力レベルで動作を開始するようになっている。

そして、本増幅器の特徴として、後述するように、ピーク増幅回路５-1〜５-nの飽和出力は、キャリア増幅回路４の飽和出力よりも小さくなるよう構成している。ここでは、わかり易くするために、各ピーク増幅回路５-1〜５-nの最大出力Ｐがバイアスレベルに応じて大きくなるよう、Ｐ５-1＜Ｐ５-2＜…＜Ｐ５-nとしている。

ピーク増幅回路５に飽和電力が小さい増幅素子を用いることにより、立ち上がり時に大きな電力が要らないため、後述するようにキャリア増幅回路４が飽和し始める前に流す電流を小さくすることができ、効率低下を防ぐことができるものである。また、飽和電力が大きい素子と比較すると、同一出力では飽和電力が小さい素子のほうが効率が高いので、全体としての効率向上を図ることができるものである。

特に、本増幅器では、最も低い入力レベルで動作を開始するピーク増幅回路５（図１の例ではピーク増幅回路５-1）の飽和出力をキャリア増幅回路４に比べて小さくすることにより、大きな効率向上を図るようにしている。

［本増幅器の動作：図１］
本増幅器の動作について図１を用いて説明する。
本増幅器では、入力端子１から入力された信号は、分配器２１で２つに分配され、その一方はキャリア増幅回路４に入力され、他方は分配器２２に入力される。
キャリア増幅回路４に入力された信号は、増幅素子で増幅されて、λ／４変成器６１でインピーダンス変換されてノード６２に入力される。

分配器２２に入力された信号は、複数のピーク増幅回路５-1〜５-nに分配されて、各ピーク増幅回路５で増幅され、伝送線路５４を経由してノード６２に入力され、ノード６２においてキャリア増幅回路４からの信号と合成される。
そして、合成された増幅信号は、λ／４変成器７でインピーダンス変換されて出力端子８に出力され、負荷９に供給される。
このようにして本増幅器における動作が行われる。

［本増幅器の特性］
次に、本増幅器の特性について図２を用いて説明する。図２では、ピーク増幅回路群として、２段のピーク増幅回路を備えた増幅器の特性について説明する。すなわち、図１において分配器２２の出力段にピーク増幅回路５-1とピーク増幅回路５-2とを接続した構成である。
図２（ａ）は、入力−出力電力特性を示す説明図であり、（ｂ）は、入力−増幅器効率を示す説明図であり、（ｃ）はピーク増幅器に流れる電流を示す説明図である。

［入力−出力特性：図２（ａ）］
図２（ａ）において、横軸は入力電力、縦軸は出力電力を表す。キャリア増幅回路４の飽和出力をＰとし、ピーク増幅回路５-1の飽和出力を０．２５Ｐ、ピーク増幅回路５-2の飽和出力を０．７５Ｐとしている。
図２（ａ）に示すように、入力電力の低い領域からキャリア増幅回路４が動作し、入力の増加に伴ってキャリア増幅回路４の出力４００が増加する。そして、出力電力が飽和電力の１／２付近となるＰ１点においてキャリア増幅回路４は飽和し始める。

一方、ピーク増幅回路５-1がＰ１点よりも低い入力レベルで動作を開始すると、ピーク増幅回路５-1の出力５１１が現れる。Ｐ１点までは、ピーク増幅回路５-1の出力５１１は小さいので、全体の出力８００に大きな影響を及ぼすことはない。

入力が増してピーク増幅回路５-1の出力５１１が増加すると、キャリア増幅回路４の出力４００は、負荷変調が掛かり少し増加する。全体の出力８００は、キャリア増幅回路４の出力４００とピーク増幅回路５-1の出力５１１との和となっている。

そして、ピーク増幅回路５-1の出力５１１が飽和（Ｐ２点）に近くなると、ピーク増幅回路５-2が動作し始め、その出力５１２が現れる。キャリア増幅回路４は、更に負荷変調が掛かり、増大する。
このときの全体の出力８００は、キャリア増幅回路４の出力４００と、ピーク増幅回路５-1の出力５１１と、ピーク増幅回路５-2の出力５１２とを合わせたものとなる。

図２では、ピーク増幅回路５を２段備えたものについて説明したが、ピーク増幅回路５-1〜５-nを備えた増幅器でも同様であり、まずピーク増幅回路５-1が動作開始してキャリア増幅回路４に負荷変調が掛かり、キャリア増幅回路４の出力が増し、ピーク増幅回路５-1が飽和し始めるとピーク増幅回路５-2が動作を開始して同様な作用を行い、以下ピーク増幅回路５-nが飽和するまで同様に続けられる。

［効率：図２（ｂ）］
効率について図２（ｂ）を用いて説明する。
ここでは、ピーク増幅回路５-1と５-2を備えた第１の増幅器の効率を８０１とし、理想的な等出力２ＷＡＹドハティ増幅器の効率を８０２とし、従来の２ＷＡＹドハティ増幅器の効率を８０３として示している。
理想的な等出力２ＷＡＹドハティ増幅器の効率８０２は、キャリア増幅回路４が飽和し始めるＰ１点において効率が高くなり、Ｐ１以上の領域では一旦著しい効率の低下が見られるのに対して、第１の増幅器の効率８０１は、ピーク増幅回路５-1が飽和したとき（Ｐ２点）において高くなるため、この領域での効率を大幅に改善していることがわかる。

第１の増幅器の効率８０１は、Ｐ２点でピークとなった後、ピーク増幅回路５-2が動作するとその影響で効率が若干悪くなるが、効率ピーク点は３つあり、Ｐ１点からＰ２点の間で効率が良くなって、理想的な等出力２ＷＡＹドハティ増幅器の効率８０２に比べて、全体としての効率も向上している。

ここでは、ピーク増幅回路を２段として説明したが、ピーク増幅回路をｎ段とした場合も同様であり、ピーク増幅回路５-1〜５-nが順次飽和することにより、効率の最大点の数を増やすことができ、全体の効率が向上するものである。

［ピーク増幅回路の電流：図２（ｃ）］
ピーク増幅回路５に流れる電流について図２（ｃ）を用いて説明する。
ここでは、ピーク増幅回路５-1と５-2を備えた第１の増幅器のピーク増幅回路に流れる電流を５０１とし、理想的な等出力２ＷＡＹドハティ増幅器のピーク増幅回路の電流を５０２とし、従来の２ＷＡＹドハティ増幅器のピーク増幅回路の電流を５０３として示している。

従来の２ＷＡＹドハティ増幅器では、ピーク増幅回路の飽和電力が大きく、立ち上がり時に必要な電力を出力するために、キャリア増幅回路４が飽和するより前に動作を開始する必要がある。そのため、従来の２ＷＡＹドハティ増幅器のピーク増幅回路の電流５０３は、理想的な等出力２ＷＡＹドハティ増幅器の電流５０２が零になる入力Ｖ1点より低い入力Ｖc点から電流が流れ、全体として５０３に示した電流となり、理想的な等出力２ＷＡＹドハティ増幅器の電流５０２に比べて大きい。

それに対し、第１の増幅器のピーク増幅回路では、小型飽和出力のピーク増幅回路５-1を使用しており、キャリア増幅回路４が飽和する前に流す電流が小さくて済む。更に、飽和電力が大きい素子と比較すると、同一出力では飽和電力が小さい素子のほうが効率が高い。これにより、本増幅器の効率改善を図ることができるものである。
第１の増幅器のピーク増幅回路では、Ｖ1点から少し低いＶa点から流れ始め、全体として従来に比べてかなり低くなり、その結果（ｂ）に示したように効率が向上する。

［実施の形態の効果］
本発明の実施の形態に係る増幅器によれば、入力レベルに応じて段階的に動作するピーク増幅回路５-1〜５-nを備えたＮ−ＷＡＹドハティ増幅器であって、ピーク増幅回路５-1〜５-nの飽和出力がキャリア増幅回路４の飽和出力より小さくなるよう構成しているので、キャリア増幅回路４が飽和する前にピーク増幅回路５に流れる電流を低減し、全体の効率を向上させることができる効果がある。

特に、本増幅器では、最小の入力レベルで動作を開始するピーク増幅回路５（ここではピーク増幅回路５-1）の飽和出力をキャリア増幅回路４に比べて小さくしているので、キャリア増幅回路４が飽和し始める前にピーク増幅回路５に流れてしまう電流を大幅に低減でき、全体の効率を向上させることができる効果がある。

また、本増幅器では、キャリア増幅回路４の飽和出力と、ピーク増幅回路５-1〜５-nの飽和出力の総和は等しいものとして説明したが、全ピーク増幅回路５の飽和出力がキャリア増幅回路４の飽和出力より高くても、また、ピーク増幅回路の一部の飽和出力が高くても、上述した理論で説明できる。すなわち、ピークファクタが高い信号に有効である。

更に、一般には、ピーク増幅回路５-1〜５-nは、バイアスレベルに応じて飽和出力が順次大きくなることが望ましいが、設計上の判断に基づいて変更することも可能であり、また、バイアスレベルが最も低いピーク増幅回路５-1の飽和出力を、キャリア増幅回路４に比べてどの程度小さく抑えるかも設計上の判断で行ってよい。

［本発明の別の実施の形態に係る増幅器：図３］
ドハティ増幅器の効率を向上させる構成として、キャリア増幅回路及びピーク増幅回路に高調波を反射する高調波反射回路を備えたものが知られている。
そこで、本発明の別の実施の形態に係る増幅器は、高調波反射による効率向上の効果を更に高める増幅器としている。

本発明の別の実施の形態に係る増幅器の構成について図３を用いて説明する。図３は、本発明の別の実施の形態に係る増幅器（別の増幅器）の構成ブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付しており、動作も同様であるため、説明を省略する。
図３に示すように、別の増幅器では、上述した図１の増幅器の構成を基本として、分配器２１の入力段に、高調波を発生する高調波発生回路３０を備えたものである。また、キャリア増幅回路４′及び各ピーク増幅回路５′-1〜５′-nには、高調波を反射する高調波反射回路を設けている。

高調波反射回路３０は、基本波の２次高調波を発生するものであり、入力信号に２次高調波を注入することにより、キャリア増幅回路４及びピーク増幅回路５-1〜５-nでの高調波反射の効果を高め、一層の効率向上を図ることができるものである。
高調波反射回路３０の構成については後で説明する。

ピーク増幅回路５′-1〜５′-nは、高調波反射回路を備えていることを除けば、図１に示した増幅器のピーク増幅回路５-1〜５-nと同様であり、入力レベルに応じて段階的に動作するよう、バイアスレベルを変えてあり、最も低い入力レベルで動作を開始するピーク増幅回路５′の飽和出力は、キャリア増幅回路４′の飽和出力より小さいものとなっている。

［別の増幅器における増幅回路の構成：図４］
図４は、別の増幅器におけるキャリア増幅回路４′及びピーク増幅回路５′-1〜５′-nの構成ブロック図である。尚、ここではキャリア増幅回路４′を例として符号を付しているが、ピーク増幅回路５′-1〜５′-nについても同様の構成となっている。
図４に示すように、キャリア増幅回路４′は、入力整合回路４１と、増幅素子（ＦＥＴ）４２と、出力整合回路４３と、高調波反射回路４５とを備えている。
高調波反射回路４５は、基本波の周波数に対して高入力インピーダンスで、且つ、その２次高調波周波数に対して低入力インピーダンスとなる高周波終端回路である。すなわち、高調波反射回路は、２次高調波をよく反射する特性を備えている。

［高調波発生回路３０：図５］
高調波発生回路３０の構成について図５を用いて説明する。図５は、高調波発生回路３０の構成ブロック図である。
図５に示すように、高調波発生回路３０は、別の増幅器において分配器２１の入力に注入する高調波を発生する回路であり、分配器３１と、遅延線３５と、２次高調波発生器３２と、可変移相器３３と、可変減衰器３４と、合成器３６とから構成されている。

分配器３１は、入力端子１からの入力信号を分配する。
高調波発生器３２は、高調波を発生するものであり、第１の増幅器では２次高調波を発生するものとしている。
可変移相器３３は、高調波発生器３２で発生した２次高調波の位相を調整する。
可変減衰器３４は、高調波発生器３２で発生した２次高調波の振幅を調整する。
尚、可変移相器３３及び可変減衰器３４から成る部分は、発生した２次高調波のベクトル調整を行うベクトル調整器に相当し、可変移相器３３、可変減衰器３４、高調波発生器３２の配列順が変わっても構わない。

可変移相器３３及び可変減衰器３４では、高調波発生器３２で発生した２次高調波の位相及び振幅を、分配器２１より後段の増幅器部分で発生する２次高調波の位相及び振幅との関係が最適となるよう調整すると共に、基本波と２次高調波との位相のずれ及び振幅レベルの比が最適となるよう調整するものである。通常は、入力信号の特定の入力レベル（調整点、例えば図２に示したＰ１点）において最も良好な効率が得られるよう、可変移相器７２′と可変減衰器７３′が調整されている。

遅延線３５は、高調波発生器３２、可変移相器３３、可変減衰器３４における処理時間分、分配器３１からの入力信号（基本波）を遅延する。
そして、合成器３６は、遅延された基本波信号と、可変減衰器３４から出力された位相及び振幅が調整された２次高調波とを合成して、分配器２１に出力する。

このように、高調波を注入する別の増幅器では、特定の入力レベルＰ１点の効率は良くなるが、Ｐ１点からずれると効率が低下してしまい、変調波が入力された場合には高調波注入の効果があまり得られないことがある。
そこで、別の増幅器では、ピーク増幅回路５-1に低飽和電力の増幅素子を用いたＮ−ＷＡＹドハティ増幅器とすることにより、効率改善を図り、高調波注入による効率向上の効果を高めるようにしている。

特に、図２で示したように、別の増幅器では、キャリア増幅回路４が飽和し始めるＰ１点だけでなく、Ｐ１点からＰ２点の間の効率が改善されるために、高調波注入を行ったドハティ増幅器において変調波が入力された場合の効率低下を抑制して、高い効率を保持することができるものである。

また、信号レベルの発生頻度は、平均電力から高い信号になるにつれて小さくなるので、高い入力レベルにおける効率を向上させるよりも、Ｐ１点に近いところで効率を向上させることが望ましい。図２に示した例では、平均電力を０．５Ｐとした場合であり、その付近における効率を高くしている。

［別の増幅器の効果］
本発明の別の実施の形態に係る増幅器によれば、入力レベルに応じて段階的に動作するピーク増幅回路５-1〜５-nを備えたＮ−ＷＡＹドハティ増幅器であって、ピーク増幅回路５-1〜５-nの飽和出力がキャリア増幅回路４の飽和出力より小さくなるよう構成し、また、キャリア増幅回路４及びピーク増幅回路５-1〜５-nに高調波反射回路を備え、更に、入力段に高調波発生回路３０を備えた増幅器としているので、変調波入力時においても、高調波の調整点以外での効率低下を抑制し、高調波注入及び高調波反射による効率向上を一層高め、全体の効率を向上させることができる効果がある。

また、図３では、高調波発生回路３０を分配器２１の入力段に設けているが、キャリア増幅回路４′の入力段に設けて、キャリア増幅回路４′のみに高調波注入を行うようにしてもよいし、また、分配器２２の入力段に設けて、ピーク増幅回路５′-1〜５′-nのみに高調波を注入するようにしても全体としての効率向上を図ることができる。高調波が注入される増幅回路には、高調波反射回路を備えることが望ましい。

本発明は、ドハティ増幅器の増幅効率を向上させることができる増幅器に適している。

本発明の実施の形態に係る増幅器（本増幅器）の構成ブロック図である。（ａ）は、入力−出力電力特性を示す説明図であり、（ｂ）は、入力−増幅器効率を示す説明図であり、（ｃ）はピーク増幅器に流れる電流を示す説明図である。本発明の別の実施の形態に係る増幅器（別の増幅器）の構成ブロック図である。別の増幅器におけるキャリア増幅回路４′及びピーク増幅回路５′-1〜５′-nの構成ブロック図である。高調波発生回路３０の構成ブロック図である。従来のドハティ増幅器の構成ブロック図である。ドハティ増幅器と通常のＢ級増幅器の効率−出力電力特性を示す説明図である。

符号の説明

１…入力端子、２…分配器（分配部）、３…移相器、４…キャリア増幅回路、５…ピーク増幅回路、６…ドハティ合成部、７…λ／４変成器、８…出力端子、９…出力負荷、３０…高調波発生回路、３１…分配器、３２…２次高調波発生器、３３…可変移相器、３４…可変減衰器、３６…合成器、４１…入力整合回路、４２…増幅素子、４３…出力整合回路、５１…入力整合回路、５２…増幅素子、５３…出力整合回路、５４…伝送線路、６１…λ／４変成器、６２、６５…ノード（合成点）、１００…ピーク増幅回路５-1の出力、１１０…ピーク増幅回路５-2の出力、４００…キャリア増幅回路４の出力、５０１…本増幅器のピーク増幅回路に流れる電流、５０２…理想的な２ＷＡＹドハティ増幅器のピーク増幅回路に流れる電流、５０３…従来の２ＷＡＹドハティ増幅器のピーク増幅回路に流れる電流、８００…増幅器全体の出力、８０１…本増幅器の効率、８０２…理想的な２ＷＡＹドハティ増幅器の効率、８０３…従来の２ＷＡＹドハティ増幅器の効率

Claims

ＡＢ級又はＢ級で動作する増幅素子を有するキャリア増幅回路と、
Ｂ級又はＣ級で動作する増幅素子を有する複数のピーク増幅回路とを備えた増幅器であって、
前記キャリア増幅回路と前記複数のピーク増幅回路の出力を合成して出力し、
前記複数のピーク増幅回路は、それぞれ飽和出力が異なり、入力レベルに応じて段階的に動作を開始するものであり、
前記複数のピーク増幅回路の内、最も低い入力レベルで動作を開始するピーク増幅回路の飽和出力が前記キャリア増幅回路の飽和出力より小さく、
前記キャリア増幅回路の出力が飽和出力になる前に、前記最も低い入力レベルで動作を開始するピーク増幅回路が動作を開始し、
前記複数のピーク増幅回路の内、特定のピーク増幅回路の出力が飽和出力になる前に、前記特定のピーク増幅回路の次に飽和出力が大きいピーク増幅回路が動作を開始することを特徴とする増幅器。
基本波周波数の入力信号を分配する分配器と、
前記分配された一方の基本波信号から２次高調波を発生する高調波発生器と、
前記高調波発生器で発生した２次高調波の位相及び振幅を調整する調整器と、
位相及び振幅が調整された２次高調波と前記分配された他方の基本波信号とを合成して出力する合成器とを有する高調波発生回路を備え、
前記高調波発生回路から出力された２次高調波がキャリア増幅回路又は／及びピーク増幅回路の入力信号に注入され、
前記キャリア増幅回路又は／及び前記ピーク増幅回路のそれぞれは、更に、高調波を反射する高調波反射回路を備え、
前記高調波反射回路は、基本周波数に対して高入力インピーダンスとなり、２次高調波に対して低入力インピーダンスとなることを特徴とする請求項１記載の増幅器。