JP2009100429A - ドハティ増幅器 - Google Patents
ドハティ増幅器 Download PDFInfo
- Publication number
- JP2009100429A JP2009100429A JP2007272579A JP2007272579A JP2009100429A JP 2009100429 A JP2009100429 A JP 2009100429A JP 2007272579 A JP2007272579 A JP 2007272579A JP 2007272579 A JP2007272579 A JP 2007272579A JP 2009100429 A JP2009100429 A JP 2009100429A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- output
- distortion
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【課題】 従来のアダプティブドハティ増幅器では、歪が周波数特性を持っているため、広帯域無線信号の場合には周波数特性の影響が大きくなって十分な歪補償を行うことができないおそれがあり、広帯域無線信号についても十分な歪補償を行って、高電力効率及び良好な特性が得られるドハティ増幅器を提供する。
【解決手段】 入力信号のレベルに応じてピーク増幅回路の増幅素子のゲートバイアス電圧を制御するアダプティブ回路を備え、アダプティブ回路に、合成点からの出力に対して歪の周波数特性を低減する周波数特性を備えた補正回路を設けたドハティ増幅器であり、補正回路の種類や周波数特性を適宜選択することによって、増幅器出力に含まれる歪の周波数特性を相殺し、広帯域無線信号に対して十分な歪補償を実現する。
【選択図】 図１
【解決手段】 入力信号のレベルに応じてピーク増幅回路の増幅素子のゲートバイアス電圧を制御するアダプティブ回路を備え、アダプティブ回路に、合成点からの出力に対して歪の周波数特性を低減する周波数特性を備えた補正回路を設けたドハティ増幅器であり、補正回路の種類や周波数特性を適宜選択することによって、増幅器出力に含まれる歪の周波数特性を相殺し、広帯域無線信号に対して十分な歪補償を実現する。
【選択図】 図１
Description
本発明は、無線装置に用いられるドハティ増幅器に係り、特に良好な歪補償及び高ゲインを実現することができるドハティ増幅器に関する。
［先行技術の説明：図１２］
従来、ＣＤＭＡ信号やマルチキャリア信号のような無線周波数信号を電力増幅する場合、共通増幅器に歪補償手段を付加し、共通増幅器の動作範囲を飽和付近まで広げることで低消費電力化を図っている。
歪補償手段としては、フィードフォワード歪補償や、前置歪補償（プリディストーション）などがあるが、歪補償だけでは低消費電力化に限界が近づいている。そのため近年、高効率増幅器としてドハティ増幅器が注目されている。
従来、ＣＤＭＡ信号やマルチキャリア信号のような無線周波数信号を電力増幅する場合、共通増幅器に歪補償手段を付加し、共通増幅器の動作範囲を飽和付近まで広げることで低消費電力化を図っている。
歪補償手段としては、フィードフォワード歪補償や、前置歪補償（プリディストーション）などがあるが、歪補償だけでは低消費電力化に限界が近づいている。そのため近年、高効率増幅器としてドハティ増幅器が注目されている。
ここで、ドハティ増幅器の基本構成について図１２を用いて説明する。図１２は、ドハティ増幅器の基本構成を示す構成ブロック図である。
図１２に示すように、ドハティ増幅器は、入力端子１と、分配器２と、位相器３と、キャリア増幅器４と、ピーク増幅器５と、ドハティ合成部６と、λ／４変成器７と、出力端子８とから構成され、出力負荷９に接続されている。
図１２に示すように、ドハティ増幅器は、入力端子１と、分配器２と、位相器３と、キャリア増幅器４と、ピーク増幅器５と、ドハティ合成部６と、λ／４変成器７と、出力端子８とから構成され、出力負荷９に接続されている。
更に、キャリア増幅器４は、入力整合回路４１と、増幅素子４２と、出力整合回路４３とから構成され、ピーク増幅器５は、入力整合回路５１と、増幅素子５２と、出力整合回路５３とから構成されている。
また、ドハティ合成部６は、λ／４変成器６１と、ノード（合成点）６２とから構成されている。
また、ドハティ合成部６は、λ／４変成器６１と、ノード（合成点）６２とから構成されている。
各構成部分について説明する。
分配器２は、入力端子１から入力された信号を、２つに分配するものである。
位相器３は、分配器２１で分配された一方の信号の位相を、λ／４変成器６１によって生じる位相の遅れと同じだけ遅らせるものである。
キャリア増幅器４の入力整合回路４１は、増幅素子４２の入力側との整合をとるものである。増幅素子４２は、ＡＢ級にバイアスされた増幅素子であり、入力電力レベルが低いときから動作するものである。出力整合回路４３は、増幅素子４２からの出力側とλ／４変成器６１との整合をとるものである。
分配器２は、入力端子１から入力された信号を、２つに分配するものである。
位相器３は、分配器２１で分配された一方の信号の位相を、λ／４変成器６１によって生じる位相の遅れと同じだけ遅らせるものである。
キャリア増幅器４の入力整合回路４１は、増幅素子４２の入力側との整合をとるものである。増幅素子４２は、ＡＢ級にバイアスされた増幅素子であり、入力電力レベルが低いときから動作するものである。出力整合回路４３は、増幅素子４２からの出力側とλ／４変成器６１との整合をとるものである。
ピーク増幅器５の入力整合回路５１は、増幅素子５２の入力側との整合をとるものである。増幅素子５２は、Ｂ級又はＣ級にバイアスされた増幅素子であり、入力レベルが十分高いときに動作するものである。出力整合回路５３は、増幅素子５２からの出力側とノード６２との整合をとるものである。
また、λ／４変成器６１は、キャリア増幅器４の出力をインピーダンス変換してノード６２と整合をとるものであり、ノード６２は、λ／４変成器６１からの出力とピーク増幅器５からの出力とを合成するものである。
λ／４変成器７は、ノード６１での合成信号をインピーダンス変換して、出力負荷９に整合させるものである。
λ／４変成器７は、ノード６１での合成信号をインピーダンス変換して、出力負荷９に整合させるものである。
［ドハティ増幅器の動作］
上記構成のドハティ増幅器における動作について説明する。
入力端子１から入った信号は、分配器２で分配される。分配された一方の信号は、キャリア増幅器４に入力され、増幅素子４２で増幅される。キャリア増幅器４の出力は、λ／４変成器６１でインピーダンス変換される。
上記構成のドハティ増幅器における動作について説明する。
入力端子１から入った信号は、分配器２で分配される。分配された一方の信号は、キャリア増幅器４に入力され、増幅素子４２で増幅される。キャリア増幅器４の出力は、λ／４変成器６１でインピーダンス変換される。
分配器２で分配されたもう一方の信号は、位相器３１で位相をλ／４変成器６１で生じる位相の遅れと同じだけ遅らされ、ピーク増幅器５に入力され、増幅素子５２で増幅される。λ／４変成器６１の出力及びピーク増幅器５の出力はノード６２において同相で合成される。
合成された信号は、λ／４変成器７でインピーダンス変換され、出力端子９を介して出力負荷１０に接続される。このようにして従来のドハティ増幅器における動作が行われるものである。
合成された信号は、λ／４変成器７でインピーダンス変換され、出力端子９を介して出力負荷１０に接続される。このようにして従来のドハティ増幅器における動作が行われるものである。
［ドハティ増幅器の動作効率］
ここで、ドハティ増幅器の動作効率について説明する。
キャリア増幅器４とピーク増幅器５は、増幅素子４２がＡＢ級にバイアスされ、増幅素子５２がＢ又はＣ級にバイアスされている点で異なる。
そのため、入力レベルがピーク増幅器５の増幅素子５２が動作するレベルに達するまでは、キャリア増幅器４の増幅素子４２は単独で動作し、増幅素子４２が飽和領域に入る（増幅素子４２の線形性が崩れ始める）と、増幅素子５２が動作し始め、増幅素子５２の出力が負荷に供給され、増幅素子４２とともに負荷を駆動する。
ここで、ドハティ増幅器の動作効率について説明する。
キャリア増幅器４とピーク増幅器５は、増幅素子４２がＡＢ級にバイアスされ、増幅素子５２がＢ又はＣ級にバイアスされている点で異なる。
そのため、入力レベルがピーク増幅器５の増幅素子５２が動作するレベルに達するまでは、キャリア増幅器４の増幅素子４２は単独で動作し、増幅素子４２が飽和領域に入る（増幅素子４２の線形性が崩れ始める）と、増幅素子５２が動作し始め、増幅素子５２の出力が負荷に供給され、増幅素子４２とともに負荷を駆動する。
このときキャリア増幅器４の出力整合回路４３の負荷線は、高い抵抗から低い抵抗へ移動するが、増幅素子４２は飽和領域にあるので効率は良い。入力端子１からの入力が更に増加すると、ピーク増幅器５の増幅素子５２も飽和し始めるが、増幅素子４２、５２ともに飽和しているのでこのときも効率は良い。
［効率−出力電力特性：図１３］
次に、ドハティ増幅器の効率−出力電力特性について図１３を用いて説明する。図１３は、ドハティ増幅器と通常のＢ級増幅器の効率−出力電力特性を示す説明図である。図１３では、点線は、一般的なＢ級増幅器の効率を示し、実線は、簡単なモデルにおけるドハティ増幅器の理論効率を示している。図１３のグラフでは、横軸はバックオフ（ｄＢ）を示しており、縦軸は効率（％）を示している。
ここで、バックオフは、両方の増幅素子４２，５２が飽和する最小の入力レベル（入力端子１の入力レベル）、すなわちコンプレッションポイント、を０ｄＢとして、入力レベルがコンプレッションポイントに対してどれだけ余裕を持つかを示す数値である。
次に、ドハティ増幅器の効率−出力電力特性について図１３を用いて説明する。図１３は、ドハティ増幅器と通常のＢ級増幅器の効率−出力電力特性を示す説明図である。図１３では、点線は、一般的なＢ級増幅器の効率を示し、実線は、簡単なモデルにおけるドハティ増幅器の理論効率を示している。図１３のグラフでは、横軸はバックオフ（ｄＢ）を示しており、縦軸は効率（％）を示している。
ここで、バックオフは、両方の増幅素子４２，５２が飽和する最小の入力レベル（入力端子１の入力レベル）、すなわちコンプレッションポイント、を０ｄＢとして、入力レベルがコンプレッションポイントに対してどれだけ余裕を持つかを示す数値である。
また、ここでは、コレクタ効率とは、コレクタに印加される電源の電圧（直流）とその電源から供給される電流（直流）との積に対する、当該コレクタから取り出せる無線周波出力電力の割合を意味する。また、ドレイン効率についても同様である。
また、バックオフが６ｄＢ以上である区間をＡ区間とし、バックオフが０ｄＢと６ｄＢの間をＢ区間とし、０ｄＢ未満の区間をＣ区間としている。
図１３に示すように、入力レベルがＡ区間にあるときは、基本的にキャリア増幅器４のみが動作する。低入力レベルにおいては、ドハティ増幅器の効率は、通常のＢ級増幅器の２倍の値を示す。後述するように、このときのキャリア増幅器４は、その負荷インピーダンスが本来の値の２倍となっているので、出力は本来の半分となるものである。
図１３に示すように、入力レベルがＡ区間にあるときは、基本的にキャリア増幅器４のみが動作する。低入力レベルにおいては、ドハティ増幅器の効率は、通常のＢ級増幅器の２倍の値を示す。後述するように、このときのキャリア増幅器４は、その負荷インピーダンスが本来の値の２倍となっているので、出力は本来の半分となるものである。
バックオフが６ｄＢになる付近で、キャリア増幅器４は飽和し始め、効率はＢ級増幅器の最大効率付近まで達する。ドハティ増幅器の最大出力をＰ０とすると、このときキャリア増幅器４の出力は約Ｐ０／４である。
バックオフが６ｄＢ以下のＢ区間では、ピーク増幅器５が動作を開始する。そして、キャリア増幅器４とピーク増幅器５とが並列運転を行うことにより、入力レベルの増加に伴ってキャリア増幅器４の負荷インピーダンスが下がって本来の値に近づき、出力は約Ｐ０／４からＰ０／２へ増加する。また、ピーク増幅器５の出力はほぼ０からＰ０／２へ増加する。
このとき、キャリア増幅器４及びピーク増幅器５の出力電力の和は、入力端子１への入力電力に対し、区間Ａのときと同じ比例定数で比例する。ピーク増幅器５が動作し始めると効率は一旦低下するが、ピーク増幅器５も飽和し始めるコンプレッションポイントで再びピークを迎える。コンプレッションポイントにおいて、キャリア増幅器４とピーク増幅器５の出力は等しくなる。
一般に、ＣＤＭＡ信号やマルチキャリア信号は高いピークファクタ（ピーク電力と平均電力との比）を有するが、通常の増幅器では７〜１２ｄＢのピークファクタに対応できるように、コンプレッションポイントからその分を下げた点を動作点としている。
［各部のインピーダンス：図１２］
次に、再び図１２を用いてドハティ増幅器の各部のインピーダンスについて説明する。
図１２に示すように、出力負荷インピーダンスＺ０は一定に規定されているので、これを起点とする。
ノード６２からλ／４変成器７をみたインピーダンスＺ７は、λ／４変成器７の特性インピーダンスをＺ２とすると、Ｚ７＝Ｚ２ 2／Ｚ０となる。
次に、再び図１２を用いてドハティ増幅器の各部のインピーダンスについて説明する。
図１２に示すように、出力負荷インピーダンスＺ０は一定に規定されているので、これを起点とする。
ノード６２からλ／４変成器７をみたインピーダンスＺ７は、λ／４変成器７の特性インピーダンスをＺ２とすると、Ｚ７＝Ｚ２ 2／Ｚ０となる。
キャリア増幅器４の出力整合回路４３からλ／４変成器７をみたインピーダンスＺ４は、図１３に示したＡ区間においてはピーク増幅器５の出力整合回路５３の出力インピーダンスが実質的に無限大となるために上記と同様に求まり、また、Ｃ区間においては負荷を等しく分担するため、Ｚ４とＺ５は、それぞれ２Ｚ７となるので、
となる。また、Ｚ９及びＺ６はＢ区間ではＡ区間の時の値とＣ区間の時の値との間をそれぞれ遷移する。
ドハティ増幅器を高周波領域に応用した場合について説明する。
インピーダンスＺ４は、入力信号レベルが小さいとき（Ａ区間）のインピーダンス値に対して、入力信号レベルが大きいとき（Ｃ区間）には１／２倍となり、別の言い方をすれば、２倍の負荷変動を起こす。例えば、Ｚ７＝２５Ω、Ｚ１＝５０Ωとすると、Ｚ４は、１００〜５０Ωの間で変化する。したがって、キャリア増幅器４の増幅素子４２の負荷インピーダンスも変動している。
インピーダンスＺ４は、入力信号レベルが小さいとき（Ａ区間）のインピーダンス値に対して、入力信号レベルが大きいとき（Ｃ区間）には１／２倍となり、別の言い方をすれば、２倍の負荷変動を起こす。例えば、Ｚ７＝２５Ω、Ｚ１＝５０Ωとすると、Ｚ４は、１００〜５０Ωの間で変化する。したがって、キャリア増幅器４の増幅素子４２の負荷インピーダンスも変動している。
［利得低下：図１４］
ここで、ドハティ増幅器の利得低下について図１４を用いて説明する。図１４は、ドハティ増幅器の入出力特性を示す説明図である。
図１４に示すように、ドハティ増幅器において、キャリアアンプはＡＢ級で動作し、ピークアンプはＣ級で動作するため、点線で示したドハティ増幅器の出力は、入力レベルが高い領域においては通常のＡＢ級増幅器に比べて１ｄＢ程度低下する（１ｄＢ圧縮レベル）。
ここで、ドハティ増幅器の利得低下について図１４を用いて説明する。図１４は、ドハティ増幅器の入出力特性を示す説明図である。
図１４に示すように、ドハティ増幅器において、キャリアアンプはＡＢ級で動作し、ピークアンプはＣ級で動作するため、点線で示したドハティ増幅器の出力は、入力レベルが高い領域においては通常のＡＢ級増幅器に比べて１ｄＢ程度低下する（１ｄＢ圧縮レベル）。
［アダプティブドハティ増幅器：図１５］
ピークアンプのバイアス電圧を制御し、利得低下の改善を図るアダプティブドハティ増幅器がある。
アダプティブドハティ増幅器の基本構成について図１５を用いて説明する。図１５は、アダプティブドハティ増幅器の模式説明図である。
図１５に示すように、アダプティブドハティ増幅器は、ドハティ増幅器７０とアダプティブ回路８０とから構成されている。アダプティブ回路８０は、入力信号を分配する分配器８１と、入力信号を検波する検波ダイオード８２とを備えている。
ピークアンプのバイアス電圧を制御し、利得低下の改善を図るアダプティブドハティ増幅器がある。
アダプティブドハティ増幅器の基本構成について図１５を用いて説明する。図１５は、アダプティブドハティ増幅器の模式説明図である。
図１５に示すように、アダプティブドハティ増幅器は、ドハティ増幅器７０とアダプティブ回路８０とから構成されている。アダプティブ回路８０は、入力信号を分配する分配器８１と、入力信号を検波する検波ダイオード８２とを備えている。
ドハティ増幅器７０は、図では簡略化して示しているが、図１２に示したものと同様の構成である。
検波ダイオード８２は、そのダイオード特性によって入力信号のレベルに応じた電圧を出力し、入力信号のレベルに応じてピーク増幅器５の増幅素子５２のゲート電圧を制御するようになっている。具体的には、入力レベルが高い時に、増幅素子５２をＡＢ級に制御して、図１４に示したドハティ合成後の出力の利得低下を防ぐものである。
検波ダイオード８２は、そのダイオード特性によって入力信号のレベルに応じた電圧を出力し、入力信号のレベルに応じてピーク増幅器５の増幅素子５２のゲート電圧を制御するようになっている。具体的には、入力レベルが高い時に、増幅素子５２をＡＢ級に制御して、図１４に示したドハティ合成後の出力の利得低下を防ぐものである。
［歪の周波数特性：図１６］
ドハティ増幅器の歪特性について図１６を用いて説明する。図１６は、ドハティ増幅器の広帯域における歪特性を示す模式説明図である。
ピーク増幅器５の増幅素子５２の周波数特性は広帯域であるため、ドハティ増幅器の歪特性を広帯域でみると、歪が周波数特性を持つ。
図１６では、上の３本のラインは周波数を変化させた場合の出力電力に対する利得の変化であり、下の３本のラインは出力電力に対する位相の変化を示している。いずれも水平な直線となるのが最も望ましいが、歪が発生すると直線からのずれを生じる。この例では、１ｄＢ圧縮レベル付近における歪は、利得、位相共にｆ１が最も小さく、ｆ３は最も大きい。また、ｆ３は、出力電力レベルが小さい段階から歪が発生していることが認められる。
ドハティ増幅器の歪特性について図１６を用いて説明する。図１６は、ドハティ増幅器の広帯域における歪特性を示す模式説明図である。
ピーク増幅器５の増幅素子５２の周波数特性は広帯域であるため、ドハティ増幅器の歪特性を広帯域でみると、歪が周波数特性を持つ。
図１６では、上の３本のラインは周波数を変化させた場合の出力電力に対する利得の変化であり、下の３本のラインは出力電力に対する位相の変化を示している。いずれも水平な直線となるのが最も望ましいが、歪が発生すると直線からのずれを生じる。この例では、１ｄＢ圧縮レベル付近における歪は、利得、位相共にｆ１が最も小さく、ｆ３は最も大きい。また、ｆ３は、出力電力レベルが小さい段階から歪が発生していることが認められる。
［プリディストーションを行う増幅装置：図１７］
ここで、歪補償方式の一つであるプリディストーションについて説明する。
プリディストーションは、電力増幅器で発生する歪の逆特性を前段において予め付加することで相互変調歪を低減する方法であり、この逆特性を、温度変化や個体差に応じて適応的に制御する。
ここで、歪補償方式の一つであるプリディストーションについて説明する。
プリディストーションは、電力増幅器で発生する歪の逆特性を前段において予め付加することで相互変調歪を低減する方法であり、この逆特性を、温度変化や個体差に応じて適応的に制御する。
プリディストーションの適応制御について図１７を用いて説明する。図１７は、従来のプリディストーション歪補償を用いた電力増幅装置のブロック図である。
図１７に示すように、従来の電力増幅装置は、プリディストータ１０１と、Ｄ／Ａ変換器１０２と、直交変調器１０３と、発振器１０４と、電力増幅器１０５と、方向性結合器１０６と、ミキサ１０７と、発振器１０８と、Ａ／Ｄ変換器１０９と、歪検出部１１２と、制御部１１８とから構成されている。歪検出部１１２は更に、ＦＦＴ演算部（図ではＦＦＴ）１１０と、ＩＭ演算部（図ではＩＭ演算）１１１とから構成されている。
図１７に示すように、従来の電力増幅装置は、プリディストータ１０１と、Ｄ／Ａ変換器１０２と、直交変調器１０３と、発振器１０４と、電力増幅器１０５と、方向性結合器１０６と、ミキサ１０７と、発振器１０８と、Ａ／Ｄ変換器１０９と、歪検出部１１２と、制御部１１８とから構成されている。歪検出部１１２は更に、ＦＦＴ演算部（図ではＦＦＴ）１１０と、ＩＭ演算部（図ではＩＭ演算）１１１とから構成されている。
プリディストータ１０１は、制御部１１８からの指示に従って入力信号に対して非線形歪の逆特性を付加する歪補償を行う。
Ｄ／Ａ変換器１０２は、歪補償されたディジタル入力信号をアナログ信号に変換するものである。
発振器１０４は、ＲＦ周波数を発振するものである。
直交変調器１０３は、入力されたアナログ信号を直交変調して発振器１０４の周波数でアップコンバートするものである。
電力増幅器１０５は、入力されたＲＦ信号を所定の増幅率で増幅して出力するものである。
Ｄ／Ａ変換器１０２は、歪補償されたディジタル入力信号をアナログ信号に変換するものである。
発振器１０４は、ＲＦ周波数を発振するものである。
直交変調器１０３は、入力されたアナログ信号を直交変調して発振器１０４の周波数でアップコンバートするものである。
電力増幅器１０５は、入力されたＲＦ信号を所定の増幅率で増幅して出力するものである。
方向性結合器１０６は、電力増幅器１０５からの出力信号を分岐してフィードバックするものである。
ミキサ１０７は、発振器１０８からの信号と方向性結合器１０６から分岐された信号とを合成してＩＦ周波数にダウンコンバートするものである。
Ａ／Ｄ変換器１０９は、ダウンコンバートされた信号をクロック２（CLK2）でＡ／Ｄ変換してサンプリングするものである。
ミキサ１０７は、発振器１０８からの信号と方向性結合器１０６から分岐された信号とを合成してＩＦ周波数にダウンコンバートするものである。
Ａ／Ｄ変換器１０９は、ダウンコンバートされた信号をクロック２（CLK2）でＡ／Ｄ変換してサンプリングするものである。
歪検出部１１２は、入力されたサンプリング信号に含まれる歪を検出して歪値として制御部１１８に出力するものである。
歪検出部１１２のＦＦＴ演算部１１０は、入力された信号をＦＦＴ（Fast Fourier Transform；高速フーリエ変換）によってスペクトラムを求めるものである。
ＩＭ演算部１１１は、変調信号のキャリア数とその離調周波数から相互変調歪の周波数を算出し、スペクトラムに基づいて、当該周波数における電力値を歪値として制御部１１８に出力するものである。
そして、制御部１１８は、入力された歪値が小さくなるようにプリディストータを適応的に制御するものである。
歪検出部１１２のＦＦＴ演算部１１０は、入力された信号をＦＦＴ（Fast Fourier Transform；高速フーリエ変換）によってスペクトラムを求めるものである。
ＩＭ演算部１１１は、変調信号のキャリア数とその離調周波数から相互変調歪の周波数を算出し、スペクトラムに基づいて、当該周波数における電力値を歪値として制御部１１８に出力するものである。
そして、制御部１１８は、入力された歪値が小さくなるようにプリディストータを適応的に制御するものである。
上記構成の電力増幅器における動作について説明する。
デジタルＩ／Ｑ形式で入力されたＩＦ周波数の入力信号は、プリディストータ１０１で非線形歪が歪補償されて、Ｄ／Ａ変換器１０２でアナログ信号に変換され、直交変調器１０３で直交変調されると共にＲＦ周波数にアップコンバートされ、電力増幅器１０５で所定の増幅率で増幅されて出力される。
デジタルＩ／Ｑ形式で入力されたＩＦ周波数の入力信号は、プリディストータ１０１で非線形歪が歪補償されて、Ｄ／Ａ変換器１０２でアナログ信号に変換され、直交変調器１０３で直交変調されると共にＲＦ周波数にアップコンバートされ、電力増幅器１０５で所定の増幅率で増幅されて出力される。
一方、電力増幅器１０５の出力の一部は、方向性結合器１０６によって取り出され、ミキサ１０７でＩＦ周波数にダウンコンバートされ、Ａ／Ｄ変換器１０９でディジタル信号に変換されて、歪検出部１１２のＦＦＴ演算部１１０によってスペクトラム検出され、ＩＭ演算部１１１で算出された相互変調歪（ＩＭ３，ＩＭ５）における電力値が算出され、歪値として制御部１１８に出力される。
そして、制御部１１８が、歪値を小さくするよう、プリディストータ１０１を適応的に制御するようになっている。
そして、制御部１１８が、歪値を小さくするよう、プリディストータ１０１を適応的に制御するようになっている。
電力増幅器の非線形特性が相互変調歪として現れるのは、奇数次歪であるため、電力増幅器の非線形の逆特性を付加するプリディストータにおける処理は式（１）で近似できる。
ｙ＝ｘ＋α・|ｘ|2・ｘ＋β・｜ｘ｜4・ｘ＋γ・｜ｘ｜6・ｘ 式（１）
ここで、ｘ、ｙはプリディストータの入力信号及び出力信号であり、複素数である。制御部１３は、歪検出部１２で得られた歪値が小さくなるように、摂動法を用いてα、β、γの値を制御する。
ｙ＝ｘ＋α・|ｘ|2・ｘ＋β・｜ｘ｜4・ｘ＋γ・｜ｘ｜6・ｘ 式（１）
ここで、ｘ、ｙはプリディストータの入力信号及び出力信号であり、複素数である。制御部１３は、歪検出部１２で得られた歪値が小さくなるように、摂動法を用いてα、β、γの値を制御する。
ここで、プリディストータ１の概略構成について図１８を用いて説明する。図１８は、プリディストータ１０１の概略構成を示すブロック図である。
図１８に示すように、プリディストータ１０１は、複数の乗算器と加算器を備え、入力信号（ｘ）から、３乗、５乗、７乗の成分を算出し、各々に係数α、β、γを乗算して式（１）に基づいて出力信号（ｙ）を得る構成となっている。
図１８に示すように、プリディストータ１０１は、複数の乗算器と加算器を備え、入力信号（ｘ）から、３乗、５乗、７乗の成分を算出し、各々に係数α、β、γを乗算して式（１）に基づいて出力信号（ｙ）を得る構成となっている。
α、β、γは複素数で、
α = Ａ３・ｅｘｐ（j*Φ３）
β = Ａ５・ｅｘｐ（j*Φ５）
γ = Ａ７・ｅｘｐ（j*Φ７） 式（２）
と表される。
つまり、αはＡ３とΦ３とで決まり、βはＡ５とΦ５とで決まり、γはＡ７とΦ７とで決まる。
そこで、制御部１３ではこれらの係数を、Φ３→Ａ３→Φ５→Ａ５→Φ７→Ａ７→Φ３…の順番で変化させ、歪値が小さくなるようにα、β、γの値を更新する（摂動法）。
α = Ａ３・ｅｘｐ（j*Φ３）
β = Ａ５・ｅｘｐ（j*Φ５）
γ = Ａ７・ｅｘｐ（j*Φ７） 式（２）
と表される。
つまり、αはＡ３とΦ３とで決まり、βはＡ５とΦ５とで決まり、γはＡ７とΦ７とで決まる。
そこで、制御部１３ではこれらの係数を、Φ３→Ａ３→Φ５→Ａ５→Φ７→Ａ７→Φ３…の順番で変化させ、歪値が小さくなるようにα、β、γの値を更新する（摂動法）。
制御部１１８における摂動法を用いた制御について図１９を用いて説明する。図１９は、制御部１１８における摂動法を用いた制御を示すフローチャート図である。
図１０に示すように、制御部１１８は、処理が開始されると、まず初期設定として更新対象係数（Ｋ、ここではまずΦ３）の設定、設定回数、前回の歪値の読み込みを行う（１００）。
図１０に示すように、制御部１１８は、処理が開始されると、まず初期設定として更新対象係数（Ｋ、ここではまずΦ３）の設定、設定回数、前回の歪値の読み込みを行う（１００）。
そして、歪補償部１１２において算出された現在の歪値が入力されると、制御部１１８は、現在の歪値と前回の歪値との大小を比較し（１０１）、現在の歪値の方が小さくなっていれば（Ｙｅｓの場合）更に同じ方向に係数を更新する（Ｋ＝Ｋ＋Step）（１０３）。
また、処理１０１において歪値が大きくなっていれば（Ｎｏの場合）、制御部１１８は、更新方向を反転（Step=Step * （−１））させて（１０２）、処理１０３に移行して係数の更新を行う。
また、処理１０１において歪値が大きくなっていれば（Ｎｏの場合）、制御部１１８は、更新方向を反転（Step=Step * （−１））させて（１０２）、処理１０３に移行して係数の更新を行う。
次に、制御部１１８は、同じ係数（ここではΦ３）を連続して何回更新したかをカウントし（１０４）、処理１０１において「現在の歪値」として検出した歪値を保存する（１０５）。ここで保存した歪値は次回の処理１０１で「前回の歪値」として用いるものである。
そして、制御部１１８は、記憶されている更新回数と処理１００の初期設定において設定しておいた設定回数とを比較し（１０６）、更新回数が設定回数以下であれば処理１０１に戻って、Φ３の係数更新を繰り返す。
そして、制御部１１８は、記憶されている更新回数と処理１００の初期設定において設定しておいた設定回数とを比較し（１０６）、更新回数が設定回数以下であれば処理１０１に戻って、Φ３の係数更新を繰り返す。
また、処理１０６において、更新回数が設定回数を超えた場合には、制御部１１８は、更新対象係数を変更する（１０７）。ここでは、更新対象係数をΦ３からＡ３に変更する。そして、制御部１１８は、記憶されている更新回数をクリアする（１０８）。
制御部１１８では、このような摂動法を用いた制御によって歪値が小さくなるようにプリディストータの係数を制御する。このようにして、電力増幅器における非線形の逆特性を、べき級数を用いたプリディストータで近似することができ、歪補償が可能となるものである。
制御部１１８では、このような摂動法を用いた制御によって歪値が小さくなるようにプリディストータの係数を制御する。このようにして、電力増幅器における非線形の逆特性を、べき級数を用いたプリディストータで近似することができ、歪補償が可能となるものである。
尚、図１５に示したアダプティブドハティ増幅器において、図１７に示したプリディストーションを行う構成を設け、ドハティ増幅器の出力を分岐して歪を検出し、それに基づいて、制御部がプリディストータの制御と共にピーク増幅器５の増幅素子５２のバイアス電圧を制御するようにして、歪補償とアダプティブバイアス制御とを並行して行うように構成したドハティ増幅器も提案されている。
［先行技術文献］
尚、ドハティ増幅器に関する先行技術としては、平成１９年５月３１日公開の特開２００７−１３４９７７号公報「歪制御機能付き増幅装置」（出願人：株式会社日立国際電気、発明者：武田康弘他、特許文献１）がある。
特許文献１は、ドハティ増幅器にプリディストーション歪補償回路を備えて高効率の増幅装置を構成すると共に、プリディストーション歪補償回路の制御部から出力される信号をＤ／Ａ変換してピーク増幅回路の増幅素子のゲート電圧として供給するようにしたものであり、歪補償後の相互変調歪が目標値になるよう、ゲート電圧を変化させて歪のばらつきを吸収するものであり、効率を限界まで引き出すことができるものである。
尚、ドハティ増幅器に関する先行技術としては、平成１９年５月３１日公開の特開２００７−１３４９７７号公報「歪制御機能付き増幅装置」（出願人：株式会社日立国際電気、発明者：武田康弘他、特許文献１）がある。
特許文献１は、ドハティ増幅器にプリディストーション歪補償回路を備えて高効率の増幅装置を構成すると共に、プリディストーション歪補償回路の制御部から出力される信号をＤ／Ａ変換してピーク増幅回路の増幅素子のゲート電圧として供給するようにしたものであり、歪補償後の相互変調歪が目標値になるよう、ゲート電圧を変化させて歪のばらつきを吸収するものであり、効率を限界まで引き出すことができるものである。
また、別の先行技術として、特開２００６−３４５３４１号公報（特許文献２）、特開２００７−１１６２５９号公報（特許文献３）、特開２００６−２７９７０７号公報（特許文献４）がある。
特許文献２には、キャリア増幅器の出力段に、異なる電気長を備えた伝送線路から成るインピーダンス変換器を備え、入力信号の周波数に応じていずれかの伝送線路に接続を切り替え可能である増幅器が記載されている。
特許文献２には、キャリア増幅器の出力段に、異なる電気長を備えた伝送線路から成るインピーダンス変換器を備え、入力信号の周波数に応じていずれかの伝送線路に接続を切り替え可能である増幅器が記載されている。
特許文献３には、キャリア増幅回路とピーク増幅回路の出力から任意の長さの伝送線路を介して伝送線路の終端部を合成し、任意の閾値以下の低入力時はピーク増幅回路をＣ級とし、任意の閾値以上の高入力時はアイドル電流の多いＡＢ級で動作させ、低入力時と高入力時の間ではＣ級からアイドル電流の少ないＡＢ級を経てアイドル電流の多いＡＢ級で動作させる増幅器が記載されている。
特許文献４には、周囲の温度情報に基づいて、キャリア増幅部及びピーク増幅部のバイアス点を調整するドハティ増幅装置が記載されている。
特許文献４には、周囲の温度情報に基づいて、キャリア増幅部及びピーク増幅部のバイアス点を調整するドハティ増幅装置が記載されている。
しかしながら、従来のアダプティブドハティ増幅器では、プリディストータを設けて歪補償を行う構成としても、図１６に示したように、歪が周波数特性を持っているため、プリディストータで生成した歪と合成しても相殺できない場合があり、特に広帯域無線信号の場合には周波数特性の影響が大きくなって十分な歪補償を行うことができないおそれがあるという問題点があった。
本発明は上記実状に鑑みて為されたもので、広帯域無線信号についても十分な歪補償を行って、高電力効率及び良好な特性が得られるドハティ増幅器を提供することを目的とする。
上記従来例の問題点を解決するための本発明は、ＡＢ級で動作する増幅素子を備えたキャリア増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えたピーク増幅回路を備え、キャリア増幅回路からの出力とピーク増幅回路からの出力とを合成点で合成して出力するドハティ増幅器であって、入力信号のレベルに応じてピーク増幅回路の増幅素子のゲートバイアス電圧を制御するアダプティブ回路を備え、アダプティブ回路に、合成点からの出力に対して歪の周波数特性を低減する周波数特性を備えた補正回路を設けたことを特徴としている。
本発明によれば、入力信号のレベルに応じてピーク増幅回路の増幅素子のゲートバイアス電圧を制御するアダプティブ回路に、合成点からの出力に対して歪の周波数特性を低減する周波数特性を備えた補正回路を設けたドハティ増幅器としているので、補正回路の種類や周波数特性を適宜選択することによって、増幅器出力に含まれる歪の周波数特性を相殺し、広帯域無線信号に対して十分な歪補償を実現することができる効果がある。
［発明の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の第１の実施の形態に係る増幅器は、ピーク増幅器のバイアス電圧の適応制御を行うアダプティブ回路を備えたアダプティブドハティ増幅器において、増幅器で発生する歪の周波数特性を相殺する周波数特性を備えた補正回路をアダプティブ回路に組み込み、検波ダイオードの出力電圧を調整することにより、ピーク増幅器のバイアス電圧が、増幅器での歪の周波数特性を相殺する周波数特性を備えるようにして、歪の周波数特性を改善し、広帯域無線信号に対しても十分な歪補償を行うことができるものである。
本発明の実施の形態について図面を参照しながら説明する。
本発明の第１の実施の形態に係る増幅器は、ピーク増幅器のバイアス電圧の適応制御を行うアダプティブ回路を備えたアダプティブドハティ増幅器において、増幅器で発生する歪の周波数特性を相殺する周波数特性を備えた補正回路をアダプティブ回路に組み込み、検波ダイオードの出力電圧を調整することにより、ピーク増幅器のバイアス電圧が、増幅器での歪の周波数特性を相殺する周波数特性を備えるようにして、歪の周波数特性を改善し、広帯域無線信号に対しても十分な歪補償を行うことができるものである。
［第１の実施の形態：図１］
本発明の第１の実施の形態に係る増幅器（第１の増幅器）について、図１を用いて説明する。図１は、本発明の第１の実施の形態に係るドハティ増幅器の構成ブロック図である。
図１に示すように、第１の実施の形態に係るドハティ増幅器（本増幅器）は、図１５に示した従来のアダプティブドハティ増幅器と同様の部分として、ドハティ増幅器７０とアダプティブ回路８０とから構成されており、更に、アダプティブ回路８０は、分配器８１と、入力信号を検波する検波ダイオード８２とを備えている。また、第１の増幅装置の特徴部分として、歪の周波数特性を補正する補正回路９０（以下、「補正回路９０」と称する）を備えている。
本発明の第１の実施の形態に係る増幅器（第１の増幅器）について、図１を用いて説明する。図１は、本発明の第１の実施の形態に係るドハティ増幅器の構成ブロック図である。
図１に示すように、第１の実施の形態に係るドハティ増幅器（本増幅器）は、図１５に示した従来のアダプティブドハティ増幅器と同様の部分として、ドハティ増幅器７０とアダプティブ回路８０とから構成されており、更に、アダプティブ回路８０は、分配器８１と、入力信号を検波する検波ダイオード８２とを備えている。また、第１の増幅装置の特徴部分として、歪の周波数特性を補正する補正回路９０（以下、「補正回路９０」と称する）を備えている。
補正回路９０は、検波ダイオードの入力に周波数特性を持たせるために挿入される回路であり、特に、図１６に示した１ｄＢ圧縮出力レベル付近の歪の周波数特性を補償するものである。
つまり、補正回路９０は、検波ダイオード８２の出力電圧を入力周波数に応じて適切に調整するものである。検波ダイオード８２の出力信号は、ドハティ増幅器７０のピーク増幅器５の増幅素子５２のバイアス電圧となっている。
つまり、補正回路９０は、検波ダイオード８２の出力電圧を入力周波数に応じて適切に調整するものである。検波ダイオード８２の出力信号は、ドハティ増幅器７０のピーク増幅器５の増幅素子５２のバイアス電圧となっている。
尚、ここでは図示を省略するが、第１の装置では、図１７に示したプリディストーションを行う構成として、プリディストータ１０１、Ｄ／Ａ変換器１０２、直交変調器１０３、発振器１０４と、電力増幅器１０５と、方向性結合器１０６と、ミキサ１０７と、発振器１０８と、Ａ／Ｄ変換器１０９と、歪検出部１１２と、制御部１１８とを設けて歪補償を行うようにしている。直交変調器１０３の出力を分岐してアダプティブ回路に分岐する。
［検波ダイオード８２入出力特性：図２］
ここで、第１の増幅器におけるアダプティブドハティ増幅器の入力電力と、検波ダイオード８２の出力電圧との関係について図２を用いて説明する。図２は、入力電力と検波ダイオード８２の出力電圧との関係を示す模式説明図である。
図２に示すように、アダプティブ回路に補正回路９０を挿入することにより、周波数ｆ１，ｆ２，ｆ３によって検波ダイオード８２の出力電圧特性が異なるものとなる。これにより、検波ダイオード８２の出力電圧特性が、ドハティ増幅器の歪の周波数特性を相殺するような周波数特性を持つことになる。
ここで、第１の増幅器におけるアダプティブドハティ増幅器の入力電力と、検波ダイオード８２の出力電圧との関係について図２を用いて説明する。図２は、入力電力と検波ダイオード８２の出力電圧との関係を示す模式説明図である。
図２に示すように、アダプティブ回路に補正回路９０を挿入することにより、周波数ｆ１，ｆ２，ｆ３によって検波ダイオード８２の出力電圧特性が異なるものとなる。これにより、検波ダイオード８２の出力電圧特性が、ドハティ増幅器の歪の周波数特性を相殺するような周波数特性を持つことになる。
すなわち、図１６に示した周波数特性をなるべく無くすようにするため、出力電力が低い内から歪が発生する周波数ｆ３の場合には、早くからドハティ増幅器７０のピーク増幅器のバイアス電圧を上げて、利得及び移相の歪を抑圧するものである。逆に、比較的歪特性が良好な周波数ｆ１の場合には、入力電力が大きくなってからのバイアス制御でも対応可能なため、立ち上がりが遅くなっている。
このように、補正回路９０を挿入することにより、検波ダイオード８２の出力特性を所望の周波数特性を備えたものとして、ドハティ増幅器の出力の歪の周波数特性を相殺することができるものである。
また、補正回路９０の種類や特性を変えることにより、種々の要求に応じた特性の信号を出力させることができるものである。
また、補正回路９０の種類や特性を変えることにより、種々の要求に応じた特性の信号を出力させることができるものである。
［補正回路９０］
次に、補正回路９０の例について具体的に説明する。
周波数特性を改善するための補正回路９０としては、伝送路に、コンデンサ、インダクタンスといった不整合回路を追加して、伝送路の不整合により周波数特性を持たせる方法や、容量可変のコンデンサを用いて周波数特性を変化させる方法、ローパスフィルタ又はハイパスフィルタといった減衰帯域を利用して周波数特性を持たせる方法、また増幅器を追加するといった方法がある。
次に、補正回路９０の例について具体的に説明する。
周波数特性を改善するための補正回路９０としては、伝送路に、コンデンサ、インダクタンスといった不整合回路を追加して、伝送路の不整合により周波数特性を持たせる方法や、容量可変のコンデンサを用いて周波数特性を変化させる方法、ローパスフィルタ又はハイパスフィルタといった減衰帯域を利用して周波数特性を持たせる方法、また増幅器を追加するといった方法がある。
これにより、第１の増幅器では、ドハティ増幅器で発生する歪の周波数特性を、補正回路９０によって所望の周波数特性を持つように調整することが可能となり、つまり、図１６に示したｆ１，ｆ２，ｆ３の歪の特性を周波数による差が小さくなるように制御することができ、広帯域信号に対しても、プリディストータを用いて十分な歪補償を行うことができるものである。
［第１の実施の形態の効果］
本発明の第１の実施の形態に係るドハティ増幅器によれば、アダプティブ回路８０の検波ダイオード８２の入力段に、ドハティ増幅器７０で発生する歪の周波数特性を補償する周波数特性を有する歪の周波数特性補正回路９０を備え、ピーク増幅器５２のバイアス電圧となる検波ダイオード８２の出力に周波数特性を持たせるものであり、歪の周波数特性補正回路９０の特性を適切に選択することにより、ドハティ増幅器７０の歪の周波数特性を低減することができ、プリディストータによって広帯域信号に対応して十分な歪補償を行うことができる効果がある。
本発明の第１の実施の形態に係るドハティ増幅器によれば、アダプティブ回路８０の検波ダイオード８２の入力段に、ドハティ増幅器７０で発生する歪の周波数特性を補償する周波数特性を有する歪の周波数特性補正回路９０を備え、ピーク増幅器５２のバイアス電圧となる検波ダイオード８２の出力に周波数特性を持たせるものであり、歪の周波数特性補正回路９０の特性を適切に選択することにより、ドハティ増幅器７０の歪の周波数特性を低減することができ、プリディストータによって広帯域信号に対応して十分な歪補償を行うことができる効果がある。
［第２の実施の形態］
次に、本発明の第２の実施の形態に係るドハティ増幅器について説明する。
従来のドハティ増幅器では、図１５に示したように、効率を向上させる目的で、ピーク増幅器のゲートバイアス電圧を制御して、ピーク増幅器の動作し始める入力レベルの調整を行った場合、ピーク増幅器の最大出力レベルが低下するという問題がある。
次に、本発明の第２の実施の形態に係るドハティ増幅器について説明する。
従来のドハティ増幅器では、図１５に示したように、効率を向上させる目的で、ピーク増幅器のゲートバイアス電圧を制御して、ピーク増幅器の動作し始める入力レベルの調整を行った場合、ピーク増幅器の最大出力レベルが低下するという問題がある。
［ピーク増幅器の最大出力レベルの低下：図４］
ここで、ピーク増幅器の最大出力レベルの低下について図４を用いて説明する。図４は、ドハティ増幅器のピーク増幅器においてゲートバイアス電圧を変化させた場合のピーク増幅器の入出力特性を示す説明図である。
図４において、（Ａ）はゲート電圧制御を行ってピーク増幅器が動作し始める入力レベルを高くした場合の特性であり、（Ｂ）はゲートバイアス制御を行っていない場合の特性である。図４に示すように、（Ａ）は（Ｂ）よりも最大出力レベル（飽和レベル）が低くなってしまう。
ここで、ピーク増幅器の最大出力レベルの低下について図４を用いて説明する。図４は、ドハティ増幅器のピーク増幅器においてゲートバイアス電圧を変化させた場合のピーク増幅器の入出力特性を示す説明図である。
図４において、（Ａ）はゲート電圧制御を行ってピーク増幅器が動作し始める入力レベルを高くした場合の特性であり、（Ｂ）はゲートバイアス制御を行っていない場合の特性である。図４に示すように、（Ａ）は（Ｂ）よりも最大出力レベル（飽和レベル）が低くなってしまう。
そこで、第２の実施の形態に係るドハティ増幅器（第２の増幅器）では、ピーク増幅器の入力段に可変減衰器を設けて、ピーク増幅器の最大出力レベルの低下を抑制するようにしている。
［第２の増幅器の構成：図３］
図３は、本発明の第２の実施の形態に係るドハティ増幅器の構成ブロック図である。
図３に示すように、第２の増幅器の基本的な構成は、図１２に示した従来のドハティ増幅器とほぼ同様であって、入力端子１と、分配器２と、位相器３と、キャリア増幅器４と、ピーク増幅器５と、ドハティ合成部６と、λ／４変成器７と、出力端子８とから構成され、出力負荷９に接続されている。
キャリア増幅器４は、入力整合回路４１と、増幅素子４２と、出力整合回路４３とから構成され、ピーク増幅器５は、入力整合回路５１と、増幅素子５２と、出力整合回路５３とから構成されている。
また、ドハティ合成部６は、λ／４変成器６１と、ノード（合成点）６２とから構成されている。
これらの各部分の構成及び動作は従来のドハティ増幅器と同じである。
［第２の増幅器の構成：図３］
図３は、本発明の第２の実施の形態に係るドハティ増幅器の構成ブロック図である。
図３に示すように、第２の増幅器の基本的な構成は、図１２に示した従来のドハティ増幅器とほぼ同様であって、入力端子１と、分配器２と、位相器３と、キャリア増幅器４と、ピーク増幅器５と、ドハティ合成部６と、λ／４変成器７と、出力端子８とから構成され、出力負荷９に接続されている。
キャリア増幅器４は、入力整合回路４１と、増幅素子４２と、出力整合回路４３とから構成され、ピーク増幅器５は、入力整合回路５１と、増幅素子５２と、出力整合回路５３とから構成されている。
また、ドハティ合成部６は、λ／４変成器６１と、ノード（合成点）６２とから構成されている。
これらの各部分の構成及び動作は従来のドハティ増幅器と同じである。
そして、第２の増幅器の特徴部分として、ピーク増幅器５の入力段の可変減衰器１０を備えている。
可変減衰器１０は、ピーク増幅器５への入力信号の入力レベルを低く調整するものである。
可変減衰器１０を設けることにより、ピーク増幅器５の増幅素子５２に対するゲートバイアス電圧の制御を行って増幅素子５２の特性そのものを変化させなくても、ピーク増幅器５が動作し始める入力レベルを大きくすることができ、増幅素子５２の最大出力レベルの低下を防ぐことができるものである。
可変減衰器１０は、ピーク増幅器５への入力信号の入力レベルを低く調整するものである。
可変減衰器１０を設けることにより、ピーク増幅器５の増幅素子５２に対するゲートバイアス電圧の制御を行って増幅素子５２の特性そのものを変化させなくても、ピーク増幅器５が動作し始める入力レベルを大きくすることができ、増幅素子５２の最大出力レベルの低下を防ぐことができるものである。
［第２の増幅器におけるピーク増幅器の入出力特性：図４］
第２の増幅器のピーク増幅器の入出力特性について図４を用いて説明する。
第２の増幅器のピーク増幅器ではゲートバイアス制御がなされないので、本来、入出力特性そのものは、図４の（Ｂ）に示した入出力特性と一致する。しかし、可変減衰器１０を挿入したことにより、第２の増幅器の入力レベルに比べてピーク増幅器５への入力レベルは低くなるため、第２の増幅器におけるピーク増幅器５の特性は、図４の（Ｂ）の特性カーブを右に平行移動したものとなり、例えば、図４の（Ａ）と同じレベルからピーク増幅器５が動作し始めるように（Ｂ）のグラフを右に移動しても、最大出力レベルの低下は起こらないことは明らかである。
第２の増幅器のピーク増幅器の入出力特性について図４を用いて説明する。
第２の増幅器のピーク増幅器ではゲートバイアス制御がなされないので、本来、入出力特性そのものは、図４の（Ｂ）に示した入出力特性と一致する。しかし、可変減衰器１０を挿入したことにより、第２の増幅器の入力レベルに比べてピーク増幅器５への入力レベルは低くなるため、第２の増幅器におけるピーク増幅器５の特性は、図４の（Ｂ）の特性カーブを右に平行移動したものとなり、例えば、図４の（Ａ）と同じレベルからピーク増幅器５が動作し始めるように（Ｂ）のグラフを右に移動しても、最大出力レベルの低下は起こらないことは明らかである。
また、可変減衰器１０の種類や抵抗値を調整することにより、ピーク増幅器５からの出力を所望の特性となるように制御することが可能となる。例えば、図４の例では、（Ａ）と（Ｂ）の間の任意の特性に調整することが可能である。
尚、所望の特性を得るために、可変減衰器１０だけでなく、ピーク増幅器５の増幅素子５２に対するバイアス電圧制御を合わせて行うようにすることも可能であり、更に、第１の増幅器のようにアダプティブ回路に周波数特性を備えた回路を設けてもよく、調整箇所を多くして特性を合わせ込むことができる。
尚、所望の特性を得るために、可変減衰器１０だけでなく、ピーク増幅器５の増幅素子５２に対するバイアス電圧制御を合わせて行うようにすることも可能であり、更に、第１の増幅器のようにアダプティブ回路に周波数特性を備えた回路を設けてもよく、調整箇所を多くして特性を合わせ込むことができる。
［第２の実施の形態の効果］
本発明の第２の実施の形態に係るドハティ増幅器によれば、ＡＢ級で動作する増幅素子を備えたキャリア増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えたピーク増幅回路を備え、キャリア増幅回路からの出力とピーク増幅回路からの出力とを合成点で合成して出力するドハティ増幅器であって、ピーク増幅回路５の入力段にピーク増幅回路５への入力信号レベルを調整する可変減衰器１０を設けたドハティ増幅器としているので、ピーク増幅回路５の増幅素子５２への入力信号レベルを抑圧することにより、バイアス電圧の制御を行わずに増幅素子５２が動作を開始する入力レベルを上げることができ、増幅素子５２の特性を変化させずにすみ、最大出力レベル（飽和レベル）の低下を防ぐことができる効果がある。
本発明の第２の実施の形態に係るドハティ増幅器によれば、ＡＢ級で動作する増幅素子を備えたキャリア増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えたピーク増幅回路を備え、キャリア増幅回路からの出力とピーク増幅回路からの出力とを合成点で合成して出力するドハティ増幅器であって、ピーク増幅回路５の入力段にピーク増幅回路５への入力信号レベルを調整する可変減衰器１０を設けたドハティ増幅器としているので、ピーク増幅回路５の増幅素子５２への入力信号レベルを抑圧することにより、バイアス電圧の制御を行わずに増幅素子５２が動作を開始する入力レベルを上げることができ、増幅素子５２の特性を変化させずにすみ、最大出力レベル（飽和レベル）の低下を防ぐことができる効果がある。
更に、上記構成に加えて、第１の増幅器のようにピーク増幅回路５の増幅素子５２のバイアス電圧を制御するアダプティブ回路を設け、アダプティブ回路に増幅器出力の歪の周波数特性を補正する補正回路を備えることも可能であり、可変減衰器及び補正回路を適宜調整又は選択することにより、調整箇所を増やして、所望の増幅器特性とする合わせ込みを容易にすることができる効果がある。
［第３の実施の形態］
次に、本発明の第３の実施の形態に係るドハティ増幅器について説明する。
一般に、増幅器では、周囲の温度や、周波数が変化することによって特性が変化する。ドハティ増幅器においても同様であり、アダプティブバイアス制御を行う従来のアダプティブドハティ増幅器では、周囲の温度や周波数に応じたきめ細かいバイアス電圧の制御を行うことができないという問題点があった。
次に、本発明の第３の実施の形態に係るドハティ増幅器について説明する。
一般に、増幅器では、周囲の温度や、周波数が変化することによって特性が変化する。ドハティ増幅器においても同様であり、アダプティブバイアス制御を行う従来のアダプティブドハティ増幅器では、周囲の温度や周波数に応じたきめ細かいバイアス電圧の制御を行うことができないという問題点があった。
第３の実施の形態に係るドハティ増幅器（第３の増幅器）では、周囲の温度や周波数及び電力を検出して、それらに応じてピーク増幅回路の増幅素子のアダプティブバイアス制御を行うものであり、周囲の温度や周波数及び入力電力レベルに応じて、ピーク増幅素子に最適なバイアス電圧を供給することができ、温度変化や周波数変化によって歪補償量がばらつかず、良好な特性が得られる増幅装置を提供する。
［第３の増幅器の構成：図５］
第３の増幅器の構成について図５を用いて説明する。図５は、本発明の第３の実施の形態に係るドハティ増幅器の構成ブロック図である。
図５に示すように、第３の増幅器は、ドハティ増幅器に、図１７に示した増幅装置のプリディストーションを行う構成と、アダプティブバイアス制御を行う構成を組み込んだものであり、図１７と同様の部分として、プリディストータ１０１と、Ｄ／Ａ変換器１０２と、直交変調器１０３と、発振器１０４と、電力増幅器１０５と、方向性結合器１０６と、ミキサ１０７と、発振器１０８と、Ａ／Ｄ変換器１０９と、歪検出部１１２と、制御部１１８とから構成されている。歪検出部１１２は更に、ＦＦＴ演算部（図ではＦＦＴ）１１０と、ＩＭ演算部（図ではＩＭ演算）１１１とを備え、更に第３の増幅器の特徴部分として、遅延補正回路１１５と、方向性結合器１０９と、アダプティブバイアス制御回路１３０と、ソフト制御部１２０と、温度検出部１２１と、周波数検出部１２２と、電力検出部１２３とを備えている。
第３の増幅器の構成について図５を用いて説明する。図５は、本発明の第３の実施の形態に係るドハティ増幅器の構成ブロック図である。
図５に示すように、第３の増幅器は、ドハティ増幅器に、図１７に示した増幅装置のプリディストーションを行う構成と、アダプティブバイアス制御を行う構成を組み込んだものであり、図１７と同様の部分として、プリディストータ１０１と、Ｄ／Ａ変換器１０２と、直交変調器１０３と、発振器１０４と、電力増幅器１０５と、方向性結合器１０６と、ミキサ１０７と、発振器１０８と、Ａ／Ｄ変換器１０９と、歪検出部１１２と、制御部１１８とから構成されている。歪検出部１１２は更に、ＦＦＴ演算部（図ではＦＦＴ）１１０と、ＩＭ演算部（図ではＩＭ演算）１１１とを備え、更に第３の増幅器の特徴部分として、遅延補正回路１１５と、方向性結合器１０９と、アダプティブバイアス制御回路１３０と、ソフト制御部１２０と、温度検出部１２１と、周波数検出部１２２と、電力検出部１２３とを備えている。
図１７と同一の符号を付した部分は、上述した構成及び動作と同様であるため説明は省略し、第３の装置の特徴部分について説明する。
遅延補正回路１１５は、直交変調器１０３から出力された信号を、アダプティブバイアス制御回路１３０におけるバイアス制御の処理に要する時間分遅延するものである。
方向性結合器１０９は、直交変調器１０３の出力を一部分岐する。
遅延補正回路１１５は、直交変調器１０３から出力された信号を、アダプティブバイアス制御回路１３０におけるバイアス制御の処理に要する時間分遅延するものである。
方向性結合器１０９は、直交変調器１０３の出力を一部分岐する。
アダプティブバイアス制御回路１３０は、入力信号に応じてピーク増幅器の増幅素子のバイアス電圧となる出力信号を出力する。アダプティブバイアス制御回路１３０については後で詳細に説明する。その際、第３の増幅器では、アダプティブバイアス制御回路１３０は、ソフト制御部１２０からの制御信号に基づいてバイアス電圧を微調整して出力するようになっている。
温度検出部１２１は、温度センサであり、周囲の温度を検出して温度を表す温度信号をソフト制御部１２０に出力する。
周波数検出部１２２は、入力信号の周波数を検出する。
電力検出部１２３は、入力信号の電力を検出する。
周波数検出部１２２及び電力検出部１２３には入力端子から信号が供給されているが、図示は省略する。
ソフト制御部１２０は、温度検出部１２１、周波数検出部１２２、電力検出部１２３からの検出結果に基づいて、アダプティブバイアス制御回路１３０を制御する制御信号を出力する。
周波数検出部１２２は、入力信号の周波数を検出する。
電力検出部１２３は、入力信号の電力を検出する。
周波数検出部１２２及び電力検出部１２３には入力端子から信号が供給されているが、図示は省略する。
ソフト制御部１２０は、温度検出部１２１、周波数検出部１２２、電力検出部１２３からの検出結果に基づいて、アダプティブバイアス制御回路１３０を制御する制御信号を出力する。
［アダプティブバイアス制御回路・ソフト制御部：図６］
次に、アダプティブバイアス制御回路１３０及びソフト制御部１２０の構成及び動作について図６を用いて具体的に説明する。図６は、アダプティブバイアス制御回路１３０及びソフト制御部１２０の構成ブロック図である。
図６に示すように、アダプティブバイアス制御回路１３０は、レベル調整回路１３１と、Ａ領域電圧制御回路１３２と、Ｂ領域電圧制御回路１３３と、Ｃ領域電圧制御回路１３４とを備えている。
次に、アダプティブバイアス制御回路１３０及びソフト制御部１２０の構成及び動作について図６を用いて具体的に説明する。図６は、アダプティブバイアス制御回路１３０及びソフト制御部１２０の構成ブロック図である。
図６に示すように、アダプティブバイアス制御回路１３０は、レベル調整回路１３１と、Ａ領域電圧制御回路１３２と、Ｂ領域電圧制御回路１３３と、Ｃ領域電圧制御回路１３４とを備えている。
レベル調整回路１３１は、入力端子から入力される入力信号について、ソフト制御部１２０からの制御信号に従ってレベル調整を行って、Ａ領域電圧制御回路１３２、Ｂ領域電圧制御回路１３３と、Ｃ領域電圧制御回路１３４のいずれかに出力する。
Ａ領域電圧制御回路１３２は、入力レベルがＡ領域（入力レベル小）におけるピーク増幅回路のバイアス電圧制御を行う回路であり、レベル調整回路１３１からの信号をＡ領域の入力レベルにおいて適切なバイアス電圧に変換してピーク増幅回路の増幅素子のゲート電圧として出力する。その際、ソフト制御部１２０からの制御信号に基づいて内部の電源電圧を微調整し、バイアス電圧の微調整を行う。
同様に、Ｂ領域電圧制御回路１３３、Ｃ領域電圧制御回路１３４は、それぞれ、入力レベルが、Ｂ領域、Ｃ領域におけるピーク増幅回路のバイアス制御を行う回路であり、レベル調整回路１３１からの信号をそれぞれの領域の入力レベルにおいて適切なバイアス電圧に変換してピーク増幅素子に出力する。更に、Ｂ領域電圧制御回路１３３、Ｃ領域電圧制御回路１３４は、それぞれ、ソフト制御部１２０からの制御信号に基づいて、内部に設けられた電源電圧を微調整して、バイアス電圧の微調整を行う。これらの調整により、ピーク増幅器のアイドル電流を入力レベルに応じて変化させることが可能となる。
［ソフト制御部１２０：図６］
ソフト制御部１２０は、検出された温度、周波数、電力のデータに基づいて、アダプティブバイアス制御回路のレベル調整回路１３１，各制御回路１３２〜１３４を適応制御する制御信号を出力する。
具体的には、ソフト制御部１２０には、温度、周波数、電力の条件に応じて、アダプティブバイアス制御回路１３０からの出力が当該条件下で最も適切なバイアス電圧となるよう、温度、周波数、電力の検出値に応じて、レベル調整回路１３１及び各電圧制御回路１３２〜１３４に出力するデータがテーブルに対応付けられて記憶されており、ソフト制御部１２０は、温度、周波数、電力の検出値に対応する制御データを読み出して出力する、といった方法が考えられる。
ソフト制御部１２０からの制御データは、Ｄ／Ａ変換されてアダプティブバイアス制御回路１３０に与えられる。
ソフト制御部１２０は、検出された温度、周波数、電力のデータに基づいて、アダプティブバイアス制御回路のレベル調整回路１３１，各制御回路１３２〜１３４を適応制御する制御信号を出力する。
具体的には、ソフト制御部１２０には、温度、周波数、電力の条件に応じて、アダプティブバイアス制御回路１３０からの出力が当該条件下で最も適切なバイアス電圧となるよう、温度、周波数、電力の検出値に応じて、レベル調整回路１３１及び各電圧制御回路１３２〜１３４に出力するデータがテーブルに対応付けられて記憶されており、ソフト制御部１２０は、温度、周波数、電力の検出値に対応する制御データを読み出して出力する、といった方法が考えられる。
ソフト制御部１２０からの制御データは、Ｄ／Ａ変換されてアダプティブバイアス制御回路１３０に与えられる。
これにより、第３の増幅器では、周囲の温度や、信号の周波数及び電力に応じて、きめ細かいアダプティブバイアス制御を行うことができ、より精度の高い歪補償を行うことができるものである。
［ピーク増幅素子のゲート電圧の制御：図７］
ここで、ピーク増幅素子のゲート電圧の制御例について図７を用いて説明する。図７は、ピーク増幅素子のゲート電圧の制御例を示す説明図である。
図７に示すように、入力レベルの低いほうから順に、Ａ領域、Ｂ領域、Ｃ領域となっており、図６に示したアダプティブバイアス制御回路１３０のＡ領域電圧制御回路１３２、Ｂ領域電圧制御回路１３３と、Ｃ領域電圧制御回路１３４は、それぞれ対応する入力レベルにおけるピーク増幅素子のゲート電圧を制御する。図７のカーブは制御の一例を示す。
ここで、ピーク増幅素子のゲート電圧の制御例について図７を用いて説明する。図７は、ピーク増幅素子のゲート電圧の制御例を示す説明図である。
図７に示すように、入力レベルの低いほうから順に、Ａ領域、Ｂ領域、Ｃ領域となっており、図６に示したアダプティブバイアス制御回路１３０のＡ領域電圧制御回路１３２、Ｂ領域電圧制御回路１３３と、Ｃ領域電圧制御回路１３４は、それぞれ対応する入力レベルにおけるピーク増幅素子のゲート電圧を制御する。図７のカーブは制御の一例を示す。
［第３の増幅器のＡＭ−ＡＭ変換特性：図８］
第３の増幅器のＡＭ−ＡＭ変換特性について図８を用いて説明する。図８は第３の増幅器のＡＭ−ＡＭ変換特性の一例を示す説明図である。
図８では、一般的なＡＢクラス増幅器と、一般的なドハティ増幅器と、ピーク増幅素子のゲート電圧を図７のように制御した場合のドハティ増幅器のＡＭ−ＡＭ変換特性を示している。図８に示すように、ドハティ増幅器は、飽和付近のゲインがＡＢクラス増幅器と比べて低下しているが、第３の増幅器のように、ドハティ増幅器であってもピーク増幅素子のゲート電圧を図７のように制御した場合には、ＡＢクラス増幅器とほぼ同等にできる。
第３の増幅器のＡＭ−ＡＭ変換特性について図８を用いて説明する。図８は第３の増幅器のＡＭ−ＡＭ変換特性の一例を示す説明図である。
図８では、一般的なＡＢクラス増幅器と、一般的なドハティ増幅器と、ピーク増幅素子のゲート電圧を図７のように制御した場合のドハティ増幅器のＡＭ−ＡＭ変換特性を示している。図８に示すように、ドハティ増幅器は、飽和付近のゲインがＡＢクラス増幅器と比べて低下しているが、第３の増幅器のように、ドハティ増幅器であってもピーク増幅素子のゲート電圧を図７のように制御した場合には、ＡＢクラス増幅器とほぼ同等にできる。
［第３の増幅器の歪補償特性：図９］
第３の増幅器の歪補償特性について図９を用いて説明する。図９は、第３の増幅器の歪補償特性の一例を示す説明図である。
図９では、ＡＢクラス増幅器と、ドハティ増幅器と、ピーク増幅素子のゲート電圧を図７のように制御した場合のドハティ増幅器について、歪補償器で歪補償を行った場合の歪補償特性を示している。図９に示すように、ドハティ増幅器の歪補償量は、ＡＢクラス増幅器に比べて劣化するが、第３の増幅器のように、ピーク増幅素子のゲート電圧を図７のように制御したドハティ増幅器は、ＡＢクラス増幅器とほぼ同等の歪補償量が得られる。
第３の増幅器の歪補償特性について図９を用いて説明する。図９は、第３の増幅器の歪補償特性の一例を示す説明図である。
図９では、ＡＢクラス増幅器と、ドハティ増幅器と、ピーク増幅素子のゲート電圧を図７のように制御した場合のドハティ増幅器について、歪補償器で歪補償を行った場合の歪補償特性を示している。図９に示すように、ドハティ増幅器の歪補償量は、ＡＢクラス増幅器に比べて劣化するが、第３の増幅器のように、ピーク増幅素子のゲート電圧を図７のように制御したドハティ増幅器は、ＡＢクラス増幅器とほぼ同等の歪補償量が得られる。
［第３の増幅器の温度補償：図１０］
第３の増幅器の温度補償について図１０を用いて説明する。図１０は、第３の増幅器の温度特性を示す説明図である。
通常、増幅器は、温度が上がると飽和特性や歪量等の無線特性が劣化する傾向にある。そのため、第３の増幅器のソフト制御部１３０は、図１０に示すように、高温時には、常温時よりも低レベルから立ち上がるよう、アダプティブバイアス回路のＡ，Ｂ，Ｃ領域毎の電圧制御回路の各電源電圧を適応制御して、温度補償を含むピーク増幅素子のバイアス制御を行う。尚、図１０のＡ′、Ｂ′、Ｃ′領域は図７に示したＡ領域、Ｂ領域、Ｃ領域と同じである。
第３の増幅器の温度補償について図１０を用いて説明する。図１０は、第３の増幅器の温度特性を示す説明図である。
通常、増幅器は、温度が上がると飽和特性や歪量等の無線特性が劣化する傾向にある。そのため、第３の増幅器のソフト制御部１３０は、図１０に示すように、高温時には、常温時よりも低レベルから立ち上がるよう、アダプティブバイアス回路のＡ，Ｂ，Ｃ領域毎の電圧制御回路の各電源電圧を適応制御して、温度補償を含むピーク増幅素子のバイアス制御を行う。尚、図１０のＡ′、Ｂ′、Ｃ′領域は図７に示したＡ領域、Ｂ領域、Ｃ領域と同じである。
［第３の増幅器のＡＭ−ＡＭ温度特性：図１１］
第３の増幅器のＡＭ−ＡＭ温度特性について図１１を用いて説明する。図１１は、第３の増幅器のＡＭ−ＡＭ温度特性を示す説明図である。
図１１に示すように、高温時に温度補償の適応制御を行わない場合には、常温時の特性に比べて飽和付近のゲイン低下等の劣化が確認できるが、図１０に示したように、電圧制御カーブを高温用に調整してピーク増幅素子のゲート電圧を制御することにより、常温に近い特性を得ることができる。これにより、周波数特性劣化及び温度特性劣化のない歪補償を結果が得られる。
第３の増幅器のＡＭ−ＡＭ温度特性について図１１を用いて説明する。図１１は、第３の増幅器のＡＭ−ＡＭ温度特性を示す説明図である。
図１１に示すように、高温時に温度補償の適応制御を行わない場合には、常温時の特性に比べて飽和付近のゲイン低下等の劣化が確認できるが、図１０に示したように、電圧制御カーブを高温用に調整してピーク増幅素子のゲート電圧を制御することにより、常温に近い特性を得ることができる。これにより、周波数特性劣化及び温度特性劣化のない歪補償を結果が得られる。
［第３の実施の形態の効果］
本発明の第３の実施の形態に係るドハティ増幅器によれば、ＡＢ級で動作する増幅素子を備えたキャリア増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えたピーク増幅回路を備え、キャリア増幅回路からの出力とピーク増幅回路からの出力とを合成点で合成して出力するドハティ増幅器であって、入力信号のレベルに応じてピーク増幅素子のバイアス電圧を出力するアダプティブバイアス制御回路１３０と、周囲の温度を検出する温度検出部１２１、入力信号の周波数を検出する周波数検出部１２２と、入力信号の電力を検出する電力検出部１２３と、各検出部で検出された温度、周波数、電力に応じてアダプティブバイアス制御回路１３０内部の電源を適応的に制御するソフト制御部１２０を備えたドハティ増幅器としているので、入力レベルだけでなく、温度や周波数に応じて入力ピーク増幅素子のバイアス電圧を微調整して、最適なバイアス電圧を供給することができ、温度や周波数に関わらず安定した歪補償を行って良好な特性を得ることができる効果がある。
本発明の第３の実施の形態に係るドハティ増幅器によれば、ＡＢ級で動作する増幅素子を備えたキャリア増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えたピーク増幅回路を備え、キャリア増幅回路からの出力とピーク増幅回路からの出力とを合成点で合成して出力するドハティ増幅器であって、入力信号のレベルに応じてピーク増幅素子のバイアス電圧を出力するアダプティブバイアス制御回路１３０と、周囲の温度を検出する温度検出部１２１、入力信号の周波数を検出する周波数検出部１２２と、入力信号の電力を検出する電力検出部１２３と、各検出部で検出された温度、周波数、電力に応じてアダプティブバイアス制御回路１３０内部の電源を適応的に制御するソフト制御部１２０を備えたドハティ増幅器としているので、入力レベルだけでなく、温度や周波数に応じて入力ピーク増幅素子のバイアス電圧を微調整して、最適なバイアス電圧を供給することができ、温度や周波数に関わらず安定した歪補償を行って良好な特性を得ることができる効果がある。
また、図示は省略するが、上記の構成に加えて、第２の実施の形態に示したように、ピーク増幅回路の入力段にピーク増幅回路への入力信号レベルを調整する可変減衰器を設けて、ピーク増幅回路の増幅素子への入力信号レベルを抑圧する構成としてもよく、上記の効果に加えて、最大出力レベルの低下を防ぐことができる効果がある。
本発明は、良好な歪補償及び高ゲインを実現することができるドハティ増幅器に適している。
１…入力端子、 ２…分配器（部）、 ３…位相器、 ４…キャリア増幅器、 ４１…入力整合回路、 ４２…増幅素子、 ４３…出力整合回路、 ５…ピーク増幅器、５１…入力整合回路、 ５２…増幅素子、 ５３…出力整合回路、 ６…ドハティ合成部、 ６１…λ／４変成器、 ６２…ノード、 ７…λ／４変成器、 ８…出力端子、 ９…出力負荷、 １０…可変減衰器、 ７０…ドハティ増幅器、 ８０…アダプティブ回路、 ８１…分配器、 ８２…検波ダイオード、 ９０…歪の周波数特性補正回路（補正回路）、 １０１…プリディストータ、 １０２…Ｄ／Ａ変換器、 １０３…直交変調器、 １０４…発振器、 １０５…電力増幅器、 １０６…方向性結合器、 １０７…ミキサ、 １０８…発振器、 １０９…Ａ／Ｄ変換器、 １１０…ＦＦＴ、 １１１…ＩＭ演算部、 １１２…歪検出部、 １１５…遅延補正回路、 １１８…制御部、 １２０…ソフト制御部、 １２１…温度検出部、 １２２…周波数検出部、 １２３…電力検出部、 １３０…アダプティブバイアス制御回路、 １３１…レベル調整回路、 １３２…Ａ領域電圧制御回路、 １３３…Ｂ領域電圧制御回路、 １３４…Ｃ領域電圧制御回路
Claims (1)
- ＡＢ級で動作する増幅素子を備えたキャリア増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えたピーク増幅回路を備え、
前記キャリア増幅回路からの出力と前記ピーク増幅回路からの出力とを合成点で合成して出力するドハティ増幅器であって、
入力信号のレベルに応じて前記ピーク増幅回路の増幅素子のゲートバイアス電圧を制御するアダプティブ回路を備え、
前記アダプティブ回路に、前記合成点からの出力に対して歪の周波数特性を低減する周波数特性を備えた補正回路を設けたことを特徴とするドハティ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007272579A JP2009100429A (ja) | 2007-10-19 | 2007-10-19 | ドハティ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007272579A JP2009100429A (ja) | 2007-10-19 | 2007-10-19 | ドハティ増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009100429A true JP2009100429A (ja) | 2009-05-07 |
Family
ID=40702968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007272579A Pending JP2009100429A (ja) | 2007-10-19 | 2007-10-19 | ドハティ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009100429A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10454427B2 (en) | 2017-11-01 | 2019-10-22 | Mitsubishi Electric Research Laboratories, Inc. | Power amplifier system and learning-based autotuning method thereof |
| CN111164885A (zh) * | 2017-10-17 | 2020-05-15 | 株式会社Kmw | 功率放大器的性能校正方法及其装置 |
| WO2024034682A1 (ja) * | 2022-08-12 | 2024-02-15 | 株式会社村田製作所 | ドハティ増幅回路 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023546A (ja) * | 1988-06-16 | 1990-01-09 | Mitsubishi Heavy Ind Ltd | 自走型油圧機械 |
| JPH08274561A (ja) * | 1995-03-31 | 1996-10-18 | Asahi Kasei Micro Syst Kk | 利得制御方法及び自動利得制御増幅器 |
| JPH10200338A (ja) * | 1997-01-08 | 1998-07-31 | Kokusai Electric Co Ltd | 定利得増幅回路 |
| JPH11220342A (ja) * | 1998-02-02 | 1999-08-10 | Kokusai Electric Co Ltd | 電力増幅回路におけるトランジスタの可変バイアス回路 |
| JP2002330032A (ja) * | 2001-04-27 | 2002-11-15 | Hitachi Kokusai Electric Inc | 歪み改善回路 |
| JP2005117599A (ja) * | 2003-10-08 | 2005-04-28 | Hiroshi Suzuki | 高周波増幅器 |
| JP2005516524A (ja) * | 2002-02-01 | 2005-06-02 | ワビックス・コ・エルティディ | ポータブル端末機の電力増幅装置 |
| JP2006311485A (ja) * | 2005-03-30 | 2006-11-09 | Toshiba Corp | 無線送信機および増幅器 |
-
2007
- 2007-10-19 JP JP2007272579A patent/JP2009100429A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023546A (ja) * | 1988-06-16 | 1990-01-09 | Mitsubishi Heavy Ind Ltd | 自走型油圧機械 |
| JPH08274561A (ja) * | 1995-03-31 | 1996-10-18 | Asahi Kasei Micro Syst Kk | 利得制御方法及び自動利得制御増幅器 |
| JPH10200338A (ja) * | 1997-01-08 | 1998-07-31 | Kokusai Electric Co Ltd | 定利得増幅回路 |
| JPH11220342A (ja) * | 1998-02-02 | 1999-08-10 | Kokusai Electric Co Ltd | 電力増幅回路におけるトランジスタの可変バイアス回路 |
| JP2002330032A (ja) * | 2001-04-27 | 2002-11-15 | Hitachi Kokusai Electric Inc | 歪み改善回路 |
| JP2005516524A (ja) * | 2002-02-01 | 2005-06-02 | ワビックス・コ・エルティディ | ポータブル端末機の電力増幅装置 |
| JP2005117599A (ja) * | 2003-10-08 | 2005-04-28 | Hiroshi Suzuki | 高周波増幅器 |
| JP2006311485A (ja) * | 2005-03-30 | 2006-11-09 | Toshiba Corp | 無線送信機および増幅器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111164885A (zh) * | 2017-10-17 | 2020-05-15 | 株式会社Kmw | 功率放大器的性能校正方法及其装置 |
| CN111164885B (zh) * | 2017-10-17 | 2024-03-15 | 株式会社Kmw | 功率放大器的性能校正方法及其装置 |
| US10454427B2 (en) | 2017-11-01 | 2019-10-22 | Mitsubishi Electric Research Laboratories, Inc. | Power amplifier system and learning-based autotuning method thereof |
| WO2024034682A1 (ja) * | 2022-08-12 | 2024-02-15 | 株式会社村田製作所 | ドハティ増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7427895B1 (en) | Doherty amplifier with improved linearity | |
| JP4755651B2 (ja) | 非線形歪検出方法及び歪補償増幅装置 | |
| US9030255B2 (en) | Linearization circuit and related techniques | |
| JP4627457B2 (ja) | 増幅器 | |
| JP5603785B2 (ja) | 増幅装置 | |
| JP2008022513A (ja) | 歪制御機能付き増幅装置 | |
| JP2008131186A (ja) | 電力増幅器 | |
| JP2009260658A (ja) | 電力増幅器 | |
| JP2007006164A (ja) | 増幅器 | |
| JP2010154459A (ja) | 高周波増幅装置 | |
| JP2009100429A (ja) | ドハティ増幅器 | |
| JP4825495B2 (ja) | 歪制御機能付き増幅装置 | |
| JP6565288B2 (ja) | 無線装置 | |
| EP2642660A2 (en) | Linearization circuit and related techniques | |
| JPWO2010076845A1 (ja) | ポーラ変調装置及び通信機器 | |
| JP2009303040A (ja) | 高周波電力増幅器、および増幅方法 | |
| JP2007124460A (ja) | 増幅器 | |
| JP2015099972A (ja) | 送信機モジュール | |
| JP2010045507A (ja) | 増幅回路及び無線通信装置 | |
| JP6179306B2 (ja) | 歪補償回路および歪補償方法 | |
| US20070159245A1 (en) | Apparatus for calibrating non-linearity of radio frequency power amplifier | |
| JP2010226249A (ja) | 増幅装置 | |
| CN115699565A (zh) | 多赫蒂放大器 | |
| JP4628175B2 (ja) | 増幅器 | |
| JP5153666B2 (ja) | フィードフォワード歪補償増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120606 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121101 |