JP2015099972A - 送信機モジュール - Google Patents
送信機モジュール Download PDFInfo
- Publication number
- JP2015099972A JP2015099972A JP2013237952A JP2013237952A JP2015099972A JP 2015099972 A JP2015099972 A JP 2015099972A JP 2013237952 A JP2013237952 A JP 2013237952A JP 2013237952 A JP2013237952 A JP 2013237952A JP 2015099972 A JP2015099972 A JP 2015099972A
- Authority
- JP
- Japan
- Prior art keywords
- wave signal
- digital
- distortion
- coefficient
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【課題】ディジタル回路の規模を小さくすることができるとともに、高精度な歪み補償を実現することができる送信機モジュールを得ることを目的とする。【解決手段】アナログ回路部5が高出力増幅器13で発生する歪みを補償するアナログ・プリディストーション12を搭載し、ディジタル回路部1が変調波信号生成回路2により生成されたリファレンス信号とAD変換器6から出力されたフィードバック信号の差分値と、そのリファレンス信号の振幅値とから、アナログ回路部5で発生する歪みを補償する係数を決定し、その係数をリファレンス信号に乗算するディジタル・プリディストーション3を搭載する。【選択図】図1
Description
この発明は、変調波信号を増幅する増幅器における非線形性を補償する送信機モジュールに関するものである。
一般に、通信に用いられる増幅器(例えば、送信機モジュールに実装される増幅器)では、信号を増幅する際に信号波形に歪みが生じる非線形性が発生する。
しかし、通信では線形な信号伝送が求められるため、増幅器で発生する歪みを補償する歪み補償回路が用いられる。
しかし、通信では線形な信号伝送が求められるため、増幅器で発生する歪みを補償する歪み補償回路が用いられる。
歪み補償回路は、負帰還型、フィードフォワード型、プリディスト−ション型の3つに大きく分類される。
負帰還型は、主に狭帯域の変調波に対して用いられ、フィードフォワード型とプリディスト−ション型は、基地局用増幅器などに用いられる。
プリディストーション型は、ディジタル信号処理を行うディジタル・プリディストーションとしてよく用いられる。
負帰還型は、主に狭帯域の変調波に対して用いられ、フィードフォワード型とプリディスト−ション型は、基地局用増幅器などに用いられる。
プリディストーション型は、ディジタル信号処理を行うディジタル・プリディストーションとしてよく用いられる。
近年では、ディジタル・プリディストーションの高機能化が進められている。
例えば、以下の特許文献1には、被補償対象の増幅器の温度変化に伴う特性変化を予め測定し、温度毎の特性変化が記録されたテーブルを補償部に格納することで、ディジタル・プリディストーションの高機能化を実現している構成が開示されている。
以下の特許文献2には、増幅器のメモリ効果を補償する機能が施されている適応制御型ディジタル・プリディストーションの構成が開示されている。
以下の特許文献3には、ポーラーループ型のアナログ・プリディストーションにディジタルアシストを行う構成が開示されている。
例えば、以下の特許文献1には、被補償対象の増幅器の温度変化に伴う特性変化を予め測定し、温度毎の特性変化が記録されたテーブルを補償部に格納することで、ディジタル・プリディストーションの高機能化を実現している構成が開示されている。
以下の特許文献2には、増幅器のメモリ効果を補償する機能が施されている適応制御型ディジタル・プリディストーションの構成が開示されている。
以下の特許文献3には、ポーラーループ型のアナログ・プリディストーションにディジタルアシストを行う構成が開示されている。
従来の送信機モジュールは以上のように構成されているので、特許文献1の場合、適応制御型にせずに、予めアナログ送信部の温度変化に対する歪み補償値をルックアップテーブル(以下、「LUT」と称する)に格納するようにすれば、適応制御型よりもディジタルの回路規模を小さくできる。しかし、異なる周波数帯を送受信する無線送受信装置に適用する場合、周波数及び温度毎にLUTを持つ必要があり、ディジタル回路のメモリ容量が増大してしまう課題があった。
特許文献2の場合、増幅器のメモリ効果を補償することで、高精度に歪み補償を行うことができるが、異なる周波数帯を送受信する無線送受信装置に適用する場合、適応的にメモリ効果を補償することになり、さらにディジタル回路の規模が増大してしまう課題があった。
特許文献3の場合、予め被補償対象の増幅器のAM−AM特性及びAM−PM特性の逆特性をLUTに格納し、変調波の振幅に応じて可変減衰器及び可変移相器を制御すれば、RF領域で線形化を行うことができるが、異なる周波数帯を送受信する無線送受信装置に適用する場合、周波数及び温度毎にLUTを持つ必要があり、ディジタル回路のメモリ容量が増大してしまう課題があった。また、可変移相器の利得偏差及び位相偏差によって線形性が悪化する。このため、昨今の変調波帯域が広い信号に対して周波数応答が悪く、線形性が悪化してしまう課題があった。
特許文献2の場合、増幅器のメモリ効果を補償することで、高精度に歪み補償を行うことができるが、異なる周波数帯を送受信する無線送受信装置に適用する場合、適応的にメモリ効果を補償することになり、さらにディジタル回路の規模が増大してしまう課題があった。
特許文献3の場合、予め被補償対象の増幅器のAM−AM特性及びAM−PM特性の逆特性をLUTに格納し、変調波の振幅に応じて可変減衰器及び可変移相器を制御すれば、RF領域で線形化を行うことができるが、異なる周波数帯を送受信する無線送受信装置に適用する場合、周波数及び温度毎にLUTを持つ必要があり、ディジタル回路のメモリ容量が増大してしまう課題があった。また、可変移相器の利得偏差及び位相偏差によって線形性が悪化する。このため、昨今の変調波帯域が広い信号に対して周波数応答が悪く、線形性が悪化してしまう課題があった。
この発明は上記のような課題を解決するためになされたもので、ディジタル回路の規模を小さくすることができるとともに、高精度な歪み補償を実現することができる送信機モジュールを得ることを目的とする。
この発明に係る送信機モジュールは、ディジタルの変調波信号を生成する変調波信号生成回路を有するディジタル回路部と、変調波信号生成回路により生成されたディジタルの変調波信号をアナログ信号に変換するDA変換器と、DA変換器により変換されたアナログ信号を増幅する増幅器を有する増幅モジュールと、増幅器により増幅されたアナログ信号をディジタル信号に変換するAD変換器とを備え、増幅モジュールが増幅器で発生する歪みを補償する歪み補償器を搭載し、ディジタル回路部が変調波信号生成回路により生成された変調波信号とAD変換器により変換されたディジタル信号の差分値と、その変調波信号の振幅値とから、増幅モジュールで発生する歪みを補償する係数を決定し、その係数を変調波信号に乗算する歪み補償回路を搭載しているようにしたものである。
この発明によれば、増幅モジュールが増幅器で発生する歪みを補償する歪み補償器を搭載し、ディジタル回路部が変調波信号生成回路により生成された変調波信号とAD変換器により変換されたディジタル信号の差分値と、その変調波信号の振幅値とから、増幅モジュールで発生する歪みを補償する係数を決定し、その係数を変調波信号に乗算する歪み補償回路を搭載しているように構成したので、ディジタル回路の規模を小さくすることができるとともに、高精度な歪み補償を実現することができる効果がある。
実施の形態1.
図1はこの発明の実施の形態1による送信機モジュールを示す構成図である。
図1において、ディジタル回路部1は変調波信号生成回路2及びディジタル・プリディストーション3を搭載している。
変調波信号生成回路2はディジタルの変調波信号であるリファレンス信号を生成する回路である。
ディジタル・プリディストーション3はアナログ回路部5で発生する歪みを補償する歪み補償回路である。
図1はこの発明の実施の形態1による送信機モジュールを示す構成図である。
図1において、ディジタル回路部1は変調波信号生成回路2及びディジタル・プリディストーション3を搭載している。
変調波信号生成回路2はディジタルの変調波信号であるリファレンス信号を生成する回路である。
ディジタル・プリディストーション3はアナログ回路部5で発生する歪みを補償する歪み補償回路である。
DA変換器4はディジタル回路部1から出力されたリファレンス信号をアナログ信号に変換する変換器である。
アナログ回路部5はDA変換器4により変換されたアナログ信号を増幅する増幅モジュールである。
AD変換器6はアナログ回路部5で増幅されたアナログ信号をディジタル信号に変換し、そのディジタル信号をフィードバック信号としてディジタル回路部1に出力する変換器である。
アナログ回路部5はDA変換器4により変換されたアナログ信号を増幅する増幅モジュールである。
AD変換器6はアナログ回路部5で増幅されたアナログ信号をディジタル信号に変換し、そのディジタル信号をフィードバック信号としてディジタル回路部1に出力する変換器である。
アナログ回路部5のアップコンバータ11はDA変換器4により変換されたアナログ信号の周波数を所望周波数まで高める処理を実施する。
アナログ・プリディストーション12は高出力増幅器13で発生する歪みを補償する歪み補償器であり、高出力増幅器13で発生する歪み特性と逆特性を有している。
高出力増幅器13は例えばHPA(High Power Amplifier)などから構成されており、アナログ・プリディストーション12から出力されたアナログ信号を増幅して、増幅後のアナログ信号を出力する。
ダウンコンバータ14は高出力増幅器13により増幅されたアナログ信号の周波数を元の周波数(アップコンバータ11により周波数が高められる前の周波数)まで下げる処理を実施する。
アナログ・プリディストーション12は高出力増幅器13で発生する歪みを補償する歪み補償器であり、高出力増幅器13で発生する歪み特性と逆特性を有している。
高出力増幅器13は例えばHPA(High Power Amplifier)などから構成されており、アナログ・プリディストーション12から出力されたアナログ信号を増幅して、増幅後のアナログ信号を出力する。
ダウンコンバータ14は高出力増幅器13により増幅されたアナログ信号の周波数を元の周波数(アップコンバータ11により周波数が高められる前の周波数)まで下げる処理を実施する。
ディジタル・プリディストーション3の差分値算出部21は変調波信号生成回路2により生成されたリファレンス信号と、AD変換器6から出力されたフィードバック信号との差分値を算出する処理を実施する。
振幅値算出部22は変調波信号生成回路2により生成されたリファレンス信号の振幅値を算出する処理を実施する。
振幅値算出部22は変調波信号生成回路2により生成されたリファレンス信号の振幅値を算出する処理を実施する。
係数決定部23は差分値算出部21により算出された差分値と振幅値算出部22により算出された振幅値を加算し、その加算結果をアナログ回路部5で発生する歪みの振幅補償用の係数に決定し、差分値算出部21により算出された差分値をアナログ回路部5で発生する歪みの位相補償用の係数に決定する処理を実施する。
LUT24は係数決定部23により決定された振幅補償用の係数及び位相補償用の係数を格納するメモリである。
複素乗算部25は係数決定部23により決定された振幅補償用の係数及び位相補償用の係数を変調波信号生成回路2により生成されたリファレンス信号に複素乗算し、複素乗算後のリファレンス信号をDA変換器4に出力する処理を実施する。
LUT24は係数決定部23により決定された振幅補償用の係数及び位相補償用の係数を格納するメモリである。
複素乗算部25は係数決定部23により決定された振幅補償用の係数及び位相補償用の係数を変調波信号生成回路2により生成されたリファレンス信号に複素乗算し、複素乗算後のリファレンス信号をDA変換器4に出力する処理を実施する。
次に動作について説明する。
ディジタル回路部1の変調波信号生成回路2は、ディジタルの変調波信号であるリファレンス信号を生成し、そのリファレンス信号を差分値算出部21、振幅値算出部22及び複素乗算部25に出力する。
この実施の形態1では、変調波信号生成回路2により生成されるディジタルの変調波信号は、パワーレベル(信号成分)のビット数が、例えば14ビット(=16384)で表される信号であるものとする。
変調波信号生成回路2から出力されたリファレンス信号は、後述する複素乗算部25で振幅補償用の係数及び位相補償用の係数が複素乗算されてからDA変換器4に出力される。
ディジタル回路部1の変調波信号生成回路2は、ディジタルの変調波信号であるリファレンス信号を生成し、そのリファレンス信号を差分値算出部21、振幅値算出部22及び複素乗算部25に出力する。
この実施の形態1では、変調波信号生成回路2により生成されるディジタルの変調波信号は、パワーレベル(信号成分)のビット数が、例えば14ビット(=16384)で表される信号であるものとする。
変調波信号生成回路2から出力されたリファレンス信号は、後述する複素乗算部25で振幅補償用の係数及び位相補償用の係数が複素乗算されてからDA変換器4に出力される。
DA変換器4は、ディジタル回路部1からリファレンス信号を受けると、そのリファレンス信号をアナログ信号に変換し、そのアナログ信号をアナログ回路部5に出力する。
アナログ回路部5のアップコンバータ11は、DA変換器4からアナログ信号を受けると、そのアナログ信号の周波数を所望周波数まで高めるアップコンバートを実施し、アップコンバート後のアナログ信号をアナログ・プリディストーション12に出力する。
アナログ回路部5のアップコンバータ11は、DA変換器4からアナログ信号を受けると、そのアナログ信号の周波数を所望周波数まで高めるアップコンバートを実施し、アップコンバート後のアナログ信号をアナログ・プリディストーション12に出力する。
アナログ・プリディストーション12は、高出力増幅器13で発生する歪み特性と逆特性を有しており、アップコンバータ11からアップコンバート後のアナログ信号を受けると、高出力増幅器13で発生する歪みが小さくなるように、そのアナログ信号に対して歪み補償処理を実施する。
ただし、高出力増幅器13で発生する歪み特性と完全に同じ逆特性を作り出すことは困難であるため、その差分が歪みとして残る。残る歪みは、後述するディジタル・プリディストーション3で補償される。
ただし、高出力増幅器13で発生する歪み特性と完全に同じ逆特性を作り出すことは困難であるため、その差分が歪みとして残る。残る歪みは、後述するディジタル・プリディストーション3で補償される。
高出力増幅器13は、アナログ・プリディストーション12による歪み補償処理後のアナログ信号を受けると、そのアナログ信号を増幅して、増幅後のアナログ信号を出力する。
ダウンコンバータ14は、高出力増幅器13により増幅されたアナログ信号を受けると、そのアナログ信号の周波数を元の周波数(アップコンバータ11により周波数が高められる前の周波数)まで下げるダウンコンバートを実施し、ダウンコンバート後のアナログ信号をAD変換器6に出力する。
AD変換器6は、ダウンコンバータ14からダウンコンバート後のアナログ信号を受けると、そのアナログ信号をディジタル信号に変換し、そのディジタル信号をフィードバック信号としてディジタル回路部1のディジタル・プリディストーション3に出力する。
ダウンコンバータ14は、高出力増幅器13により増幅されたアナログ信号を受けると、そのアナログ信号の周波数を元の周波数(アップコンバータ11により周波数が高められる前の周波数)まで下げるダウンコンバートを実施し、ダウンコンバート後のアナログ信号をAD変換器6に出力する。
AD変換器6は、ダウンコンバータ14からダウンコンバート後のアナログ信号を受けると、そのアナログ信号をディジタル信号に変換し、そのディジタル信号をフィードバック信号としてディジタル回路部1のディジタル・プリディストーション3に出力する。
ディジタル・プリディストーション3の差分値算出部21は、変調波信号生成回路2から出力されたリファレンス信号と、AD変換器6から出力されたフィードバック信号との差分値を算出し、その差分値を係数決定部23に出力する。
ディジタル・プリディストーション3の振幅値算出部22は、変調波信号生成回路2からリファレンス信号を受けると、そのリファレンス信号の振幅値を算出し、その振幅値を係数決定部23に出力する。
ディジタル・プリディストーション3の振幅値算出部22は、変調波信号生成回路2からリファレンス信号を受けると、そのリファレンス信号の振幅値を算出し、その振幅値を係数決定部23に出力する。
ディジタル・プリディストーション3の係数決定部23は、差分値算出部21から出力された差分値と、振幅値算出部22から出力されたリファレンス信号の振幅値とを加算する。
係数決定部23は、リファレンス信号とフィードバック信号の差分値と、リファレンス信号の振幅値とを加算すると、その加算結果における各パワーレベル(信号成分)を特定し(例えば、パワーレベル(信号成分)のビット数が14ビットであれば、16384個のパワーレベルを特定する)、各パワーレベルをアナログ回路部5で発生する歪みの振幅補償用の係数に決定する。
振幅補償用の係数はLUT24に格納されるが、図1の例では、LUT24のA欄に格納されており、例えば、ビット1,2のパワーレベルに対応する振幅補償用の係数は“256”、ビット16384のパワーレベルに対応する振幅補償用の係数は“54”である。
係数決定部23は、リファレンス信号とフィードバック信号の差分値と、リファレンス信号の振幅値とを加算すると、その加算結果における各パワーレベル(信号成分)を特定し(例えば、パワーレベル(信号成分)のビット数が14ビットであれば、16384個のパワーレベルを特定する)、各パワーレベルをアナログ回路部5で発生する歪みの振幅補償用の係数に決定する。
振幅補償用の係数はLUT24に格納されるが、図1の例では、LUT24のA欄に格納されており、例えば、ビット1,2のパワーレベルに対応する振幅補償用の係数は“256”、ビット16384のパワーレベルに対応する振幅補償用の係数は“54”である。
また、係数決定部23は、リファレンス信号とフィードバック信号の差分値における各パワーレベル(信号成分)を特定し(例えば、パワーレベル(信号成分)のビット数が14ビットであれば、16384個のパワーレベルを特定する)、各パワーレベルをアナログ回路部5で発生する歪みの位相補償用の係数に決定する。
位相補償用の係数はLUT24に格納されるが、図1の例では、LUT24のP欄に格納されており、例えば、ビット1,2のパワーレベルに対応する位相補償用の係数は“0”、ビット16384のパワーレベルに対応する位相補償用の係数は“−248”である。
この実施の形態1では、振幅補償用の係数及び位相補償用の係数をLUT24に格納しているが、LUT24は必ずしも搭載する必要はない。
位相補償用の係数はLUT24に格納されるが、図1の例では、LUT24のP欄に格納されており、例えば、ビット1,2のパワーレベルに対応する位相補償用の係数は“0”、ビット16384のパワーレベルに対応する位相補償用の係数は“−248”である。
この実施の形態1では、振幅補償用の係数及び位相補償用の係数をLUT24に格納しているが、LUT24は必ずしも搭載する必要はない。
複素乗算部25は、係数決定部23が振幅補償用の係数及び位相補償用の係数を決定すると、それらの係数を変調波信号生成回路2により生成されたリファレンス信号に複素乗算し、複素乗算後のリファレンス信号をDA変換器4に出力する。
これにより、アナログ・プリディストーション12で補償しきれずに残っている歪みが補償される。
これにより、アナログ・プリディストーション12で補償しきれずに残っている歪みが補償される。
ここで、図1の送信機モジュールにおける効果を確認するために、適応型ディジタル・プリディストーションを実施する一般的な送信機モジュールについて説明する。
図2は適応型ディジタル・プリディストーションを実施する一般的な送信機モジュールを示す構成図である。
図1の送信機モジュールと比べて、図2の送信機モジュールでは、アナログ・プリディストーション12が搭載されていない点で相違している。
このため、係数決定部23により決定される振幅補償用の係数及び位相補償用の係数が相違している。
図2は適応型ディジタル・プリディストーションを実施する一般的な送信機モジュールを示す構成図である。
図1の送信機モジュールと比べて、図2の送信機モジュールでは、アナログ・プリディストーション12が搭載されていない点で相違している。
このため、係数決定部23により決定される振幅補償用の係数及び位相補償用の係数が相違している。
図2の送信機モジュールでは、アナログ・プリディストーション12が搭載されていないため、高出力増幅器13で発生する歪みの全てをディジタル・プリディストーション3で補償する必要がある。
ディジタル・プリディストーション3での補償処理自体は、図1の送信機モジュールと同様である。
ここでは、アナログ回路部5の振幅が図3に示すような特性であるものとする。図3の例では、飽和のゲインコンプレッションは6.5dBである。
図4は変調波信号生成回路2から出力されたリファレンス信号とフィードバック信号の比較結果を示す説明図である。
図4から明らかなように、ディジタル・プリディストーション3では、リファレンス信号に対して、最大で6.5dB大きな信号を作り出す必要がある。そのため、振幅補償用の係数を基準値に対して、最低でも6.5dB大きくする必要がある(図2のLUT24を参照)。
ディジタル・プリディストーション3での補償処理自体は、図1の送信機モジュールと同様である。
ここでは、アナログ回路部5の振幅が図3に示すような特性であるものとする。図3の例では、飽和のゲインコンプレッションは6.5dBである。
図4は変調波信号生成回路2から出力されたリファレンス信号とフィードバック信号の比較結果を示す説明図である。
図4から明らかなように、ディジタル・プリディストーション3では、リファレンス信号に対して、最大で6.5dB大きな信号を作り出す必要がある。そのため、振幅補償用の係数を基準値に対して、最低でも6.5dB大きくする必要がある(図2のLUT24を参照)。
しかし、高出力増幅器13は、通常、多段増幅器になっているため、温度変化でコンプレッション量が変化する場合がある。そのため、通常余裕を持たせている。
今回、信号成分のビット数を14ビットにしており、振幅補償用の係数及び位相補償用の係数を14ビットで表し、振幅の基準値を“2048”とすると、12dBの伸長まで補償することが可能になる。
図5は歪み補償結果を示す説明図である。図5では、12dBの伸長のままで、振幅補償用の係数及び位相補償用の係数を14ビット、12ビット、10ビット、8ビット、6ビットで表した場合を示している。
図5から明らかなように、係数のビット数が小さくなるにつれて歪みが悪くなっている。
今回、信号成分のビット数を14ビットにしており、振幅補償用の係数及び位相補償用の係数を14ビットで表し、振幅の基準値を“2048”とすると、12dBの伸長まで補償することが可能になる。
図5は歪み補償結果を示す説明図である。図5では、12dBの伸長のままで、振幅補償用の係数及び位相補償用の係数を14ビット、12ビット、10ビット、8ビット、6ビットで表した場合を示している。
図5から明らかなように、係数のビット数が小さくなるにつれて歪みが悪くなっている。
図1の送信機モジュールでは、アナログ・プリディストーション12が搭載されているので、アナログ回路部5の振幅が図6の実線に示すような特性になる。
図6の例では、ゲインコンプレッションが6.5dBもある特性ではなく(図3を参照)、おおよそ1.7dBのコンプレッションになる。これは、アナログ・プリディストーション12によって線形性が改善された効果によるものである。
図7は変調波信号生成回路2から出力されたリファレンス信号とフィードバック信号の比較結果を示す説明図である。
図7から明らかなように、ディジタル・プリディストーション3では、リファレンス信号に対して、最大で1.7dB大きな信号を作り出す必要がある。そのため、振幅補償用の係数を基準値に対して、最低でも1.7dB大きくする必要がある(図1のLUT24を参照)。
図6の例では、ゲインコンプレッションが6.5dBもある特性ではなく(図3を参照)、おおよそ1.7dBのコンプレッションになる。これは、アナログ・プリディストーション12によって線形性が改善された効果によるものである。
図7は変調波信号生成回路2から出力されたリファレンス信号とフィードバック信号の比較結果を示す説明図である。
図7から明らかなように、ディジタル・プリディストーション3では、リファレンス信号に対して、最大で1.7dB大きな信号を作り出す必要がある。そのため、振幅補償用の係数を基準値に対して、最低でも1.7dB大きくする必要がある(図1のLUT24を参照)。
高出力増幅器13は、通常、多段増幅器になっているため、温度変化でコンプレッション量が変化する場合がある。そのため、アナログ・プリディストーション12が搭載されていない場合、通常余裕を持たせる必要があるが、アナログ・プリディストーション12が搭載されている場合、大きな余裕を持たせる必要がない。
今回、信号成分のビット数14ビットに対して、伸長度を一定として、振幅補償用の係数及び位相補償用の係数を14ビット、12ビット、10ビット、8ビット、6ビットで表した場合を図8に示している。
図8の場合も、係数のビット数が小さくなるにつれて歪みが悪くなっているが、図5と図8を比較すると、この実施の形態1の方が従来のものより、同じ歪みを得る際に、少なくとも2ビット少なくて済むことが分かる。
今回、信号成分のビット数14ビットに対して、伸長度を一定として、振幅補償用の係数及び位相補償用の係数を14ビット、12ビット、10ビット、8ビット、6ビットで表した場合を図8に示している。
図8の場合も、係数のビット数が小さくなるにつれて歪みが悪くなっているが、図5と図8を比較すると、この実施の形態1の方が従来のものより、同じ歪みを得る際に、少なくとも2ビット少なくて済むことが分かる。
通常、信号のビット数で信号精度が決定されるため、それに重畳するLUTのビット数は信号精度を悪化させないために同じにする。ところが、この実施の形態1のように、アナログ・プリディストーション12を挿入することで、LUTのビット数を減らしても同じ歪みを得ることができる。
図9は信号ビット数とLUTのビット数とトータルメモリの関係を示す説明図である。
図9から明らかなように、LUTビット数を2ビット減らすことで、メモリ低減量が約14%になる。
図8から、ACPR=50dBc以下を求められるシステムでは、本方式を用いることで、約43%のメモリ低減量が得られ、ディジタル回路の規模を小さくすることができる。また、LUTのビット数が減ることにより、適応型ディジタル・プリディストーションの収束演算を軽くすることができる。
図9は信号ビット数とLUTのビット数とトータルメモリの関係を示す説明図である。
図9から明らかなように、LUTビット数を2ビット減らすことで、メモリ低減量が約14%になる。
図8から、ACPR=50dBc以下を求められるシステムでは、本方式を用いることで、約43%のメモリ低減量が得られ、ディジタル回路の規模を小さくすることができる。また、LUTのビット数が減ることにより、適応型ディジタル・プリディストーションの収束演算を軽くすることができる。
以上で明らかなように、この実施の形態1によれば、アナログ回路部5が高出力増幅器13で発生する歪みを補償するアナログ・プリディストーション12を搭載し、ディジタル回路部1が変調波信号生成回路2により生成されたリファレンス信号とAD変換器6から出力されたフィードバック信号の差分値と、そのリファレンス信号の振幅値とから、アナログ回路部5で発生する歪みを補償する係数を決定し、その係数をリファレンス信号に乗算するディジタル・プリディストーション3を搭載しているように構成したので、ディジタル回路の規模を小さくすることができるとともに、高精度な歪み補償を実現することができる効果を奏する。
実施の形態2.
図10はこの発明の実施の形態2による送信機モジュールを示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
LUT31は予め周囲温度毎に、アナログ回路部5で発生する歪みを補償するための振幅補償用の係数及び位相補償用の係数を記憶し、また、予めリファレンス信号の周波数毎に、アナログ回路部5で発生する歪みを補償するための振幅補償用の係数及び位相補償用の係数を記憶しているメモリである。
係数決定部32はLUT31から周囲温度又はリファレンス信号の周波数に対応する振幅補償用の係数及び位相補償用の係数を取得して、それらの係数を複素乗算部25に出力する処理を実施する。
図10はこの発明の実施の形態2による送信機モジュールを示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
LUT31は予め周囲温度毎に、アナログ回路部5で発生する歪みを補償するための振幅補償用の係数及び位相補償用の係数を記憶し、また、予めリファレンス信号の周波数毎に、アナログ回路部5で発生する歪みを補償するための振幅補償用の係数及び位相補償用の係数を記憶しているメモリである。
係数決定部32はLUT31から周囲温度又はリファレンス信号の周波数に対応する振幅補償用の係数及び位相補償用の係数を取得して、それらの係数を複素乗算部25に出力する処理を実施する。
上記実施の形態1では、アナログ回路部5からフィードバック信号がディジタル回路部1に与えられる適応型ディジタル・プリディストーションの例を示したが、この実施の形態2では、アナログ回路部5からフィードバック信号がディジタル回路部1に与えられない適応型でないディジタル・プリディストーションについて説明する。
適応型でない場合、周囲温度やリファレンス信号の周波数が変化すると、アナログ回路部5の歪み特性が変化して歪み補償量が落ちてしまう。
そこで、この実施の形態2では、予め周囲温度やリファレンス信号の周波数に応じたLUT31を作成しておき(予め、アナログ回路部5の歪み特性に基づいてLUT31が作成される)、係数決定部32が、LUT31から周囲温度又はリファレンス信号の周波数に対応する振幅補償用の係数及び位相補償用の係数を取得するようにしている。
適応型でない場合、周囲温度やリファレンス信号の周波数が変化すると、アナログ回路部5の歪み特性が変化して歪み補償量が落ちてしまう。
そこで、この実施の形態2では、予め周囲温度やリファレンス信号の周波数に応じたLUT31を作成しておき(予め、アナログ回路部5の歪み特性に基づいてLUT31が作成される)、係数決定部32が、LUT31から周囲温度又はリファレンス信号の周波数に対応する振幅補償用の係数及び位相補償用の係数を取得するようにしている。
この実施の形態2では、周囲温度やリファレンス信号の周波数毎に、補償用の係数を記憶するLUTが必要になるが、上記実施の形態1と同様に、アナログ回路部5がアナログ・プリディストーション12を搭載しており、ディジタル・プリディストーション3の補償量が軽減されるため、従来のものよりも、LUTのビット数を下げることができ、メモリ量を削減することができる。
また、例えば、LUTのビット数を8ビットまで下げられる場合、従来型では10枚のLUTを持てるメモリ量があれば、23枚のLUTを持つことができる。そのため、周囲温度や周波数毎に幾つかのLUTを持てるため、精度よく歪み補償をすることが可能になる。
また、例えば、LUTのビット数を8ビットまで下げられる場合、従来型では10枚のLUTを持てるメモリ量があれば、23枚のLUTを持つことができる。そのため、周囲温度や周波数毎に幾つかのLUTを持てるため、精度よく歪み補償をすることが可能になる。
実施の形態3.
図11はこの発明の実施の形態3による送信機モジュールのアナログ・プリディストーション12の一例を示す構成図である。
上記実施の形態1,2では、アナログ回路部5がアナログ・プリディストーション12を搭載している例を示したが、アナログ・プリディストーション12として、図11(a)〜(d)のうちのいずれか、または、図11(a)〜(d)のいくつかを組み合わせた構成であればよい。
即ち、アナログ・プリディストーション12は、少なくとも1以上のダイオードを用いて構成されたものであってもよい。
このような構成であれば、低消費電力でかつ小型に、高出力増幅器13の歪み補償を行うことができる。
図11はこの発明の実施の形態3による送信機モジュールのアナログ・プリディストーション12の一例を示す構成図である。
上記実施の形態1,2では、アナログ回路部5がアナログ・プリディストーション12を搭載している例を示したが、アナログ・プリディストーション12として、図11(a)〜(d)のうちのいずれか、または、図11(a)〜(d)のいくつかを組み合わせた構成であればよい。
即ち、アナログ・プリディストーション12は、少なくとも1以上のダイオードを用いて構成されたものであってもよい。
このような構成であれば、低消費電力でかつ小型に、高出力増幅器13の歪み補償を行うことができる。
実施の形態4.
図12はこの発明の実施の形態4による送信機モジュールを示す構成図であり、図において、図10と同一符号は同一または相当部分を示すので説明を省略する。
VGA41,42は制御部43により指定された利得でアナログ信号を増幅する可変利得増幅器である。
制御部43はディジタル回路部1から出力されたリファレンス信号の周波数及び平均電力にしたがってVGA41,42の利得及びアナログ・プリディストーション12の歪み補償量を制御する処理を実施する。
この実施の形態4では、VGA41,42及び制御部43を図10の送信機モジュールに適用する例を示しているが、VGA41,42及び制御部43を図1の送信機モジュールに適用するようにしてもよい。
なお、図12のアナログ・プリディストーション12は、上記実施の形態3で示した構成であり、V1〜V4の制御端子に印加される電圧が変化すると歪み補償量が変化する。
図12はこの発明の実施の形態4による送信機モジュールを示す構成図であり、図において、図10と同一符号は同一または相当部分を示すので説明を省略する。
VGA41,42は制御部43により指定された利得でアナログ信号を増幅する可変利得増幅器である。
制御部43はディジタル回路部1から出力されたリファレンス信号の周波数及び平均電力にしたがってVGA41,42の利得及びアナログ・プリディストーション12の歪み補償量を制御する処理を実施する。
この実施の形態4では、VGA41,42及び制御部43を図10の送信機モジュールに適用する例を示しているが、VGA41,42及び制御部43を図1の送信機モジュールに適用するようにしてもよい。
なお、図12のアナログ・プリディストーション12は、上記実施の形態3で示した構成であり、V1〜V4の制御端子に印加される電圧が変化すると歪み補償量が変化する。
制御部43は、ディジタル回路部1から出力されたリファレンス信号の周波数及び平均電力を示す情報を取得する。
制御部43は、アナログ回路部5から出力される電力が所望電力になるように、ディジタル回路部1から取得した情報が示すリファレンス信号の平均電力に応じてVGA41の利得を制御する。
また、制御部43は、リファレンス信号の周波数に応じて、高出力増幅器13の歪みができる限り小さくなるようにアナログ・プリディストーション12の歪み補償量を制御する。
さらに、制御部43は、アナログ・プリディストーション12と高出力増幅器13の動作点が最適になるように、リファレンス信号の平均電力に応じてVGA42の利得を制御する。
制御部43は、アナログ回路部5から出力される電力が所望電力になるように、ディジタル回路部1から取得した情報が示すリファレンス信号の平均電力に応じてVGA41の利得を制御する。
また、制御部43は、リファレンス信号の周波数に応じて、高出力増幅器13の歪みができる限り小さくなるようにアナログ・プリディストーション12の歪み補償量を制御する。
さらに、制御部43は、アナログ・プリディストーション12と高出力増幅器13の動作点が最適になるように、リファレンス信号の平均電力に応じてVGA42の利得を制御する。
以上で明らかなように、この実施の形態4によれば、アナログ回路部5が、アナログ・プリディストーション12の前段及び後段に接続されたVGA41,42と、リファレンス信号の周波数及び平均電力にしたがってVGA41,42の利得及びアナログ・プリディストーション12の歪み補償量を制御する制御部43とを備えるように構成したので、リファレンス信号の周波数や平均電力が変更されても、低消費電力でかつ小型に、高出力増幅器13で発生する歪みを補償することができる効果を奏する。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
1 ディジタル回路部、2 変調波信号生成回路、3 ディジタル・プリディストーション(歪み補償回路)、4 DA変換器、5 アナログ回路部(増幅モジュール)、6 AD変換器、11 アップコンバータ、12 アナログ・プリディストーション(歪み補償器)、13 高出力増幅器、14 ダウンコンバータ、21 差分値算出部、22 振幅値算出部、23 係数決定部、24 LUT、25 複素乗算部、31 LUT(メモリ、32 係数決定部、41,42 VGA(可変利得増幅器)、43 制御部。
Claims (4)
- ディジタルの変調波信号を生成する変調波信号生成回路を有するディジタル回路部と、
前記変調波信号生成回路により生成されたディジタルの変調波信号をアナログ信号に変換するDA変換器と、
前記DA変換器により変換されたアナログ信号を増幅する増幅器を有する増幅モジュールと、
前記増幅器により増幅されたアナログ信号をディジタル信号に変換するAD変換器とを備え、
前記増幅モジュールは、前記増幅器で発生する歪みを補償する歪み補償器を搭載し、
前記ディジタル回路部は、前記変調波信号生成回路により生成された変調波信号と前記AD変換器により変換されたディジタル信号の差分値と、前記変調波信号の振幅値とから、前記増幅モジュールで発生する歪みを補償する係数を決定し、前記係数を前記変調波信号に乗算する歪み補償回路を搭載していることを特徴とする送信機モジュール。 - ディジタルの変調波信号を生成する変調波信号生成回路を有するディジタル回路部と、
前記変調波信号生成回路により生成されたディジタルの変調波信号をアナログ信号に変換するDA変換器と、
前記DA変換器により変換されたアナログ信号を増幅する増幅器を有する増幅モジュールとを備え、
前記増幅モジュールは、前記増幅器で発生する歪みを補償する歪み補償器を搭載し、
前記ディジタル回路部は、周囲温度又は前記変調波信号の周波数毎に、前記増幅モジュールで発生する歪みを補償する係数を記憶しているメモリを備え、前記メモリから周囲温度又は前記変調波信号の周波数に対応する係数を取得して、前記係数を前記変調波信号に乗算する歪み補償回路を搭載していることを特徴とする送信機モジュール。 - 前記増幅モジュールにおける歪み補償器は、少なくとも1以上のダイオードを用いて構成されていることを特徴とする請求項1または請求項2記載の送信機モジュール。
- 前記増幅モジュールは、
前記歪み補償器の前段又は後段に接続された可変利得増幅器と、
前記変調波信号の周波数及び電力にしたがって前記可変利得増幅器の利得及び前記歪み補償器の歪み補償量を制御する制御部とを備えたことを特徴とする請求項1から請求項3のうちのいずれか1項記載の送信機モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013237952A JP2015099972A (ja) | 2013-11-18 | 2013-11-18 | 送信機モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013237952A JP2015099972A (ja) | 2013-11-18 | 2013-11-18 | 送信機モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015099972A true JP2015099972A (ja) | 2015-05-28 |
Family
ID=53376361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013237952A Pending JP2015099972A (ja) | 2013-11-18 | 2013-11-18 | 送信機モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015099972A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016129590A1 (ja) * | 2015-02-09 | 2017-11-24 | 国立大学法人電気通信大学 | 無線通信装置および動作方法 |
WO2017216894A1 (ja) * | 2016-06-15 | 2017-12-21 | 三菱電機株式会社 | 送信機 |
WO2023141444A1 (en) * | 2022-01-18 | 2023-07-27 | Qorvo Us, Inc. | Hybrid predistortion in a wireless transmission circuit |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274851A (ja) * | 2000-03-23 | 2001-10-05 | Hitachi Kokusai Electric Inc | 送信信号処理装置、基地局、移動局およびディジタル無線通信システム |
JP2002026998A (ja) * | 2000-07-11 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 歪補償回路及び方法 |
JP2003516013A (ja) * | 1999-11-24 | 2003-05-07 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | 無線周波数信号の発生方法と装置 |
JP2004200767A (ja) * | 2002-12-16 | 2004-07-15 | Sony Ericsson Mobilecommunications Japan Inc | 歪み補償装置及び方法、無線通信装置 |
JP2004312344A (ja) * | 2003-04-07 | 2004-11-04 | Hitachi Kokusai Electric Inc | 歪補償装置 |
JP2007180915A (ja) * | 2005-12-28 | 2007-07-12 | Hitachi Kokusai Electric Inc | 歪補償増幅装置 |
JP2008172511A (ja) * | 2007-01-11 | 2008-07-24 | Hitachi Kokusai Electric Inc | 歪補償増幅装置 |
JP2012142840A (ja) * | 2011-01-05 | 2012-07-26 | Mitsubishi Electric Corp | 歪み補償回路装置 |
-
2013
- 2013-11-18 JP JP2013237952A patent/JP2015099972A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003516013A (ja) * | 1999-11-24 | 2003-05-07 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | 無線周波数信号の発生方法と装置 |
JP2001274851A (ja) * | 2000-03-23 | 2001-10-05 | Hitachi Kokusai Electric Inc | 送信信号処理装置、基地局、移動局およびディジタル無線通信システム |
JP2002026998A (ja) * | 2000-07-11 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 歪補償回路及び方法 |
JP2004200767A (ja) * | 2002-12-16 | 2004-07-15 | Sony Ericsson Mobilecommunications Japan Inc | 歪み補償装置及び方法、無線通信装置 |
JP2004312344A (ja) * | 2003-04-07 | 2004-11-04 | Hitachi Kokusai Electric Inc | 歪補償装置 |
JP2007180915A (ja) * | 2005-12-28 | 2007-07-12 | Hitachi Kokusai Electric Inc | 歪補償増幅装置 |
JP2008172511A (ja) * | 2007-01-11 | 2008-07-24 | Hitachi Kokusai Electric Inc | 歪補償増幅装置 |
JP2012142840A (ja) * | 2011-01-05 | 2012-07-26 | Mitsubishi Electric Corp | 歪み補償回路装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016129590A1 (ja) * | 2015-02-09 | 2017-11-24 | 国立大学法人電気通信大学 | 無線通信装置および動作方法 |
WO2017216894A1 (ja) * | 2016-06-15 | 2017-12-21 | 三菱電機株式会社 | 送信機 |
WO2023141444A1 (en) * | 2022-01-18 | 2023-07-27 | Qorvo Us, Inc. | Hybrid predistortion in a wireless transmission circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8558616B2 (en) | Amplifying apparatus | |
US8364101B2 (en) | Amplifying device and transmitter apparatus | |
US7706467B2 (en) | Transmitter with an envelope tracking power amplifier utilizing digital predistortion of the signal envelope | |
JP4786644B2 (ja) | 歪補償装置 | |
KR100802353B1 (ko) | 고효율 송신기를 위한 디지털 전치보상 시스템 및 방법 | |
JP4308163B2 (ja) | 歪補償装置 | |
US8587375B2 (en) | Power amplifier linearization method and apparatus | |
US20040198263A1 (en) | Radio with a distortion compensation capability | |
JP5251757B2 (ja) | ベースバンド・プレディストーション装置及び方法 | |
JP2009273110A (ja) | ポーラ変調送信装置及びポーラ変調送信方法 | |
JP5049562B2 (ja) | 電力増幅器 | |
US8855232B2 (en) | Transmission apparatus and transmission method | |
JP2011176689A (ja) | 算出装置、歪み補正装置、増幅装置および算出方法 | |
WO2009145283A1 (ja) | 歪補償回路及び歪補償方法 | |
JP5446021B2 (ja) | 増幅装置 | |
JP2008177899A (ja) | 増幅回路及び無線通信装置 | |
JP2015099972A (ja) | 送信機モジュール | |
WO2010076845A1 (ja) | ポーラ変調装置及び通信機器 | |
US9559732B2 (en) | Wireless apparatus | |
KR101358096B1 (ko) | 전력 증폭기 | |
JP6179306B2 (ja) | 歪補償回路および歪補償方法 | |
JP2009100429A (ja) | ドハティ増幅器 | |
JP5258621B2 (ja) | 送信機および信号処理方法 | |
JP2010011370A (ja) | 歪補償増幅器 | |
KR20070106761A (ko) | 왜곡 보상 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180327 |