JP2011176689A - 算出装置、歪み補正装置、増幅装置および算出方法 - Google Patents

算出装置、歪み補正装置、増幅装置および算出方法 Download PDF

Info

Publication number
JP2011176689A
JP2011176689A JP2010040141A JP2010040141A JP2011176689A JP 2011176689 A JP2011176689 A JP 2011176689A JP 2010040141 A JP2010040141 A JP 2010040141A JP 2010040141 A JP2010040141 A JP 2010040141A JP 2011176689 A JP2011176689 A JP 2011176689A
Authority
JP
Japan
Prior art keywords
signal
state variable
calculation unit
distortion
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010040141A
Other languages
English (en)
Inventor
Takumi Miyashita
工 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010040141A priority Critical patent/JP2011176689A/ja
Priority to US13/018,741 priority patent/US8390375B2/en
Priority to EP11154795A priority patent/EP2362542B1/en
Publication of JP2011176689A publication Critical patent/JP2011176689A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3209—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for compensating memory effects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

【課題】増幅器の歪み特性の計算量を低減すること。
【解決手段】温度モデル算出部１２１、ゲートラグモデル算出部１２２、ドレインラグモデル算出部１２３、ゲートバイアス電圧モデル算出部１２４およびドレインバイアス電圧モデル算出部１２５は、信号に歪み特性を与える増幅器の複数の状態変数であってメモリ効果を有する各状態変数を算出する。特性算出部１３０は、算出された各状態変数に基づいて増幅器による信号の歪み特性を算出する。特性算出部１３０は、算出された歪み特性を出力する。
【選択図】図１−１

Description

本発明は、増幅器による信号の歪み特性を算出する算出装置、歪み補正装置、増幅装置および算出方法に関する。
無線通信における基地局や移動局などのＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号の送信設備では、デジタル信号の段階で信号の歪み補正処理を行うＤＰＤ（Ｄｉｇｉｔａｌ Ｐｒｅ−ｄｉｓｔｏｒｔｅｒ）が用いられている（たとえば、下記特許文献１参照。）。また、近年、Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）やＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）などの広帯域通信が普及している。
広帯域通信の普及に伴い、パワーアンプ（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）が有する歪み特性のメモリ効果を補正することが求められている。パワーアンプの歪み特性を表現する汎用の歪みモデルには、メモリ効果の表現を組み合わせるモデルがある。たとえば、時間間隔をΔとすると、メモリ多項式（Ｖｏｌｔｅｒｒａ級数の二次の項）を用いて、パワーアンプの歪み特性を表現する汎用歪みモデルは下記（１）式により示される。
Figure 2011176689
上記（１）式において、ｖ0（ｔ）はパワーアンプにより増幅された信号の歪みを示している。ｔは時間を示している。ａk,nは、信号に歪み特性を与える増幅器の要因ごとの係数を示している。ｖinは、パワーアンプにより増幅される前の信号を示している。ｔ−ｋΔは、パワーアンプのメモリ効果を示している。
特開２００６−２９５９９２号公報
しかしながら、上述した従来技術では、増幅器の歪み特性を表現するモデルにおいて、より高次の級数を使用することが求められており、補正信号を生成するためにメモリ効果と歪み特性の膨大な組み合わせを計算することになるため、計算量が大きくなるという問題がある。特に、Ｗ−ＣＤＭＡやＯＦＤＭなど、平均パワーに対してピークパワーが大きい変調方式においては歪み特性のメモリ効果が大きく、計算量がさらに大きくなる。このため、増幅器の歪み特性の計算に時間がかかり、補正信号の収束性が悪くなる。また、計算量が大きくなることで、消費電力が大きくなる。
また、計算量を低減するためにモデルの次数を小さくすると、増幅器のメモリ効果が十分に補正係数に反映されなくなり、メモリ効果を有する増幅器による信号の歪み特性を精度よく補正することができないという問題がある。
開示技術は、上述した問題点を解消するものであり、増幅器の歪み特性の計算量を低減することを目的とする。
上述した課題を解決し、目的を達成するため、開示技術は、信号に歪み特性を与える増幅器の複数の状態変数であってメモリ効果を有する各状態変数を算出し、算出された各状態変数に基づいて前記増幅器による信号の歪み特性を算出し、算出された歪み特性を出力することを要件とする。
開示技術によれば、増幅器の歪み特性の計算量を低減することができるという効果を奏する。
実施の形態にかかる算出装置の構成例１を示す図である。 実施の形態にかかる算出装置の構成例２を示す図である。 実施の形態にかかる増幅装置および歪み補正装置の構成例を示す図である。 マイクロ波電力増幅器の具体例を示す図である。 温度モデル算出部の具体例を示す図である。 ドレインバイアス電圧モデル算出部の具体例を示す図である。 ゲートバイアス電圧モデル算出部の具体例を示す図である。 ドレインラグモデル算出部の具体例を示す図である。 ゲートラグモデル算出部の具体例を示す図である。 特性算出部の具体例を示す図である。 歪み補正装置による信号の歪み補正を示すグラフである。
以下に添付図面を参照して、開示技術の好適な実施の形態を詳細に説明する。開示技術は、メモリ効果を有する増幅器の複数の状態変数をそれぞれ算出し、算出した各状態変数に基づいて増幅器による信号の歪み特性を算出することで、メモリ効果を有する増幅器の歪み特性の計算量を低減する。
（実施の形態）
図１−１は、実施の形態にかかる算出装置の構成例１を示す図である。図１−１に示す算出装置１０１は、増幅器（たとえば図２のマイクロ波電力増幅器２４０）による信号の歪み特性の予測値を算出する算出装置である。算出装置１０１は、エンベロープ信号生成部１１０と、温度モデル算出部１２１と、ゲートラグモデル算出部１２２と、ドレインラグモデル算出部１２３と、ゲートバイアス電圧モデル算出部１２４と、ドレインバイアス電圧モデル算出部１２５と、特性算出部１３０と、を備えている。
マイクロ波電力増幅器は、増幅する信号に線形または非線形の歪み特性を与える複数の状態変数（要因）を有する。信号に歪み特性を与える状態変数には、メモリ効果を有する状態変数と、メモリ効果を有さない状態変数と、がある。メモリ効果は、入出力特性がそれ以前の信号の履歴によって変化する現象である。
メモリ効果を有する状態変数には、たとえば、マイクロ波電力増幅器の温度（熱的メモリ効果）、マイクロ波電力増幅器の内部のトランジスタのゲートラグ、トランジスタのドレインラグ、トランジスタのゲート（ベース）バイアス電圧、トランジスタのドレイン（コレクタ）バイアス電圧などがある。これらの状態変数が変化すると、半導体の電気的特性が変化し、マイクロ波電力増幅器による信号の歪み特性が変動する。
マイクロ波電力増幅器の温度は、自己発熱によるデバイス温度の上昇や、半導体基板、パッケージ、配線基板、筐体を通した放熱によるデバイス温度の変化である。ゲートラグは、マイクロ波電力増幅器のトランジスタにおけるゲート電圧の時間的推移による半導体のキャリアトラップのキャリア捕獲、脱捕獲により発生する。ドレインラグは、マイクロ波電力増幅器のトランジスタにおけるドレイン電圧の時間的推移による半導体のキャリアトラップのキャリア捕獲、脱捕獲により発生する。
ゲート（ベース）バイアス電圧は、ＲＦエンベロープに応じてマイクロ波電力増幅器のトランジスタにおけるゲート電流が変化することによって生じる。ゲート電流の変化の履歴はバイアス回路に蓄積されてバイアス電圧を複雑に変化させ、マイクロ波電力増幅器のメモリ歪みを発生させる。
ドレイン（コレクタ）バイアス電圧は、ＲＦエンベロープに応じてマイクロ波電力増幅器のトランジスタにおけるドレイン（コレクタ）電流が変化することによって生じる。ドレイン電流の変化の履歴はバイアス回路に蓄積されてバイアス電圧を複雑に変化させ、マイクロ波電力増幅器のメモリ歪みを発生させる。
エンベロープ信号生成部１１０には、マイクロ波増幅器へ入力されるＩｃｈおよびＱｃｎの信号（Ｉ，Ｑ）が入力される。エンベロープ信号生成部１１０は、入力された信号のエンベロープｅｎｖを生成する。エンベロープ信号生成部１１０は、生成したエンベロープｅｎｖを、ゲートラグモデル算出部１２２、ゲートバイアス電圧モデル算出部１２４、ドレインバイアス電圧モデル算出部１２５および特性算出部１３０へ出力する。
温度モデル算出部１２１、ゲートラグモデル算出部１２２、ドレインラグモデル算出部１２３、ゲートバイアス電圧モデル算出部１２４およびドレインバイアス電圧モデル算出部１２５は、状態変数算出部である。状態変数算出部は、信号に歪み特性を与えるマイクロ波増幅器の各状態変数であってメモリ効果を有する各状態変数を算出する。
具体的には、温度モデル算出部１２１は、特性算出部１３０から出力された消費電力ｐｄｄに基づいてマイクロ波増幅器の接合温度ｔｊを算出する。温度モデル算出部１２１は、算出した接合温度ｔｊを、マイクロ波電力増幅器の状態変数としてゲートバイアス電圧モデル算出部１２４および特性算出部１３０へ出力する。
ゲートラグモデル算出部１２２は、特性算出部１３０から出力された実効エンベロープｅｅｎｖに基づいてマイクロ波電力増幅器のゲートラグを示すゲートラグ信号ｇｅを算出する。また、ゲートラグモデル算出部１２２は、エンベロープ信号生成部１１０から出力されたエンベロープｅｎｖに基づいてマイクロ波電力増幅器のゲートラグ信号ｇｅを算出してもよい。ゲートラグモデル算出部１２２は、算出したゲートラグ信号ｇｅをマイクロ波電力増幅器の状態変数として特性算出部１３０へ出力する。
ドレインラグモデル算出部１２３は、特性算出部１３０から出力された出力エンベロープｅｎｖｏｕｔに基づいてマイクロ波電力増幅器のドレインラグを示すドレインラグ信号ｄｅを算出する。ドレインラグモデル算出部１２３は、算出したドレインラグ信号ｄｅをマイクロ波電力増幅器の状態変数として特性算出部１３０へ出力する。
ゲートバイアス電圧モデル算出部１２４は、温度モデル算出部１２１から出力された接合温度ｔｊと、エンベロープ信号生成部１１０から出力されたエンベロープｅｎｖと、に基づいてマイクロ波電力増幅器のゲートバイアス電圧Ｖｂｇを算出する。また、ゲートバイアス電圧モデル算出部１２４は、ドレインバイアス電圧モデル算出部１２５によって算出されたドレインバイアス電圧Ｖｂｄを加味してゲートバイアス電圧Ｖｂｇを算出してもよい。ゲートバイアス電圧モデル算出部１２４は、算出したゲートバイアス電圧Ｖｂｇをマイクロ波電力増幅器の状態変数として特性算出部１３０へ出力する。
ドレインバイアス電圧モデル算出部１２５は、特性算出部１３０から出力されたドレイン電流ｉｄｄに基づいてマイクロ波電力増幅器のドレインバイアス電圧Ｖｂｄを算出する。また、ドレインバイアス電圧モデル算出部１２５は、エンベロープ信号生成部１１０から出力されたエンベロープｅｎｖに基づいてマイクロ波電力増幅器のドレインバイアス電圧Ｖｂｄを算出してもよい。ドレインバイアス電圧モデル算出部１２５は、算出したドレインバイアス電圧Ｖｂｄをマイクロ波電力増幅器の状態変数として特性算出部１３０へ出力する。
特性算出部１３０は、温度モデル算出部１２１、ゲートラグモデル算出部１２２、ドレインラグモデル算出部１２３、ゲートバイアス電圧モデル算出部１２４およびドレインバイアス電圧モデル算出部１２５から出力された各状態変数を取得する。また、特性算出部１３０は、取得した各状態変数に基づいてマイクロ波電力増幅器から出力される信号の歪み特性を算出する特性算出部である。たとえば、特性算出部１３０は、マイクロ波電力増幅器から出力される信号の利得歪特性ｇａｉｎや位相歪特性ｐｈａｓｅを算出する。また、特性算出部１３０は、算出した利得歪特性ｇａｉｎや位相歪特性ｐｈａｓｅを後段へ出力する出力部である。
また、特性算出部１３０は、マイクロ波電力増幅器の状態変数であってメモリ効果を有さない状態変数を算出する第二状態変数算出部としての機能を有する。たとえば、特性算出部１３０は、マイクロ波電力増幅器の消費電力ｐｄｄを算出し、算出した消費電力ｐｄｄを温度モデル算出部１２１へ出力する。また、特性算出部１３０は、マイクロ波電力増幅器のトランジスタのゲートに加わる実効的な実効エンベロープｅｅｎｖを算出し、算出した実効エンベロープｅｅｎｖをゲートラグモデル算出部１２２へ出力する。
また、特性算出部１３０は、マイクロ波電力増幅器の出力エンベロープｅｎｖｏｕｔを算出し、算出した出力エンベロープｅｎｖｏｕｔをドレインラグモデル算出部１２３へ出力する。また、特性算出部１３０は、マイクロ波電力増幅器のトランジスタのドレイン電流ｉｄｄを算出し、算出したドレイン電流ｉｄｄをドレインバイアス電圧モデル算出部１２５へ出力する。
このように、算出装置１０１は、メモリ効果を有するマイクロ波電力増幅器の各状態変数をそれぞれ算出し、算出した各状態変数に基づいてマイクロ波電力増幅器による信号の歪み特性を算出する。これにより、メモリ効果と歪み特性のすべての組み合わせを計算しなくても、メモリ効果を有するマイクロ波電力増幅器の歪み特性を得ることができる。このため、メモリ効果を有するマイクロ波電力増幅器の歪み特性の計算量を低減することができる。したがって、消費電力の低減や歪み特性の算出の高速化を図ることができる。
また、計算量を低減することができるため、メモリ効果を有する多くの状態変数を反映させた歪み特性を得ることが可能になる。また、計算量を低減することができるため、長い期間に渡るメモリ効果を反映させた歪み特性を得ることが可能になる。このため、メモリ効果を有するマイクロ波電力増幅器の歪み特性を精度よく算出することができる。
また、メモリ効果を有する各状態変数の少なくともいずれかを、マイクロ波電力増幅器へ入力される信号（Ｉ，Ｑ）に基づいて算出することで、メモリ効果を有する各状態変数を精度よく算出することができる。具体例には、マイクロ波電力増幅器へ入力される信号（Ｉ，Ｑ）のエンベロープｅｎｖに基づいて状態変数を算出する。または、マイクロ波電力増幅器へ入力される信号（Ｉ，Ｑ）の振幅に基づいて状態変数を算出してもよい。
また、メモリ効果を有する各状態変数に含まれる第一状態変数を、算出した各状態変数のうちの第一状態変数と異なる第二状態変数に基づいて算出することで、第一状態変数が第二状態変数によって変化する場合に第一状態変数を精度よく算出することができる。たとえば、算出した接合温度ｔｊ（第二状態変数）に基づいてゲートバイアス電圧Ｖｂｇ（第一状態変数）を算出することで、接合温度ｔｊによって変化するダイオードの順方向電圧を用いてゲートバイアス電圧Ｖｂｇを精度よく算出することができる。
また、マイクロ波電力増幅器の状態変数であってメモリ効果を有さない状態変数を算出し、メモリ効果を有する各状態変数の少なくともいずれかを、メモリ効果を有さない状態変数に基づいて算出する。これにより、メモリ効果を有する状態変数がメモリ効果を有さない状態変数によって変化する場合に、メモリ効果を有する状態変数を精度よく算出することができる。
たとえば、消費電力ｐｄｄに基づいて接合温度ｔｊを算出することで、消費電力ｐｄｄの履歴によって変化する接合温度ｔｊを精度よく算出することができる。また、実効エンベロープｅｅｎｖに基づいてゲートラグ信号ｇｅを算出することで、実効エンベロープｅｅｎｖによって変化するゲートラグ信号ｇｅを精度よく算出することができる。また、出力エンベロープｅｎｖｏｕｔに基づいてドレインラグ信号ｄｅを算出することで、出力エンベロープｅｎｖｏｕｔによって変化するドレインラグ信号ｄｅを精度よく算出することができる。また、ドレイン電流ｉｄｄに基づいてゲートバイアス電圧Ｖｂｇを算出することで、ドレイン電流ｉｄｄによって変化するゲートバイアス電圧Ｖｂｇを精度よく算出することができる。
また、マイクロ波電力増幅器へ入力される信号（Ｉ，Ｑ）およびメモリ効果を有する各状態変数に基づいてマイクロ波電力増幅器による信号の歪み特性を算出する。このように、マイクロ波電力増幅器へ入力される信号（Ｉ，Ｑ）を加味することで、マイクロ波電力増幅器による信号の歪み特性をさらに精度よく算出することができる。
また、マイクロ波電力増幅器の状態変数であってメモリ効果を有さない状態変数を算出し、マイクロ波電力増幅器による信号の歪み特性を、メモリ効果を有する各状態変数と、メモリ効果を有さない状態変数と、に基づいて算出してもよい。このように、メモリ効果を有さない状態変数を加味することで、マイクロ波電力増幅器による信号の歪み特性をさらに精度よく算出することができる。
図１−２は、実施の形態にかかる算出装置の構成例２を示す図である。図１−２において、図１−１に示した構成と同様の構成については同一の符号を付して説明を省略する。算出装置１０２は、図１に示した算出装置１０１の構成に加えて補正係数算出部１４０を備えている。特性算出部１３０は、算出した利得歪特性ｇａｉｎおよび位相歪特性ｐｈａｓｅを補正係数算出部１４０へ出力する。
補正係数算出部１４０は、特性算出部１３０から出力された利得歪特性ｇａｉｎおよび位相歪特性ｐｈａｓｅの逆特性を算出することで、マイクロ波電力増幅器によって増幅される信号の補正係数を算出する。具体的には、補正係数算出部１４０は、利得歪特性ｇａｉｎの逆数を計算することにより利得補正係数ｎ−ｇａｉｎ’を算出する。また、補正係数算出部１４０は、位相歪特性ｐｈａｓｅの位相を反転させた位相補正係数−ｐｈａｓｅを算出する。補正係数算出部１４０は、算出した利得補正係数ｎ−ｇａｉｎ’および位相補正係数−ｐｈａｓｅを出力する。
このように、算出装置１０２は、特性算出部１３０によって算出された歪み特性に基づく補正係数を算出することで、メモリ効果と歪み特性の組み合わせを計算しなくても、マイクロ波電力増幅器によって増幅される信号の補正係数を得ることができる。このため、マイクロ波電力増幅器によって増幅される信号の補正係数の計算量を低減することができる。したがって、消費電力の低減や補正係数の算出の高速化を図ることができる。
また、計算量を低減することができるため、メモリ効果を有する多くの状態変数を反映させた補正係数を得ることが可能になる。また、計算量を低減することができるため、長い期間に渡るメモリ効果を反映させた補正係数を得ることが可能になる。このため、メモリ効果を有するマイクロ波電力増幅器によって増幅される信号を精度よく補正する補正係数を算出することができる。
図１−１および図１−２に示した算出装置１０１および算出装置１０２は、たとえばＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などの演算手段によって実現することができる。
図２は、実施の形態にかかる増幅装置および歪み補正装置の構成例を示す図である。図２においては、図１−２に示した算出装置１０２をマイクロ波電力増幅器の歪み補正に用いる構成について説明する。図２に示すように、実施の形態にかかる増幅装置２００は、歪み補正装置２１０と、ＤＡＣ２２１，２２２と、直交変調部２３０と、マイクロ波電力増幅器２４０と、カプラ２５１と、減衰器２５２と、周波数変換部２５３と、ＡＤＣ２５４と、直交復調部２５５と、パラメータ更新部２６０と、を備えている。
増幅装置２００へ入力される各信号は、ここでは、ＩｃｈとＱｃｈの直交ベースバンド信号（Ｉ，Ｑ）である。増幅装置２００へ入力された各信号は、歪み補正装置２１０およびパラメータ更新部２６０へ入力される。歪み補正装置２１０は、算出装置１０２（図１−２参照）と、利得補正部２１１と、位相補正部２１２と、を備えている。
算出装置１０２は、入力された各信号に基づいて、利得歪特性ｇａｉｎ、位相歪特性ｐｈａｓｅ、利得補正係数ｎ−ｇａｉｎ’および位相補正係数−ｐｈａｓｅを算出する。算出装置１０２は、算出した利得補正係数ｎ−ｇａｉｎ’を利得補正部２１１へ出力する。また、算出装置１０２は、算出した位相補正係数−ｐｈａｓｅを位相補正部２１２へ出力する。また、算出装置１０２は、算出した利得歪特性ｇａｉｎおよび位相歪特性ｐｈａｓｅをパラメータ更新部２６０へ出力する。
利得補正部２１１（ｇａｉｎ）は、算出装置１０２から出力された利得補正係数ｎ−ｇａｉｎ’に基づいて、入力された各信号に対してプリディストーションを行う。具体的には、利得補正部２１１は、各信号に利得補正係数ｎ−ｇａｉｎ’を乗算する。これにより、各信号に対してマイクロ波電力増幅器２４０の利得歪み特性の逆特性が与えられ、マイクロ波電力増幅器２４０の出力信号の利得歪み特性を補正することができる。利得補正部２１１は、プリディストーションを行った各信号を位相補正部２１２へ出力する。
位相補正部２１２（Ｒｏｔ）は、算出装置１０２から出力された位相補正係数−ｐｈａｓｅに基づいて、利得補正部２１１から出力された各信号に対してプリディストーションを行う。具体的には、位相補正部２１２は、各信号に位相補正係数−ｐｈａｓｅを乗算する。これにより、各信号に対してマイクロ波電力増幅器２４０の位相歪み特性の逆特性が与えられ、マイクロ波電力増幅器２４０の出力信号の位相歪み特性を補正することができる。位相補正部２１２は、プリディストーションを行った各信号をそれぞれＤＡＣ２２１，２２２へ出力する。
ＤＡＣ２２１，２２２（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：デジタル／アナログ変換器）のそれぞれは、歪み補正装置２１０から出力された各信号をデジタル信号からアナログ信号に変換する。ＤＡＣ２２１，２２２のそれぞれは、変換した各信号を直交変調部２３０へ出力する。直交変調部２３０（Ｑ−ＭＯＤ：Ｑｕａｄｒａｔｕｒｅ ＭＯＤｕｌａｔｏｒ）は、ＤＡＣ２２１，２２２から出力された各信号を直交変調する。直交変調部２３０は、直交変調した信号をマイクロ波電力増幅器２４０へ出力する。
マイクロ波電力増幅器２４０は、直交変調部２３０から出力された信号を増幅する。マイクロ波電力増幅器２４０は、たとえば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などのトランジスタを用いたパワーアンプ（ＰＡ）である。マイクロ波電力増幅器２４０は、増幅した信号をカプラ２５１へ出力する。
カプラ２５１、減衰器２５２、周波数変換部２５３、ＡＤＣ２５４および直交復調部２５５は、マイクロ波電力増幅器２４０によって増幅された信号を帰還させる帰還系である。具体的には、カプラ２５１は、マイクロ波電力増幅器２４０から出力された信号を分岐し、分岐した各信号の一方を後段へ出力（ＰＡ ｏｕｔ）する。また、カプラ２５１は、分岐した各信号の他方を減衰器２５２へ出力する。
減衰器２５２（ＡＴＴ：ＡＴＴｅｎｕａｔｏｒ）は、カプラ２５１から出力された信号を減衰させる。減衰器２５２は、減衰させた信号を周波数変換部２５３へ出力する。周波数変換部２５３は、減衰器２５２から出力された信号を直交ベースバンド信号にダウンコンバートし、ダウンコンバートした信号をＡＤＣ２５４へ出力する。
ＡＤＣ２５４（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：アナログ／デジタル変換器）は、周波数変換部２５３から出力された信号をアナログ信号からデジタル信号に変換する。ＡＤＣ２５４は、変換した信号を直交復調部２５５へ出力する。直交復調部２５５（Ｑ−ＤＥＭ：Ｑｕａｄｒａｔｕｒｅ ＤＥＭｏｄｕｌａｔｏｒ）は、ＡＤＣ２５４から出力された信号を直交変調する。直交復調部２５５は、直交変調により得られたＩｃｈとＱｃｈの各信号（Ｉ’，Ｑ’）をパラメータ更新部２６０へ出力する。
パラメータ更新部２６０は、増幅装置２００へ入力された直交ベースバンド信号の各信号（Ｉ，Ｑ）と、直交復調部２５５から出力された各信号（Ｉ’，Ｑ’）と、を比較し、比較結果の差分（誤差）が小さくなるように算出装置１０２のパラメータを更新する。算出装置１０２のパラメータは、たとえば、算出装置１０２において状態変数または歪み特性の算出に用いられるＬＵＴ（ルックアップテーブル）の値や演算部の係数である。
このように、マイクロ波電力増幅器２４０によって増幅された信号を帰還させた信号に基づいて状態変数または歪み特性の算出に用いられるパラメータを更新することで、状態変数または歪み特性の算出の適応制御を行うことができる。これにより、状態変数または歪み特性の算出に用いられるパラメータを環境変化に応じて適応的に制御し、マイクロ波電力増幅器２４０による信号の歪み特性をさらに精度よく行うことができる。
ただし、増幅装置２００において、カプラ２５１、減衰器２５２、周波数変換部２５３、ＡＤＣ２５４、直交復調部２５５およびパラメータ更新部２６０を省き、状態変数または歪み特性の算出の適応制御を行わない構成にしてもよい。
このように、増幅装置２００によれば、算出装置１０２によって補正係数を高速に算出することができるため、利得補正部２１１や位相補正部２１２における信号の補正の収束性を向上させることができる。このため、マイクロ波電力増幅器２４０の出力信号の品質を向上させることができる。
図３は、マイクロ波電力増幅器の具体例を示す図である。図３においては、ＧａＮ ＨＥＭＴ（窒化ガリウム Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を用いたマイクロ波電力増幅器２４０の構成例について説明する。図３に示すように、マイクロ波電力増幅器２４０は、入力部３１０と、供給線ｔ１，ｔ２と、トランスミッションラインｔ３〜ｔ８と、バイパス容量ｃ１〜ｃ４と、コンデンサｃ５〜ｃ７と、トランジスタ３２０と、抵抗３３０と、を備えている。
ゲートバイアス電圧源Ｖｇｇは、供給線ｔ１を通じてゲートバイアス電圧Ｖｂｇを供給する。抵抗ｒｔ１は、供給線ｔ１の（寄生）抵抗である。抵抗ｒｃ１、バイパス容量ｃ１およびバイパス容量ｃ２は、ゲートバイアス電圧Ｖｂｇを平滑する。λ／４トランスミッションラインｔ３は、安定化抵抗ｒｂｇを通じてトランジスタ３２０のゲート電極にゲートバイアス電圧Ｖｂｇを供給する。
バイパス容量ｃ１の内部抵抗である抵抗ｒｔ１の抵抗値はたとえば０．０５［Ω］である。抵抗ｒｃ１の抵抗値はたとえば２［Ω］である。バイパス容量ｃ１の容量はたとえば１［μＦ］である。バイパス容量ｃ２の容量はたとえば３０００［ｐＦ］である。安定化抵抗ｒｂｇの抵抗値はたとえば１５［Ω］である。
電源電圧供給源Ｖｄｄは、供給線ｔ２を通じてドレインバイアス電圧Ｖｂｄを供給する。抵抗ｒｔ２は供給線ｔ２の（寄生）抵抗である。バイパス容量ｃ３の内部抵抗ｒｃ３を通じて、バイパス容量ｃ３またバイパス容量ｃ４は、ドレインバイアス電圧Ｖｂｄを平滑する。λ／４トランスミッションラインｔ４は、トランスミッションラインｔ７を通じてトランジスタ３２０のドレイン電極にドレインバイアス電圧Ｖｂｄを供給する。
抵抗ｒｔ２の抵抗値はたとえば０．０５［Ω］である。バイパス容量ｃ３の内部抵抗である抵抗ｒｃ３の抵抗値はたとえば２［Ω］である。バイパス容量ｃ３の容量はたとえば２．２［μＦ］である。バイパス容量ｃ４の容量はたとえば２００００［ｐＦ］である。トランスミッションラインｔ７の長さはたとえば１．９［ｃｍ］である。トランスミッションラインｔ７の特性インピーダンスはたとえば５０［Ω］である。
入力部３１０（ｉｎｐｕｔ）には、直交変調部２３０から出力された信号が入力される。トランスミッションラインｔ５、コンデンサｃ５およびトランスミッションラインｔ６は整合回路を構成している。入力部３１０に入力された信号は、トランスミッションラインｔ５、コンデンサｃ５およびトランスミッションラインｔ６を通じてトランジスタ３２０のゲート電極へ供給される。
トランスミッションラインｔ５の長さはたとえば１．８［ｃｍ］である。トランスミッションラインｔ５の特性インピーダンスはたとえば１６［Ω］である。コンデンサｃ５の容量はたとえば７［ｐＦ］である。トランスミッションラインｔ６の長さはたとえば９［ｍｍ］である。トランスミッションラインｔ６の抵抗値はたとえば１６［Ω］である。
また、トランジスタ３２０のドレイン電極には、トランスミッションラインｔ７、コンデンサｃ６、トランスミッションラインｔ８、コンデンサｃ７および抵抗３３０が接続されている。トランスミッションラインｔ７、コンデンサｃ６、トランスミッションラインｔ８およびコンデンサｃ７は出力整合回路を構成している。
コンデンサｃ６の容量はたとえば０．５［ｐＦ］である。トランスミッションラインｔ８の長さはたとえば３．４［ｃｍ］である。トランスミッションラインｔ８の特性インピーダンスはたとえば５０［Ω］である。コンデンサｃ７の容量はたとえば５．７［ｐＦ］である。抵抗３３０の抵抗値はたとえば５０［Ω］である。
中〜大電力のパワーアンプであるマイクロ波電力増幅器２４０では、電力効率を得るためにＡＢ級以上のバイアス級が用いられる。したがって、入力信号がＡＭ変調されている場合は、電源電流は信号エンベロープにより大きく変化する。このため、基板上のドレインバイアス電圧Ｖｂｄも変動し、ドレインバイアス電圧Ｖｂｄをバイパス容量ｃ３，ｃ４によっても完全に取り除くことができない。また、基板上のゲートバイアス電圧Ｖｂｇも信号エンベロープとデバイス特性の関係で変動することが知られている。
ドレインバイアス電圧Ｖｂｄやゲートバイアス電圧Ｖｂｇの変動により、非線型素子である半導体デバイスの特性が変化してマイクロ波電力増幅器２４０による信号の歪み特性も変化する。信号エンベロープに応じて発生したドレインバイアス電圧Ｖｂｄやゲートバイアス電圧Ｖｂｇの変動は、供給線ｔ１，ｔ２、抵抗ｒｔ１，ｒｔ２、バイパス容量ｃ１〜ｃ４、抵抗ｒｃ１，ｒｃ３により時間的な緩和または緩和振動特性を示す。
このため、マイクロ波電力増幅器２４０の歪み特性はメモリ効果を有する。また、マイクロ波電力増幅器２４０の状態変数のメモリ効果としては、熱的メモリ効果や半導体素子のトラップ順位によるメモリ効果もある。
図４は、温度モデル算出部の具体例を示す図である。図４に示す温度モデル算出部１２１は、３次の線形ＩＩＲ（Ｉｎｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタによってメモリ効果を算出する。温度モデル算出部１２１は、乗算部４１１〜４１７と、加算部４２１〜４２７と、遅延部４３１〜４３３（ｔｓ）と、を備えている。
温度モデル算出部１２１へ入力された消費電力ｐｄｄは、乗算部４１１へ入力される。乗算部４１１は、入力された信号（ここでは消費電力ｐｄｄ）にフィルタ係数を乗算して加算部４２１へ出力する。加算部４２１は、乗算部４１１から出力された信号と、加算部４２４から出力された信号と、を加算する。加算部４２１は、加算した信号を遅延部４３１および加算部４２６へ出力する。
遅延部４３１は、加算部４２１から出力された信号を１クロック遅延させ、遅延させた信号を遅延部４３２および乗算部４１６，４１７へ出力する。遅延部４３２は、遅延部４３１から出力された信号を１クロック遅延させ、遅延させた信号を遅延部４３３および乗算部４１４，４１５へ出力する。遅延部４３３は、遅延部４３２から出力された信号を１クロック遅延させ、遅延させた信号を乗算部４１２，４１３へ出力する。
乗算部４１２は、遅延部４３３から出力された信号にフィルタ係数を乗算して加算部４２２へ出力する。乗算部４１３は、遅延部４３３から出力された信号にフィルタ係数を乗算して加算部４２３へ出力する。乗算部４１４は、遅延部４３２から出力された信号にフィルタ係数を乗算して加算部４２２へ出力する。乗算部４１５は、遅延部４３２から出力された信号にフィルタ係数を乗算して加算部４２３へ出力する。乗算部４１６は、遅延部４３１から出力された信号にフィルタ係数を乗算して加算部４２４へ出力する。乗算部４１７は、遅延部４３１から出力された信号にフィルタ係数を乗算して加算部４２５へ出力する。
加算部４２２は、乗算部４１２から出力された信号と、乗算部４１４から出力された信号と、を加算して加算部４２４へ出力する。加算部４２３は、乗算部４１３から出力された信号と、乗算部４１５から出力された信号と、を加算して加算部４２５へ出力する。加算部４２４は、加算部４２２から出力された信号と、乗算部４１６から出力された信号と、を加算して加算部４２１へ出力する。加算部４２５は、加算部４２３から出力された信号と、乗算部４１７から出力された信号と、を加算して加算部４２６へ出力する。加算部４２６は、加算部４２１から出力された信号と、加算部４２５から出力された信号と、を加算して加算部４２７へ出力する。
加算部４２７は、加算部４２６から出力された信号と、外界温度ｔａ（ａｍｂｉｅｎｔ ｔｅｍｐｅｒａｔｕｒｅ）と、を加算する。外界温度ｔａは、たとえば増幅装置２００の外部に設けられた温度モニタによって測定される外部温度やケース温度である。または、外界温度ｔａは、常用温度が定数として歪み補正装置２１０のメモリに記憶されていてもよい。加算部４２７は、加算結果をマイクロ波電力増幅器２４０の接合温度ｔｊとして出力する。
図５は、ドレインバイアス電圧モデル算出部の具体例を示す図である。図５において、図４に示した構成と同様の構成については同一の符号を付して説明を省略する。図５に示すドレインバイアス電圧モデル算出部１２５は、３次のＩＩＲフィルタによってメモリ効果を算出する。ドレインバイアス電圧モデル算出部１２５は、図４に示した温度モデル算出部１２１の構成に加えて乗算部５１１および加算部５２１を備えている。
ドレインバイアス電圧モデル算出部１２５へ入力されたドレイン電流ｉｄｄは、乗算部５１１および乗算部４１１へ入力される。乗算部５１１は、入力された信号（ここではドレイン電流ｉｄｄ）にフィルタ係数を乗算して加算部５２１へ出力する。乗算部４１１は、入力された信号（ここではドレイン電流ｉｄｄ）にフィルタ係数を乗算して加算部４２１へ出力する。加算部４２６は、加算した信号を加算部５２１へ出力する。
加算部５２１は、加算部４２６から出力された信号と、乗算部５１１から出力された信号と、を加算し、加算した信号を加算部４２７へ出力する。加算部４２７は、加算部５２１から出力された信号と、電源電圧Ｖｄｄと、を加算する。電源電圧Ｖｄｄは、たとえば定数として歪み補正装置２１０のメモリに記憶されている。加算部４２７は、加算結果をマイクロ波電力増幅器２４０のドレインバイアス電圧Ｖｂｄとして出力する。
図６は、ゲートバイアス電圧モデル算出部の具体例を示す図である。図６において、図５に示した構成と同様の構成については同一の符号を付して説明を省略する。図６に示すゲートバイアス電圧モデル算出部１２４は、３次のＩＩＲフィルタによってメモリ効果を算出する。ゲートバイアス電圧モデル算出部１２４は、図５に示したドレインバイアス電圧モデル算出部１２５の構成に加えて、加算部６１１〜６１６と、乗算部６２１〜６２３と、ＬＵＴ６３１，６３２と、を備えている。
ゲートバイアス電圧モデル算出部１２４へ入力されたエンベロープｅｎｖは、加算部６１１および乗算部６２１へ入力される。ゲートバイアス電圧モデル算出部１２４へ入力された接合温度ｔｊは、乗算部６２２，６２３へ入力される。ゲートバイアス電圧モデル算出部１２４へ入力されたドレインバイアス電圧Ｖｂｄは、加算部６１３へ入力される。
乗算部６２１は、入力されたエンベロープｅｎｖに係数ｋｅｎｖｇｄを乗算する。乗算部６２１は、乗算した信号を加算部６１３へ出力する。乗算部６２２は、入力された接合温度ｔｊに係数ｋｔｇを乗算する。乗算部６２２は、乗算した信号を加算部６１１へ出力する。乗算部６２３は、入力された接合温度ｔｊに係数ｋｔｇｄを乗算する。乗算部６２３は、乗算した信号を加算部６１４へ出力する。
加算部６１１は、入力されたエンベロープｅｎｖと、乗算部６２２から出力された信号と、を加算する。加算部６１１は、加算した信号を加算部６１２へ出力する。加算部６１２は、加算部６１１から出力された信号と、加算部４２７から出力されたゲートバイアス電圧Ｖｂｇと、を加算する。加算部６１１は、加算した信号を、トランジスタ３２０のゲート−ソース間の実効電圧である電圧ＶｇｅとしてＬＵＴ６３１へ出力する。
加算部６１３は、乗算部６２１から出力された信号と、入力されたドレインバイアス電圧Ｖｂｄと、を加算する。加算部６１３は、加算した信号を加算部６１４へ出力する。加算部６１４は、加算部６１３から出力された信号と、乗算部６２３から出力された信号と、を加算する。加算部６１４は、加算した信号を加算部６１５へ出力する。加算部６１５は、加算部６１４から出力された信号と、加算部４２７から出力されたゲートバイアス電圧Ｖｂｇと、を加算する。加算部６１５は、加算した信号を、トランジスタ３２０のゲート−ドレイン間の実効電圧としてＬＵＴ６３２へ出力する。
ＬＵＴ６３１は、トランジスタ３２０のゲート−ソース間の電圧Ｖｇｅと、トランジスタ３２０のゲート−ソース間電流ｉｇと、を対応付けたＬＵＴである（非線形モデル）。ＬＵＴ６３１は、加算部６１２から出力された電圧Ｖｇｅに対応するゲート−ソース間電流ｉｇを加算部６１６へ出力する。
ＬＵＴ６３２は、トランジスタ３２０のゲート−ドレイン間の電圧と、トランジスタ３２０のゲート−ドレイン間ｄｇｄと、を対応付けたＬＵＴである（非線形モデル）。ＬＵＴ６３２は、加算部６１５から出力された電圧に対応するゲート−ドレイン間ｄｇｄを加算部６１６へ出力する。
加算部６１６は、ＬＵＴ６３１から出力されたゲート−ソース間電流ｉｇと、ＬＵＴ６３２から出力されたゲート−ドレイン間ｄｇｄと、を加算する。加算部６１６は、加算した信号を乗算部４１１および乗算部５１１へ出力する。乗算部４１１および乗算部５１１は、加算部６１６から出力された信号にフィルタ係数を乗算する。
加算部４２７は、加算部５２１から出力された信号と、ゲートバイアス電圧源Ｖｇｇと、を加算する。ゲートバイアス電圧源Ｖｇｇは、たとえば定数として歪み補正装置２１０のメモリに記憶されている。加算部４２７は、加算結果をマイクロ波電力増幅器２４０のゲートバイアス電圧Ｖｂｇとして加算部６１２および加算部６１５へ出力する。また、加算部４２７は、ゲートバイアス電圧Ｖｂｇを後段へ出力する。
このように、ゲートバイアス電圧モデル算出部１２４は、ゲートバイアス電圧源Ｖｇｇを、加算部６１６の出力信号によって変化したゲートバイアス電圧Ｖｂｇを出力する。ここでは、ＬＵＴ６３１を用いて非線型なゲート−ソース間電流ｉｇを求める構成について説明したが、下記（２）式を演算することによってゲート−ソース間電流ｉｇを求めてもよい。下記（２）式において、Ｉｓは飽和電流を示している。Ｖｆは順方向電圧を示している。また、ＬＵＴ６３２を用いて非線型なゲート−ドレイン間ｄｇｄを求める構成について説明したが、ゲート−ソース間電流ｉｇと同様に所定の演算によってゲート−ドレイン間ｄｇｄを求めてもよい。
Figure 2011176689
なお、ゲートバイアス電圧モデル算出部１２４の構成は図６に示した構成に限らない。たとえば、広バンドギャップ半導体であるＧａＮＨＥＭＴをマイクロ波電力増幅器２４０に適用する場合は、ゲートドレイン間の順方向の導通が動作中にほとんど発生しない。このため、図６に示したゲートバイアス電圧モデル算出部１２４において、加算部６１３〜６１５、乗算部６２１，６２３およびＬＵＴ６３２および加算部６１６を省いた構成にしてもよい。
図７は、ドレインラグモデル算出部の具体例を示す図である。図７に示すように、ドレインラグモデル算出部１２３は、ＬＵＴ７１１，７１２と、乗算部４１１ａ〜４１７ａ，４１１ｂ〜４１７ｂと、加算部４２１ａ〜４２６ａ，４２１ｂ〜４２６ｂと、遅延部４３１ａ〜４３３ａ，４３１ｂ〜４３３ｂと、加算器７２０と、を備えている。ドレインラグモデル算出部１２３へ入力された出力エンベロープｅｎｖｏｕｔは、ＬＵＴ７１１およびＬＵＴ７１２へ入力される。
ＬＵＴ７１１は、出力エンベロープｅｎｖｏｕｔとトラップ率ｄｔとを対応付けたＬＵＴである。ＬＵＴ７１１は、入力された出力エンベロープｅｎｖｏｕｔに対応するトラップ率ｄｔを乗算部４１１ａへ出力する。ＬＵＴ７１２は、出力エンベロープｅｎｖｏｕｔとデトラップ率ｄｄとを対応付けたＬＵＴである。ＬＵＴ７１２は、入力された出力エンベロープｅｎｖｏｕｔに対応するデトラップ率ｄｄを乗算部４１１ｂへ出力する。
乗算部４１１ａ〜４１７ａ、加算部４２１ａ〜４２６ａおよび遅延部４３１ａ〜４３３ａは、それぞれ図４に示した乗算部４１１〜４１７、加算部４２１〜４２６および遅延部４３１〜４３３と同様の構成である。乗算部４１１ａは、ＬＵＴ７１１から出力された信号（ここではトラップ率ｄｔ）にフィルタ係数を乗算して加算部４２１ａへ出力する。加算部４２６ａは、加算した信号を加算器７２０へ出力する。
乗算部４１１ｂ〜４１７ｂ、加算部４２１ｂ〜４２６ｂおよび遅延部４３１ｂ〜４３３ｂは、それぞれ図４に示した乗算部４１１〜４１７、加算部４２１〜４２６および遅延部４３１〜４３３と同様の構成である。乗算部４１１ｂは、ＬＵＴ７１２から出力された信号（ここではデトラップ率ｄｄ）にフィルタ係数を乗算して加算部４２１ｂへ出力する。加算部４２６ｂは、加算した信号を加算器７２０へ出力する。
加算器７２０は、加算部４２６ａから出力された信号と、加算部４２６ｂから出力された信号と、を加算する。加算器７２０は、加算した信号をドレインラグ信号ｄｅとして後段へ出力する。このように、ドレイン電圧波形（出力エンベロープｅｎｖｏｕｔ）に応じたトラップ率ｄｔとデトラップ率ｄｄをそれぞれ算出し、算出結果を加算することによってドレインラグ信号ｄｅを得ることができる。
ドレインラグ信号ｄｅに関係するトランジスタ３２０のトラップ率ｄｔとデトラップ率ｄｄは、トランジスタ３２０のドレイン電圧により変化することが知られている。電荷の捕獲と開放はそれぞれ異なる時定数に従うため、図６に示した構成のように別々の時定数を用いることで、ドレインラグ信号ｄｅに伴うトランジスタ３２０の特性変化を精度よく算出することができる。ただし、一つの時定数を用いてより簡単な構成としてもよい。なお、ここでは、低周波分散と呼ばれる現象もドレインラグ信号ｄｅに含めている。
図８は、ゲートラグモデル算出部の具体例を示す図である。図８において、図７に示した構成と同様の構成については同一の符号を付して説明を省略する。図８に示すように、ゲートラグモデル算出部１２２は、ＬＵＴ８１１，８１２と、乗算部４１１ａ〜４１７ａ，４１１ｂ〜４１７ｂと、加算部４２１ａ〜４２６ａ，４２１ｂ〜４２６ｂと、遅延部４３１ａ〜４３３ａ，４３１ｂ〜４３３ｂと、加算器８２０と、を備えている。ゲートラグモデル算出部１２２へ入力された実効エンベロープｅｅｎｖは、ＬＵＴ８１１およびＬＵＴ８１２へ入力される。
ＬＵＴ８１１は、実効エンベロープｅｅｎｖとトラップ率ｇｔとを対応付けたＬＵＴである。ＬＵＴ８１１は、入力された実効エンベロープｅｅｎｖに対応するトラップ率ｇｔを乗算部４１１ａへ出力する。ＬＵＴ８１２は、実効エンベロープｅｅｎｖとデトラップ率ｇｄとを対応付けたＬＵＴである。ＬＵＴ８１２は、入力された実効エンベロープｅｅｎｖに対応するデトラップ率ｇｄを乗算部４１１ｂへ出力する。
乗算部４１１ａは、ＬＵＴ８１１から出力された信号（ここではトラップ率ｇｔ）にフィルタ係数を乗算して加算部４２１ａへ出力する。加算部４２６ａは、加算した信号を加算器８２０へ出力する。乗算部４１１ｂは、ＬＵＴ８１２から出力された信号（ここではデトラップ率ｇｄ）にフィルタ係数を乗算して加算部４２１ｂへ出力する。加算部４２６ｂは、加算した信号を加算器８２０へ出力する。
加算器８２０は、加算部４２６ａから出力された信号と、加算部４２６ｂから出力された信号と、を加算する。加算器８２０は、加算した信号をゲートラグ信号ｇｅとして出力する。このように、ゲート電圧波形（実効エンベロープｅｅｎｖ）に応じたトラップ率ｇｔとデトラップ率ｇｄをそれぞれ算出し、算出結果を加算してゲートラグ信号ｇｅを得る。
ゲートラグ信号ｇｅに関係するトランジスタ３２０のトラップ率ｇｔは、トランジスタ３２０のゲート電圧で変化するホール生成とトラップの捕獲断面積、密度に関係していることが知られている。また、ゲートラグ信号ｇｅに関係するトランジスタ３２０のデトラップ率ｇｄも、トランジスタ３２０のゲート電圧に応じて変化することが知られている。また、電荷の捕獲と開放はそれぞれ異なる時定数に従うため、図７に示した構成のように別々の時定数を用いることで、ゲートラグ信号ｇｅに伴うトランジスタ３２０の特性変化を精度よく算出することができる。ただし、一つの時定数を用いてより簡単な構成としてもよい。
図９は、特性算出部の具体例を示す図である。図９に示す特性算出部１３０は、エンベロープｅｎｖに基づいて、非線型ＬＵＴを用いてマイクロ波電力増幅器２４０のメモリ歪特性を再構築する。図９に示すように、特性算出部１３０は、加算部９１１〜９１５と、減算部９２１〜９２４と、乗算部９３１〜９３６と、ＬＵＴ９４１〜９４７と、乗算部９５１〜９５４と、を備えている。
特性算出部１３０へ入力されたドレインバイアス電圧Ｖｂｄは、減算部９２３および乗算部９３６へ入力される。特性算出部１３０へ入力された接合温度ｔｊは、乗算部９５１へ入力される。特性算出部１３０へ入力されたゲートバイアス電圧Ｖｂｇは、減算部９２１へ入力される。特性算出部１３０へ入力されたゲートラグ信号ｇｅは、加算部９１２へ入力される。特性算出部１３０へ入力されたドレインラグ信号ｄｅは、乗算部９３１へ入力される。特性算出部１３０へ入力されたエンベロープｅｎｖは、減算部９２２および乗算部９３３へ入力される。
乗算部９５１は、入力された接合温度ｔｊに比例係数ｋｔｔｈを乗算する。使用温度範囲内で温度変化は基準温度からの温度変化と概ね比例関係にあり、比例係数ｋｔｔｈは温度変化の比例係数である。乗算部９５１は、乗算した信号を加算部９１１へ出力する。加算部９１１は、乗算部９５１から出力された信号と、基準温度Ｖｔｈ０とを加算する。加算部９１１は、加算した信号Ｖｔｈを、基準温度Ｖｔｈ０からの温度変化として減算部９２１へ出力する。
減算部９２１は、加算部９１１から出力された信号Ｖｔｈを、入力されたゲートバイアス電圧Ｖｂｇから減算する。減算部９２１は、減算した信号を、実効ゲートバイアス電圧として加算部９１２へ出力する。加算部９１２は、減算部９２１から出力された実効ゲートバイアス電圧とゲートラグ信号ｇｅとを加算する。加算部９１２は、加算した信号を、ゲートバイアス電圧源ＶｇｇとしてＬＵＴ９４１および減算部９２２へ出力する。
ＬＵＴ９４１は、ゲートバイアス電圧源Ｖｇｇと、バイアス電流ｉｑと、を対応付けたＬＵＴである。ＬＵＴ９４１は加算部９１２から出力されたゲートバイアス電圧源Ｖｇｇに対応するバイアス電流ｉｑを加算部９１３へ出力する。
減算部９２２は、入力されたエンベロープｅｎｖから、加算部９１２から出力されたゲートバイアス電圧源Ｖｇｇを減算する。減算部９２２は、減算した信号をＬＵＴ９４２へ出力する。ＬＵＴ９４２（ｗｆｆ：Ｗａｖｅ Ｆｏｒｍ Ｆａｃｔｏｒ）は、ゲートバイアス電圧源Ｖｇｇが差し引かれたエンベロープｅｎｖと、信号の有効振幅とを対応付けたＬＵＴである。ＬＵＴ９４２に含まれる信号の有効振幅は、たとえばマイクロ波電力増幅器２４０の動作クラスによる信号の有効振幅である。ＬＵＴ９４２は減算部９２２から出力された信号に対応する歪み特性を加算部９１３へ出力する。
加算部９１３は、ＬＵＴ９４１から出力されたバイアス電流ｉｑと、ＬＵＴ９４２から出力された歪み特性と、を加算する。加算部９１３は、加算した信号をＬＵＴ９４３および加算部９１４へ出力する。
ＬＵＴ９４３は、加算部９１３の出力と、ドレインラグ信号ｄｅの効果と、を対応付けたＬＵＴである。ＬＵＴ９４３は加算部９１３から出力された信号に対応するドレインラグ信号ｄｅを加算部９１４へ出力する。乗算部９３１は、ＬＵＴ９４３から出力された信号と、入力されたドレインラグ信号ｄｅと、を乗算する。乗算部９３１は、乗算した信号を、注目時刻での実効エンベロープの変更量として加算部９１４へ出力する。
加算部９１４は、加算部９１３の出力と、乗算部９３１から出力された実効エンベロープの変更量と、を加算する。加算部９１４は、加算した信号を、実効エンベロープｅｅｎｖとしてＬＵＴ９４４、ＬＵＴ９４５、ＬＵＴ９４６、ＬＵＴ９４７および後段へ出力する。
ＬＵＴ９４４は、実効エンベロープｅｅｎｖと、小信号の利得すなわちノーマライズゲインｇ０で正規化されたマイクロ波電力増幅器２４０の利得のメモリレス非線型振幅歪ｎ−ｇａｉｎと、を対応付けたＬＵＴである。ＬＵＴ９４４は、加算部９１４から出力された実効エンベロープｅｅｎｖに対応するメモリレス非線型振幅歪ｎ−ｇａｉｎを乗算部９３２および後段へ出力する。
ＬＵＴ９４５は、実効エンベロープｅｅｎｖと、利得歪みの補正値ｎ−ｇａｉｎ’と、を対応付けたＬＵＴである。ＬＵＴ９４５は、加算部９１４から出力された実効エンベロープｅｅｎｖに対応する補正値ｎ−ｇａｉｎ’を後段へ出力する。
ＬＵＴ９４６は、実効エンベロープｅｅｎｖと、ドレイン電流ｉｄｄと、を対応付けたＬＵＴである。ＬＵＴ９４６は、加算部９１４から出力された実効エンベロープｅｅｎｖに対応するドレイン電流ｉｄｄを乗算部９３５へ出力する。
ＬＵＴ９４７は、実効エンベロープｅｅｎｖと、位相歪特性ｐｈａｓｅと、を対応付けたＬＵＴである。ＬＵＴ９４７は、加算部９１４から出力された実効エンベロープｅｅｎｖに対応する位相歪特性ｐｈａｓｅを、乗算部９５２で反転した位相補正係数−ｐｈａｓｅとともに出力する。乗算部９５２は、ＬＵＴ９４７から出力された位相歪特性ｐｈａｓｅの符号を反転させて位相補正係数−ｐｈａｓｅとして出力する。
乗算部９３２は、ＬＵＴ９４４から出力されたメモリレス非線型振幅歪ｎ−ｇａｉｎと、ノーマライズゲインｇ０と、を乗算する。乗算部９３２は、乗算した信号を利得歪特性ｇａｉｎとして乗算部９３３および後段へ出力する。乗算部９３２から後段へ出力された利得歪特性ｇａｉｎは、たとえばパラメータ更新部２６０へ入力され、パラメータ更新部２６０によるパラメータの適応制御に用いられてもよい。
乗算部９３３は、入力されたエンベロープｅｎｖと、乗算部９３２から出力された利得歪特性ｇａｉｎと、を乗算する。乗算部９３３は、乗算した信号を出力エンベロープｅｎｖｏｕｔとして後段へ出力する。また、乗算部９３３は、出力エンベロープｅｎｖｏｕｔを乗算部９３４へ出力する。
乗算部９３４は、乗算部９３３から出力された出力エンベロープｅｎｖｏｕｔを二乗する。乗算部９３４は、二乗した信号を出力電力指標として乗算部９５４へ出力する。乗算部９５４は、乗算部９３４から出力された出力電力指標に係数ｋｐｏを乗算する。乗算部９５４は、乗算して得た出力電力を減算部９２４へ出力する。
減算部９２３は、入力されたドレインバイアス電圧Ｖｂｄから基準ドレインバイアス電圧Ｖｂｄ０を減算する。減算部９２３は、減算した信号を、ドレインバイアス電圧Ｖｂｄの変化分として乗算部９５３へ出力する。乗算部９５３は、減算部９２３から出力されたドレインバイアス電圧Ｖｂｄの変化分に比例係数ｋｇｄを乗算する。乗算部９５３は、乗算した信号を、ドレイン電流ｉｄｄのドレインバイアス電圧Ｖｂｄに対する依存性を示す信号として加算部９１５へ出力する。
また、乗算部９５３に代えて、ドレインバイアス電圧Ｖｂｄの変化分と、ドレイン電流ｉｄｄのドレインバイアス電圧Ｖｂｄに対する依存性と、を対応付けたＬＵＴを設けてもよい。同様に、ドレイン電流ｉｄｄの実効エンベロープ依存性を加えることもできる。また、乗算部９５３に代えて、多項式などの非線形関数によって、ドレインバイアス電圧Ｖｂｄの変化分からドレイン電流ｉｄｄのドレインバイアス電圧Ｖｂｄに対する依存性を算出する算出部を設けてもよい。加算部９１５は、乗算部９５３から出力された信号に１を加算する。加算部９１５は、加算した信号を乗算部９３５へ出力する。
乗算部９３５は、ＬＵＴ９４６から出力されたドレイン電流ｉｄｄと、加算部９１５から出力された信号と、を乗算する。乗算部９３５は、乗算した信号をドレイン電流ｉｄｄとして乗算部９３６および後段へ出力する。乗算部９３６は、乗算部９３５から出力されたドレイン電流ｉｄｄと、入力されたドレインバイアス電圧Ｖｂｄと、を乗算する。
乗算部９３６は、乗算した信号を消費電力ｉｄｄ＊Ｖｂｄとして減算部９２４へ出力する。減算部９２４は、乗算部９３６から出力された消費電力ｉｄｄ＊Ｖｂｄから、乗算部９５４から出力された出力電力を減算する。減算部９２４は、減算した信号を消費電力ｐｄｄとして後段へ出力する。
なお、各メモリ効果を算出するために３次のＩＩＲフィルタを用いる構成について説明したが、フィルタの次数は３次に限らない。また、図９に示した特性算出部１３０の構成は一例であり、図９に示した各モデルは適宜、変更、追加または省略することができる。たとえば、ＧａＮ ＨＥＭＴをマイクロ波電力増幅器２４０に適用する場合に発生するドレインラグ信号ｄｅやゲートラグ信号ｇｅによる歪みは、ＧａＡｓＭＥＳＦＥＴ（Ｇａｌｌｉｕｍ Ａｒｓｅｎｉｄｅ Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）やＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）をマイクロ波電力増幅器２４０に適用する場合は無視できることもある。この場合は、ドレインラグ信号ｄｅやゲートラグ信号ｇｅに関する加算部９１２や乗算部９３１などを省いた構成にしてもよい。
図４〜図９に示した係数、フィルタ係数、ＬＵＴなどが、算出装置１０２において状態変数または歪み特性の算出に用いられるパラメータとなる。これらのパラメータの算出には、マイクロ波電力増幅器２４０に適用するパワーアンプの実測あるいは回路シミュレーションにより自然勾配法などを用いることができる。自然勾配法などを用いたパラメータの算出には、たとえば特許文献（特開２００４−１８６２５８号公報または特開２００６−２２７８４７号公報）に開示された方法を用いることができる。
また、これらのパラメータの一部または全部について、図２に示したように、マイクロ波電力増幅器２４０によって増幅された信号を帰還させた信号に基づいて更新する適応制御を行ってもよい。この場合は、たとえば、使用する半導体素子とパワーアンプによる代表値をパラメータの初期値とし、適応制御によってパラメータを更新する。
図１０は、歪み補正装置による信号の歪み補正を示すグラフである。図１０において、横軸は相対的な周波数［ＭＨｚ］（ｒｅｌａｔｉｖｅ ｆｒｅｑｕｅｎｃｙ）を示している。縦軸は正規化された応答［ｄＢ］を示している（中心を０［ｄＢ］とする）。スペクトル１００１は、増幅装置２００への入力信号を示している。
スペクトル１００２は、歪み補正装置２１０による補正を行わないと仮定した場合におけるマイクロ波電力増幅器２４０の出力信号を示している。スペクトル１００３は、従来の歪み補正装置による補正を行うと仮定した場合におけるマイクロ波電力増幅器２４０の出力信号を示している。スペクトル１００４は、歪み補正装置２１０による補正を行う場合におけるマイクロ波電力増幅器２４０の出力信号を示している。スペクトル１００４に示すように、歪み補正装置２１０によれば、マイクロ波電力増幅器２４０の出力信号の歪みを精度よく補正することができる。
以上説明したように、開示技術によれば、増幅器の歪み補正の計算量を増大することなく、高精度の補正を行うことができる。なお、図１に示した算出装置１０１は、歪み補正装置２１０に限らず、増幅器による信号の歪み特性に基づく処理を行う各種の装置に適用することができる。上述した実施の形態に関し、さらに以下の付記を開示する。
（付記１）信号に歪み特性を与える増幅器の複数の状態変数であってメモリ効果を有する各状態変数を算出する状態変数算出部と、
前記状態変数算出部によって算出された各状態変数に基づいて前記増幅器による信号の歪み特性を算出する特性算出部と、
前記特性算出部によって算出された歪み特性を出力する出力部と、
を備えることを特徴とする算出装置。
（付記２）前記状態変数算出部は、前記各状態変数の少なくともいずれかを、前記増幅器へ入力される信号に基づいて算出することを特徴とする付記１に記載の算出装置。
（付記３）前記状態変数算出部は、前記各状態変数の少なくともいずれかを、前記増幅器へ入力される信号のエンベロープまたは振幅に基づいて算出することを特徴とする付記２に記載の算出装置。
（付記４）前記状態変数算出部は、前記各状態変数に含まれる第一状態変数を、算出した前記各状態変数のうちの前記第一状態変数と異なる第二状態変数に基づいて算出することを特徴とする付記１〜３のいずれか一つに記載の算出装置。
（付記５）前記増幅器の状態変数であってメモリ効果を有さない状態変数を算出する第二状態変数算出部を備え、
前記状態変数算出部は、前記各状態変数の少なくともいずれかを、前記第二状態変数算出部によって算出された状態変数に基づいて算出することを特徴とする付記１〜４のいずれか一つに記載の算出装置。
（付記６）前記特性算出部は、前記増幅器へ入力される信号および前記各状態変数に基づいて前記歪み特性を算出することを特徴とする付記１〜５のいずれか一つに記載の算出装置。
（付記７）前記増幅器の状態変数であってメモリ効果を有さない状態変数を算出する第二状態変数算出部を備え、
前記特性算出部は、前記各状態変数と、前記第二状態変数算出部によって算出された状態変数と、に基づいて前記歪み特性を算出することを特徴とする付記１〜６のいずれか一つに記載の算出装置。
（付記８）前記状態変数算出部は、非線形の状態変数を含む前記各状態変数を算出することを特徴とする付記１〜７のいずれか一つに記載の算出装置。
（付記９）信号に歪み特性を与える増幅器の複数の状態変数であってメモリ効果を有する各状態変数を算出する状態変数算出部と、
前記状態変数算出部によって算出された各状態変数に基づいて前記増幅器による信号の歪み特性を算出する特性算出部と、
前記特性算出部によって算出された歪み特性に基づく補正係数を算出する補正係数算出部と、
前記補正係数算出部によって算出された補正係数に基づいて、前記増幅器へ入力される信号を補正する補正部と、
を備えることを特徴とする歪み補正装置。
（付記１０）信号を増幅する増幅器と、
前記信号に歪み特性を与える前記増幅器の複数の状態変数であってメモリ効果を有する各状態変数を算出する状態変数算出部と、
前記状態変数算出部によって算出された各状態変数に基づいて前記増幅器による信号の歪み特性を算出する特性算出部と、
前記特性算出部によって算出された歪み特性に基づく補正係数を算出する補正係数算出部と、
前記補正係数算出部によって算出された補正係数に基づいて、前記増幅器へ入力される信号を補正する補正部と、
を備えることを特徴とする増幅装置。
（付記１１）前記増幅器によって増幅された信号を帰還させる帰還系と、
前記帰還系によって帰還された信号に基づいてパラメータを更新する更新部と、
を備え、前記状態変数算出部および前記特性算出部の少なくともいずれかは、前記更新部によって更新されたパラメータに基づいて算出することを特徴とする付記１０に記載の増幅装置。
（付記１２）信号に歪み特性を与える増幅器の複数の状態変数であってメモリ効果を有する各状態変数を算出し、
算出された各状態変数に基づいて前記増幅器による信号の歪み特性を算出し、
算出された歪み特性を出力する、
ことを特徴とする算出方法。
（付記１３）信号に歪み特性を与える増幅器の複数の状態変数であってメモリ効果を有する各状態変数を算出し、
算出された各状態変数に基づいて前記増幅器による信号の歪み特性を算出し、
算出された歪み特性に基づく補正係数を算出し、
算出された補正係数に基づいて、前記増幅器へ入力される信号を補正する、
ことを特徴とする歪み補正方法。
（付記１４）増幅器により信号を増幅し、
前記信号に歪み特性を与える前記増幅器の複数の状態変数であってメモリ効果を有する各状態変数を算出し、
算出された各状態変数に基づいて前記増幅器による信号の歪み特性を算出し、
歪み特性に基づく補正係数を算出し、
算出された補正係数に基づいて、前記増幅器へ入力される信号を補正する、
ことを特徴とする増幅方法。
１１０ エンベロープ信号生成部
１２１ 温度モデル算出部
１２２ ゲートラグモデル算出部
１２３ ドレインラグモデル算出部
１２４ ゲートバイアス電圧モデル算出部
１２５ ドレインバイアス電圧モデル算出部
２１１ 利得補正部
２１２ 位相補正部
２２１，２２２ ＤＡＣ
２３０ 直交変調部
２４０ マイクロ波電力増幅器
２５１ カプラ
２５２ 減衰器
２５３ 周波数変換部
２５４ ＡＤＣ
２５５ 直交復調部
３１０ 入力部
３２０ トランジスタ
３３０ 抵抗
４１１〜４１７，４１１ａ〜４１７ａ，４１１ｂ〜４１７ｂ，５１１，６２１〜６２３，９３１〜９３６，９５１〜９５４ 乗算部
４２１〜４２７，４２１ａ〜４２６ａ，４２１ｂ〜４２６ｂ，５２１，６１１〜６１６，９１１〜９１５ 加算部
４３１〜４３３ 遅延部
６３１，６３２，７１１，７１２，８１１，８１２，９４１〜９４７ ＬＵＴ
７２０，８２０ 加算器
９２１〜９２４ 減算部
１００１〜１００４ スペクトル
Ｖｔｈ０ 基準温度
ｇ０ ノーマライズゲイン
Ｖｂｄ０ 基準ドレインバイアス電圧
ｔ１，ｔ２ 供給線
ｔ３〜ｔ８ トランスミッションライン
ｃ１〜ｃ４ バイパス容量
ｃ５〜ｃ７ コンデンサ

Claims (8)

  1. 信号に歪み特性を与える増幅器の複数の状態変数であってメモリ効果を有する各状態変数を算出する状態変数算出部と、
    前記状態変数算出部によって算出された各状態変数に基づいて前記増幅器による信号の歪み特性を算出する特性算出部と、
    前記特性算出部によって算出された歪み特性を出力する出力部と、
    を備えることを特徴とする算出装置。
  2. 前記状態変数算出部は、前記各状態変数の少なくともいずれかを、前記増幅器へ入力される信号に基づいて算出することを特徴とする請求項１に記載の算出装置。
  3. 前記状態変数算出部は、前記各状態変数に含まれる第一状態変数を、算出した前記各状態変数のうちの前記第一状態変数と異なる第二状態変数に基づいて算出することを特徴とする請求項１または２に記載の算出装置。
  4. 前記増幅器の状態変数であってメモリ効果を有さない状態変数を算出する第二状態変数算出部を備え、
    前記状態変数算出部は、前記各状態変数の少なくともいずれかを、前記第二状態変数算出部によって算出された状態変数に基づいて算出することを特徴とする請求項１〜３のいずれか一つに記載の算出装置。
  5. 前記特性算出部は、前記増幅器へ入力される信号および前記各状態変数に基づいて前記歪み特性を算出することを特徴とする請求項１〜４のいずれか一つに記載の算出装置。
  6. 信号に歪み特性を与える増幅器の複数の状態変数であってメモリ効果を有する各状態変数を算出する状態変数算出部と、
    前記状態変数算出部によって算出された各状態変数に基づいて前記増幅器による信号の歪み特性を算出する特性算出部と、
    前記特性算出部によって算出された歪み特性に基づく補正係数を算出する補正係数算出部と、
    前記補正係数算出部によって算出された補正係数に基づいて、前記増幅器へ入力される信号を補正する補正部と、
    を備えることを特徴とする歪み補正装置。
  7. 信号を増幅する増幅器と、
    前記信号に歪み特性を与える前記増幅器の複数の状態変数であってメモリ効果を有する各状態変数を算出する状態変数算出部と、
    前記状態変数算出部によって算出された各状態変数に基づいて前記増幅器による信号の歪み特性を算出する特性算出部と、
    前記特性算出部によって算出された歪み特性に基づく補正係数を算出する補正係数算出部と、
    前記補正係数算出部によって算出された補正係数に基づいて、前記増幅器へ入力される信号を補正する補正部と、
    を備えることを特徴とする増幅装置。
  8. 信号に歪み特性を与える増幅器の複数の状態変数であってメモリ効果を有する各状態変数を算出し、
    算出された各状態変数に基づいて前記増幅器による信号の歪み特性を算出し、
    算出された歪み特性を出力する、
    ことを特徴とする算出方法。
JP2010040141A 2010-02-25 2010-02-25 算出装置、歪み補正装置、増幅装置および算出方法 Withdrawn JP2011176689A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010040141A JP2011176689A (ja) 2010-02-25 2010-02-25 算出装置、歪み補正装置、増幅装置および算出方法
US13/018,741 US8390375B2 (en) 2010-02-25 2011-02-01 Calculating apparatus, distortion correcting apparatus, amplifying apparatus, and calculating method
EP11154795A EP2362542B1 (en) 2010-02-25 2011-02-17 Calculating apparatus, distortion correcting apparatus, amplifying apparatus, and calculating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010040141A JP2011176689A (ja) 2010-02-25 2010-02-25 算出装置、歪み補正装置、増幅装置および算出方法

Publications (1)

Publication Number Publication Date
JP2011176689A true JP2011176689A (ja) 2011-09-08

Family

ID=44121431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010040141A Withdrawn JP2011176689A (ja) 2010-02-25 2010-02-25 算出装置、歪み補正装置、増幅装置および算出方法

Country Status (3)

Country Link
US (1) US8390375B2 (ja)
EP (1) EP2362542B1 (ja)
JP (1) JP2011176689A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015061106A (ja) * 2013-09-17 2015-03-30 富士通株式会社 歪補償装置、送信装置および歪補償方法
JP2017212702A (ja) * 2016-05-27 2017-11-30 日本電気株式会社 歪補償回路、歪補償方法及び送信装置
KR20180025948A (ko) * 2015-07-02 2018-03-09 자일링크스 인코포레이티드 이동 평균 및 크기 이중 경로 디지털 전치왜곡
JPWO2017175295A1 (ja) * 2016-04-05 2018-07-19 三菱電機株式会社 増幅器
KR20190085050A (ko) * 2016-11-17 2019-07-17 자일링크스 인코포레이티드 전력 증폭기에 대한 전치왜곡 방법 및 그를 위한 회로
WO2024033993A1 (ja) * 2022-08-09 2024-02-15 三菱電機株式会社 歪み補償装置、歪み補償方法及び送信装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362869B2 (en) * 2011-07-13 2016-06-07 Nokia Solutions And Networks Oy Signal predistortion for non-linear amplifier
EP3000175B1 (en) 2013-05-20 2019-02-27 Analog Devices, Inc. Relaxed digitization system linearization
US9825657B2 (en) * 2016-01-12 2017-11-21 Google Inc. Digital pre-distortion linearization for mobile communication
US9974038B2 (en) * 2016-06-30 2018-05-15 Macom Technology Solutions Holdings, Inc. Circuits and operating methods thereof for correcting phase errors caused by gallium nitride devices
US11387790B2 (en) * 2019-01-24 2022-07-12 Analog Devices International Unlimited Company Power semiconductor device with charge trapping compensation
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
US11533070B2 (en) 2019-12-23 2022-12-20 Analog Devices International Unlimited Company Systems and methods of compensating for narrowband distortion in power semiconductor devices
US11563409B2 (en) 2020-10-26 2023-01-24 Analog Devices International Unlimited Company Configurable non-linear filter for digital pre-distortion
US11251819B1 (en) * 2020-12-23 2022-02-15 Xilinx, Inc. Thermal effect mitigation for digital pre-distortion
WO2023117083A1 (en) * 2021-12-22 2023-06-29 Telefonaktiebolaget Lm Ericsson (Publ) Mitigation of memory effects in a power amplifier
US12040753B2 (en) * 2022-05-13 2024-07-16 Analog Devices, Inc. Digital predistortion with neural-network-assisted physical modeling of envelope features

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4597100B2 (ja) 1997-09-05 2010-12-15 富士通株式会社 高周波電力増幅器用非線形補償回路
US6288610B1 (en) 1998-03-19 2001-09-11 Fujitsu Limited Method and apparatus for correcting signals, apparatus for compensating for distortion, apparatus for preparing distortion compensating data, and transmitter
US6118335A (en) * 1999-05-06 2000-09-12 Nortel Networks Corporation Method and apparatus for providing adaptive predistortion in power amplifier and base station utilizing same
JP4607421B2 (ja) 2002-11-29 2011-01-05 富士通株式会社 パラメタ抽出方法およびパラメタ抽出プログラム
JP2006227847A (ja) 2005-02-17 2006-08-31 Fujitsu Ltd パラメータ抽出方法およびパラメータ抽出プログラム
WO2007004252A1 (ja) 2005-06-30 2007-01-11 Fujitsu Limited 歪補償回路を有する電力増幅器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015061106A (ja) * 2013-09-17 2015-03-30 富士通株式会社 歪補償装置、送信装置および歪補償方法
KR20180025948A (ko) * 2015-07-02 2018-03-09 자일링크스 인코포레이티드 이동 평균 및 크기 이중 경로 디지털 전치왜곡
KR102565373B1 (ko) * 2015-07-02 2023-08-08 자일링크스 인코포레이티드 이동 평균 및 크기 이중 경로 디지털 전치왜곡
JPWO2017175295A1 (ja) * 2016-04-05 2018-07-19 三菱電機株式会社 増幅器
JP2017212702A (ja) * 2016-05-27 2017-11-30 日本電気株式会社 歪補償回路、歪補償方法及び送信装置
KR20190085050A (ko) * 2016-11-17 2019-07-17 자일링크스 인코포레이티드 전력 증폭기에 대한 전치왜곡 방법 및 그를 위한 회로
JP2020504926A (ja) * 2016-11-17 2020-02-13 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ 電力増幅器のプリディストーションの方法および回路
KR102555331B1 (ko) * 2016-11-17 2023-07-12 자일링크스 인코포레이티드 전력 증폭기에 대한 전치왜곡 방법 및 그를 위한 회로
JP7541437B2 (ja) 2016-11-17 2024-08-28 ザイリンクス インコーポレイテッド 電力増幅器のプリディストーションの方法および回路
WO2024033993A1 (ja) * 2022-08-09 2024-02-15 三菱電機株式会社 歪み補償装置、歪み補償方法及び送信装置
JP7450801B1 (ja) 2022-08-09 2024-03-15 三菱電機株式会社 歪み補償装置、歪み補償方法及び送信装置

Also Published As

Publication number Publication date
EP2362542A2 (en) 2011-08-31
US20110204975A1 (en) 2011-08-25
EP2362542A3 (en) 2011-11-30
US8390375B2 (en) 2013-03-05
EP2362542B1 (en) 2012-11-21

Similar Documents

Publication Publication Date Title
JP2011176689A (ja) 算出装置、歪み補正装置、増幅装置および算出方法
US11129076B2 (en) Method and system for baseband predistortion linearization in multi-channel wideband communication systems
US9214969B2 (en) Scalable digital predistortion system
Woo et al. A hybrid digital/RF envelope predistortion linearization system for power amplifiers
US8030997B2 (en) Resource efficient adaptive digital pre-distortion system
CN101911477B (zh) 前置补偿器
US7755425B2 (en) Method and apparatus for reducing frequency memory effects in RF power amplifiers
US20060209984A1 (en) Transmitter with an envelope tracking power amplifier utilizing digital predistortion of the signal envelope
US20030063686A1 (en) System and method for predistorting a signal using current and past signal samples
KR20160143556A (ko) 적응형 디지털 전치 왜곡을 위한 디바이스 및 방법
US8564368B1 (en) Digital Predistorter (DPD) structure based on dynamic deviation reduction (DDR)-based volterra series
KR101386239B1 (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
US8804872B1 (en) Dynamic determination of volterra kernels for digital pre-distortion
Mrabet et al. Optimized hardware for polynomial digital predistortion system implementation
US20060091949A1 (en) Signal correction by predistortion
Ivanov et al. Adaptable look-up tables for linearizing high power amplifiers
JP6720697B2 (ja) 歪補償回路、歪補償方法及び送信装置
GB2415308A (en) Memory effect predistortion for a transmit power amplifier in a telecommunications system
KR20010016864A (ko) 전력 증폭기의 사전 왜곡 선형화 방법 및 장치
KR20110030287A (ko) 전력 증폭기의 전치 왜곡 장치와 방법
Woo Hybrid digital/RF envelope predistortion linearization for high power amplifiers in wireless communication systems
Varahram et al. Power Amplifiers Linearization Based on Digital Predistortion with Memory Effects Used in CDMA
Nair et al. An overview of RF power amplifier digital predistortion techniques for wireless communication systems
KR20060098681A (ko) 무선 통신 시스템에서 전력 증폭기의 열적 기억 효과 보상장치 및 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130507