JPWO2017175295A1 - 増幅器 - Google Patents

Abstract

従来の増幅器は、消費電力を下げるためにアイドル電流を下げた場合、線形性が劣化するこという課題があった。本発明の増幅器は、バイアス電流を流すバイアス回路と、バイアス電流に対応する出力電流を流し、信号を増幅する増幅素子と、信号を検波し、検波した信号の振幅に応じた電流をバイアス電流から減算するバイアス電流減算回路と、バイアス電流減算回路より高い動作開始点を有し、信号を検波し、検波した信号の振幅に応じた電流をバイアス電流に加算するバイアス電流加算回路とを備える。

Description

本発明は、衛星通信、地上波マイクロ波通信、移動体通信に使用される増幅器に関するものである。

特許文献１には、従来の高周波増幅器が開示されている。従来の高周波増幅器は、高周波差動信号入力端子、高周波差動信号出力端子、高周波増幅素子、バイアス用ＦＥＴ、負荷抵抗、バイアス抵抗、定電流源、電源、入力電力検波用ＦＥＴ、カレントミラー用ＦＥＴから構成されている。

次に動作について説明する。まず、高周波差動信号が、高周波差動信号入力端子から入力される。高周波差動信号は、高周波増幅素子により増幅されて高周波差動信号出力端子から出力される。高周波増幅素子とバイアス用ＦＥＴとはカレントミラー回路を構成しているため、バイアス用ＦＥＴの電流は、高周波増幅素子に所定のカレントミラー比でコピーされる。バイアス用ＦＥＴの電流は、定電流源の出力電流により決定されるので、高周波増幅素子には、バイアス電流として、定電流源の出力電流が所定のカレントミラー比に応じて与えられる。

ここで、入力電力検波用ＦＥＴは、高周波入力信号の電力が増加すると、高周波信号が整流された結果として、ドレイン電流が増加する。増加したドレイン電流は、定電流源の出力電流に加算され、カレントミラー用ＦＥＴを介してバイアス用ＦＥＴに供給される。したがって、バイアス用ＦＥＴの電流は増加する。バイアス用ＦＥＴの電流が増加するので、バイアス用ＦＥＴとカレントミラー回路を構成する高周波増幅素子の電流も増加する。このように、従来の高周波増幅器は、高周波入力信号の電力に応じて、高周波増幅素子のバイアス条件を変化させることができる。

これにより、高い入力電力で高周波増幅器の利得の線形特性が下ぞりする領域では、入力電力に応じて高周波増幅器のバイアス電流を増加させる動作を行うことで、高い飽和電力を実現できる効果がある。ここで、下ぞりとは入力電力に対して利得圧縮が生じること（利得が低下すること）をいう。なお、上ぞりとは入力電力に対して利得拡大が生じること（利得が増加すること）をいう。

特開２０１０−２７３２８４号公報

従来の高周波増幅器は上記のように構成されるので高飽和特性が得られるが、消費電力を下げるために、高周波増幅素子１及び２の動作条件（バイアス条件）をＡ級動作からＢ級動作に近づけ、アイドル電流を下げた場合、高周波増幅素子１及び２の電流を増加させる機能しか持たないため、高入力電力時に利得の上ぞりが発生し、線形性が劣化するという課題がある。

この発明は、上記のような課題を解決するためになされたもので、増幅器のアイドル電流を下げた場合でも、線形性が劣化することを抑制できる増幅器を得ることを目的とする。

本発明の増幅器は、バイアス電流を流すバイアス回路と、バイアス電流に対応する出力電流を流し、信号を増幅する増幅素子と、信号を検波し、検波した信号の振幅に応じた電流をバイアス電流から減算するバイアス電流減算回路と、バイアス電流減算回路より高い動作開始点を有し、信号を検波し、検波した信号の振幅に応じた電流をバイアス電流に加算するバイアス電流加算回路とを備える。

この発明によれば、増幅器のアイドル電流を下げた場合でも、線形性が劣化することを抑制できる

この発明の実施の形態１に係る高周波増幅器の一構成例を示す回路図である。 この発明の実施の形態１に係る高周波増幅器の入力電力に対する電流特性を示す特性図である。 この発明の実施の形態１に係る高周波増幅器の入力電力に対するバイアス電流と利得特性との関係を示す説明図である。 この発明の実施の形態２にかかる高周波増幅器の一構成例を示す構成図である。 この発明の実施の形態２にかかる高周波増幅器の他の構成例を示す構成図である。

実施の形態１.
図１は、この発明の実施の形態１に係る高周波増幅器の一構成例を示す回路図である。
本高周波増幅器は、入力端子１、出力端子２、高周波増幅用トランジスタ３（増幅素子の一例）、負荷抵抗５、バイアス抵抗６、電源端子８、バイアス回路２１と、バイアス電流減算回路２２と、バイアス電流加算回路２３と、オフセット回路２４とを備える。

入力端子１は、高周波信号が入力される端子である。
出力端子２は、増幅された高周波信号が出力される端子である。
高周波増幅用トランジスタ３は、入力される高周波信号を増幅するトランジスタである。高周波増幅用トランジスタ３のゲート端子（制御端子）は、バイアス抵抗６を介してバイアス用とトランジスタ４のゲート端子に接続される。高周波増幅用トランジスタ３のドレイン端子（電流供給端子）は、負荷抵抗５及び出力端子２に接続される。高周波増幅用トランジスタ３のソース端子（被電流供給端子）は、ＧＮＤに接続される。高周波増幅用トランジスタ３は、ｎ型トランジスタであり、例えば、ＭＯＳ（Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、バイポーラトランジスタ、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）などが用いられる。

バイアス回路２１は、高周波増幅用トランジスタ３のドレイン電流に対応するバイアス電流が流れる回路である。バイアス回路２１は、バイアス用トランジスタ４（第１のトランジスタの一例）、カレントミラー用トランジスタ１２（第２のトランジスタの一例）、及び電流源７から構成される。バイアス用トランジスタ４は、高周波増幅用トランジスタ３とカレントミラーの関係になっており、バイアス用トランジスタ４に流れるバイアス電流は、所定のカレントミラー比で高周波増幅用トランジスタ３にコピーされる。カレントミラー比は、バイアス用トランジスタ４のサイズと高周波増幅用トランジスタ３のサイズとの比で決定される。バイアス用トランジスタ４のゲート端子は、ドレイン端子に接続され、抵抗６を介して高周波増幅用トランジスタ３のゲート端子に接続される。バイアス用トランジスタ４のドレイン端子は、電流源７及びカレントミラー用トランジスタ１２のドレイン端子に接続される。バイアス用トランジスタ４のソース端子は、ＧＮＤに接続される。カレントミラー用トランジスタ１２のソース端子は、電源端子８に接続され、バイアス用トランジスタ４にバイアス電流を供給する。電流源７は、カレントミラー用トランジスタ１２に並列に接続され、バイアス用トランジスタ４にオフセット電流を供給する。バイアス用トランジスタ４は、ｎ型トランジスタであり、カレントミラー用トランジスタ１２は、ｐ型トランジスタである。例えば、バイアス用トランジスタ４及びカレントミラー用トランジスタ１２には、ＭＯＳトランジスタ、バイポーラトランジスタ、ＦＥＴなどが用いられる。

バイアス電流減算回路２２は、高周波増幅用トランジスタ３の入力端子に並列接続され、高周波入力信号の電力を検波し、検波した電力に応じて、バイアス用トランジスタ４のバイアス電流から電流Ｉａを減算する回路である。バイアス電流減算回路２２は、入力電力検波用トランジスタ９（第３のトランジスタの一例）で構成される。入力電力検波用トランジスタ９のゲート端子は、入力端子１、抵抗６、及び高周波増幅用トランジスタ３のゲート端子に接続され、ドレイン端子は、電流源７、カレントミラー用トランジスタ１２のドレイン端子及びバイアス用トランジスタ４のドレイン端子に接続される。バイアス用トランジスタ４と入力電力検波用トランジスタ９とは、カレントミラーの関係にある。入力電力検波用トランジスタ９のバイアスは、高周波増幅用トランジスタ３のバイアスと同じである。例えば、高周波増幅用トランジスタ３のバイアスがＢ級であれば、入力電力検波用トランジスタ９のバイアスもＢ級である。また、入力電力検波用トランジスタ９のサイズは、高周波増幅器の効率を劣化させないために、高周波増幅用トランジスタ３と比較して十分小さくすることが望ましい。入力電力検波用トランジスタ９は、高周波増幅用トランジスタ３と同じタイプのトランジスタであり、例えば、ＭＯＳトランジスタ、バイポーラトランジスタ、ＦＥＴなどが用いられる。なお、バイアス電流減算回路２２は、入力電力を検波し、検波した電力に応じて自身の電流を制御する回路であれば、どのような回路であっても良い。

バイアス電流加算回路２３は、高周波入力信号の電力を検波し、検波した電力に応じてバイアス用トランジスタ４にバイアス電流を加算する回路である。バイアス電流加算回路２３は、入力電力検波用トランジスタ１０（第４のトランジスタの一例）、カレントミラー用トランジスタ１１（第５のトランジスタの一例）で構成される。入力電力検波用トランジスタ１０のゲート端子は、入力端子１、抵抗６、及び高周波増幅用トランジスタ３のゲート端子に接続され、ドレイン端子は、電流源１３、カレントミラー用トランジスタ１１のドレイン端子に接続され、ソース端子は、ＧＮＤに接続される。カレントミラー用トランジスタ１１のゲート端子は、自身のドレイン端子及びカレントミラー用トランジスタ１２のゲート端子に接続され、ドレイン端子は、入力検波用トランジスタ１０のドレイン端子及びオフセット回路２４に接続され、ソース端子は、電源端子８及びオフセット回路２４に接続される。カレントミラー用トランジスタ１１は、電源端子８から供給される電流を入力電力検波用トランジスタ１０に供給している。カレントミラー用トランジスタ１１とカレントミラー用トランジスタ１２とは、カレントミラーの関係になっており、カレントミラー用トランジスタ１１に流れる電流は、カレントミラー用トランジスタ１２にコピーされる。カレントミラー用トランジスタ１１は、ｐ型トランジスタであり、例えば、ＭＯＳトランジスタ、バイポーラトランジスタ、ＦＥＴなどが用いられる。

また、バイアス用トランジスタ４と入力電力検波用トランジスタ１０とは、カレントミラーの関係にある。入力電力検波用トランジスタ１０のバイアスは、高周波増幅用トランジスタ３のバイアスと同じである。例えば、高周波増幅用トランジスタ３のバイアスがＢ級であれば、入力電力検波用トランジスタ１０のバイアスもＢ級である。また、入力電力検波用トランジスタ１０のサイズは、高周波増幅器の効率を劣化させないために、高周波増幅用トランジスタ３と比較して十分小さくすることが望ましい。入力電力検波用トランジスタ９は、高周波増幅用トランジスタ３と同じタイプのトランジスタであり、例えば、ＭＯＳトランジスタ、バイポーラトランジスタ、ＦＥＴなどが用いられる。なお、バイアス電流加算回路２３は、入力電力を検波し、検波した電力に応じて自身の電流を制御する回路であれば、どのような回路であっても良い。また、バイアス電流加算回路２３は、オフセット回路２４を含む構成であっても良い。

オフセット回路２４は、バイアス電流加算回路２３の動作開始点をオフセットさせるために、電流源１３の電流をバイアス電流加算回路２３に供給する回路である。電流源１３の電流が大きいほど、オフセット量は大きくなり、バイアス電流加算回路２３の動作開始点は、高入力電力側にシフトする。ここで、電流源１３の電流と電流源７の電流との比は、カレントミラー用トランジスタ１１及びカレントミラー用トランジスタ１２から構成されるカレントミラー回路のカレントミラー比に対応している。電流源１３は、カレントミラー用トランジスタ１１に対して並列に接続される。例えば、電流源１３は、定電圧源に抵抗を装荷した回路やバンドギャップ電流源回路が用いられる。

次に、この発明の実施の形態１に係る高周波増幅器の動作について説明する。
高周波信号は、入力端子１から入力され、高周波増幅用トランジスタ３に入力される。この際、負荷抵抗４により入力インピーダンスが高くなっているため、バイアス用トランジスタ４に、高周波信号は実質、入力されない。高周波増幅用トランジスタ３は、高周波信号を増幅し、増幅した高周波信号を出力端子２から出力する。高周波信号の電力が低い場合は、高周波増幅用トランジスタ３とバイアス用トランジスタ４とは、カレントミラー回路を構成しているため、電流源７の電流が、カレントミラー比に応じて、電源端子８から高周波増幅用トランジスタ３に与えられる。

入力される高周波信号の電力が増加すると、入力電力検波用トランジスタ９は、整流作用によりドレイン電流Ｉａを増加させるため、高周波入力電力の増加量に応じて電流源７から出力されたバイアス電流ＩｂｉａｓからＩａを減算する動作を行う。

一方、入力電力検波用トランジスタ１０も、高周波信号の電力が増加するとドレイン電流Ｉｂを増加させるが、入力電力検波用トランジスタ１０は、カレントミラー用トランジスタ１１に接続されているので、増加したドレイン電流は、カレントミラー用トランジスタ１１及び１２を介してカレントミラー比倍されて、バイアス電流Ｉｂｉａｓに加算される。

ここで、電流源１３は、入力電力検波用トランジスタ１０に一定のオフセット電流を与えているため、入力電力検波用トランジスタ１０のドレイン電流が増加してオフセット電流を超えるまでは、カレントミラー用トランジスタ１１及び１２に、ドレイン電流は流れない。つまり、入力電力が小さいときには、入力電力検波用トランジスタ１０のドレイン電流は増加せず、カレントミラー用トランジスタ１１及び１２に、ドレイン電流は流れない。そして、一定の入力電力を超え、入力電力検波用トランジスタ１０のドレイン電流が電流源１３のオフセット電流を超えると、入力電力検波用トランジスタ１０の増加したドレイン電流（ΔＩｂ＝入力電力検波用トランジスタ１０のドレイン電流−電流源１３のオフセット電流）が、カレントミラー用トランジスタ１１及び１２を介してバイアス電流Ｉｂｉａｓに加算される。

図２は、この発明の実施の形態１に係る高周波増幅器の入力電力に対する電流特性を示す特性図である。
Ｉａは、入力電力検波用トランジスタ９のドレイン電流であり、Ｉｂは、入力電力検波用トランジスタ１０のドレイン電流であり、Ｉｂｉａｓは、バイアス用トランジスタ４のドレイン電流である。なお、バイアス用トランジスタ４と高周波増幅用トランジスタ３とは、カレントミラー回路を構成しているので、Ｉｂｉａｓは、高周波増幅用トランジスタ３のドレイン電流と対応する。

バイアス電流減算回路２２の入力電力検波用トランジスタ９は、入力電力の増加とともにドレイン電流を増加させるので、Ｉａは、入力電力に対して増加する。入力電力検波用トランジスタ９は、バイアス用トランジスタ４と並列に接続されており、Ｉａは、バイアス電流Ｉｂｉａｓから分岐した電流なので、Ｉａが増加する分、Ｉｂｉａｓは、減少する。つまり、入力電力検波用トランジスタ９は、ＩｂｉａｓからＩａを減算する動作を行う。そのため、図２において、−Ｉａの変化とＩｂｉａｓの変化とは対応している。

バイアス電流加算回路２３の入力電力検波用トランジスタ１０は、入力電力が増加し、所定の電力を超えるとドレイン電流Ｉｂを増加させ、カレントミラー用トランジスタ１１及び１２を介してバイアス電流Ｉｂｉａｓを増加させる。結果として、入力電力検波用トランジスタ１０は、入力電力検波用トランジスタ１０のドレイン電流の増加量ΔＩｂをバイアス用トランジスタ４のバイアス電流Ｉｂｉａｓに加算する動作を行う。そのため、図２において、入力電力が高い領域で、Ｉｂｉａｓの変化とＩｂの変化とは対応している。

入力電力検波用トランジスタ１０の動作開始点（Ｉｂの増加が開始する点）は、入力電力検波用トランジスタ９の動作開始点（Ｉａの増加が開始する点）と異なるが、これは、オフセット回路２４の電流源１３が、オフセット電流を入力電力検波用トランジスタ１０に供給しているためである。Ｉｂが電流源１３のオフセット電流を超えるまで、入力電力検波用トランジスタ１０は動作しないので、電流源１３は入力電力検波用トランジスタ９の動作開始点にオフセットを与えている。これにより、図２に示すように、高周波入力電力の増加に対してＩａが先に増加し、さらに入力電力が増加するとＩｂの増加が始まる特性となる。したがって、Ｉｂｉａｓは、まず、入力電力の増加にともない減少し、されに入力電力が増加すると増加するという特性になる。

図３は、この発明の実施の形態１に係る高周波増幅器の入力電力に対するバイアス電流と利得特性との関係を示す説明図である。
Ｉｂｉａｓは、バイアス用トランジスタ４のドレイン電流であり、高周波増幅用トランジスタ３のドレイン電流と対応する。実線は、上記で述べたバイアス制御を行う場合の利得特性であり、破線は、バイアス制御を行なわない場合の利得特性である。図３に示す線形領域では、バイアス電流減算回路２２の動作が支配的となり、バイアス電流Ｉｂｉａｓが減少する。Ｉｂｉａｓと高周波増幅用トランジスタ３の利得とは対応しているため、Ｉｂｉａｓが減少することにより、利得も減少する。バイアス制御がない場合、利得が増加する領域で、Ｉｂｉａｓが減少することにより、アイドル電流を下げた場合に生じる利得の上ぞりが抑制される。

さらに、入力電力が増加した飽和領域では、バイアス電流加算回路２３の動作が支配的となり、バイアス電流Ｉｂｉａｓが増加する。これにより、高周波増幅用トランジスタ３の利得が増加するため、利得の下ぞりが抑制され、飽和電力が増加する。したがって、本実施の形態による高周波増幅器は、広い入力電力範囲にわたって線形性（利得の平坦性）を改善することができる。

以上のように、実施の形態１の高周波増幅器によれば、利得の上ぞりが発生する線形領域では、バイアス電流Ｉｂｉａｓを減少させ、利得の下ぞりが発生する飽和領域ではバイアス電流Ｉｂを増加させるので、アイドル電流を低下させても線形性を改善できる。

なお、電流源１３が出力するオフセット電流を調整することでバイアス電流の低減と増加を切り替える入力電力点を可変させることができ、高周波増幅用トランジスタ３の利得特性に応じてバイアス電流を適宜調整することができる。

実施の形態２.
図４は、この発明の実施の形態２にかかる高周波増幅器の一構成例を示す構成図である。
図４において、図１と同一符号は、同一または相当部分を示しているため、説明を省略する。実施の形態２に係る高周波増幅器は、実施の形態１におけるオフセット回路２４の代わりにオフセット回路２４ａを設け、オフセット回路２４ａをバイアス用トランジスタ１４（第６のトランジスタの一例）、カレントミラー用トランジスタ１５（第７のトランジスタの一例）及び１６（第８のトランジスタの一例）で構成したものである。

オフセット回路２４ａにおいて、カレントミラー用トランジスタ１５とカレントミラー用トランジスタ１６とは、カレントミラー回路を構成しており、カレントミラー用トランジスタ１６のドレイン端子は、バイアス用トランジスタ１４のドレイン端子と接続されている。バイアス用トランジスタ１４のゲート端子は、電源端子２５と接続されている。カレントミラー用トランジスタ１５は、カレントミラー用トランジスタ１１に並列に接続されている。カレントミラー用トランジスタ１５及びカレントミラー用トランジスタ１６は、ｐ型トランジスタである。

次に、実施の形態２に係る高周波増幅器の動作について説明する。オフセット回路２４ａの動作以外は、実施の形態１と同じであるため、オフセット回路２４ａの動作を説明する。

オフセット回路２４ａにおいて、バイアス用トランジスタ１４は、電源端子２５が供給するゲート電圧に応じてドレイン電流を流す。バイアス用トランジスタ１４のドレイン電流は、カレントミラー用トランジスタ１５を介して、バイアス用トランジスタ１４に流れるため、カレントミラー用トランジスタ１５のドレイン電流は、バイアス用トランジスタ１４のドレイン電流と等しい。カレントミラー用トランジスタ１５とカレントミラー用トランジスタ１６とはカレントミラー回路を構成しているため、カレントミラー用トランジスタ１５のドレイン電流は、所定のカレントミラー比でカレントミラー用トランジスタ１６にコピーされる。カレントミラー用トランジスタ１６は、コピーされたドレイン電流をバイアス加算回路２３に供給する。このように、オフセット回路２４ａは、カレントミラー回路を用いてバイアス用トランジスタ１４のドレイン電流をコピーして、バイアス加算回路２３に供給するので、一定の電流を供給する電流源として動作する。

以上で明らかなように、この実施の形態２によれば、カレントミラー回路を用いてオフセット電流源を構成するので、実施の形態１の効果に加えて、集積回路上にオフセット電流源を小型に構成できるという効果がある。

ここでは、単相構成の高周波増幅器を示したが、本発明の高周波増幅器は、差動構成であっても良い。
図５は、この発明の実施の形態２にかかる高周波増幅器の他の構成例を示す構成図である。
図５の高周波増幅器は、図４の高周波増幅器を差動構成としたものでああり、図５において、図４と同一符号を付した符号は、同一または相当部分を示しているため、説明を省略する。高周波増幅用トランジスタ３ａ及び３ｂは、高周波増幅用トランジスタ３に対応し、バイアス用トランジスタ４とカレントミラー回路を構成している。バイアス抵抗６ａ及び６ｂは、抵抗６と対応している。入力検波用トランジスタ９ａ及び９ｂは、入力検波用トランジスタ９と対応し、入力検波用トランジスタ１０ａ及び１０ｂは、入力検波用トランジスタ１０に対応する。負荷抵抗５ａ及び５ｂは、負荷抵抗５に対応する。バイアス電流減算回路２３ａは、バイアス電流減算回路２３に対応しており、入力検波用トランジスタが差動回路の構成になっている。入力電力検波用トランジスタ１０ａ及び１０ｂは、入力電力検波用トランジスタ１０に対応している。

高周波増幅用トランジスタ及び入力検波用トランジスタを差動構成としても、図４の高周波増幅器と同様の効果が得られる。また、差動構成にすることにより、高周波差動信号を増幅することが可能となり、良好な雑音性能を得ることができる。

本願発明は、その発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１ １ａ 入力端子、２ ２ａ 出力端子、３ ３ａ ３ｂ 高周波増幅用トランジスタ、４ バイアス用トランジスタ、５ ５ａ ５ｂ 負荷抵抗、６ ６ａ ６ｂ バイアス抵抗、７ 電流源、８ 電源端子、９ ９ａ ９ｂ 入力電力検波用トランジスタ、１０ １０ａ １０ｂ 入力電力検波用トランジスタ、１１ カレントミラー用トランジスタ、 １２ カレントミラー用トランジスタ、１３ 電流源、１４ バイアス用トランジスタ、１５ カレントミラー用トランジスタ、１６ カレントミラー用トランジスタ、２１ ２１ａ バイアス回路、２２ ２２ａ バイアス電流減算回路、２３ ２３ａ バイアス電流加算回路、２４ ２４ａ オフセット回路、２５ 電源端子。

Claims (5)

1. バイアス電流を流すバイアス回路と、
   前記バイアス電流に対応する出力電流を流し、信号を増幅する増幅素子と、
   前記信号を検波し、検波した前記信号の振幅に応じた電流を前記バイアス電流から減算するバイアス電流減算回路と、
   前記バイアス電流減算回路より高い動作開始点を有し、前記信号を検波し、検波した前記信号の振幅に応じた電流を前記バイアス電流に加算するバイアス電流加算回路と、
   を備えたことを特徴とする増幅器。
2. 前記バイアス電流加算回路に接続され、前記動作開始点をオフセットさせるオフセット電流を供給する電流源を備え、
   前記バイアス回路と前記バイアス電流加算回路とはカレントミラーの関係にあることを特徴とする請求項１に記載の増幅器。
3. 前記バイアス回路は、前記増幅素子とカレントミラーの関係にある第１のトランジスタと、前記第１のトランジスタに前記バイアス電流を供給する第２のトランジスタとを有し、
   前記バイアス電流減算回路は、前記第２のトランジスタに接続され、前記信号を検波し、検波した前記信号の振幅に応じた電流を前記バイアス電流から減算する第３のトランジスタを有し、
   前記バイアス電流加算回路は、前記信号を検波し、検波した前記信号の振幅に応じて電流を流す第４のトランジスタと、前記第４のトランジスタに電流を供給し、前記第２のトランジスタとカレントミラーの関係にある第５のトランジスタと、前記第５のトランジスタに並列に接続された前記電流源とを有することを特徴とする請求項２に記載の増幅器。
4. 前記電流源は、
   被電流供給端子が接地された第６のトランジスタと、
   前記第６のトランジスタに接続され、第６のトランジスタに電流を供給する第７のトランジスタと、
   前記第７のトランジスタとカレントミラーの関係にあって、前記バイアス電流加算回路に接続される第８のトランジスタと、
   を備えたことを特徴とする請求項２に記載の増幅器。
5. 前記増幅素子、前記バイアス電流減算回路及び前記バイアス電流加算回路は、差動回路であることを特徴とする請求項２に記載の増幅器。

Images