JP2005184258A

JP2005184258A - 高周波増幅器

Info

Publication number: JP2005184258A
Application number: JP2003419967A
Authority: JP
Inventors: Shintaro Shinjo; 真太郎新庄; Kenji Suematsu; 憲治末松; Kazuyuki Totani; 一幸戸谷; Kenji Yoshida; 憲司吉田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-12-17
Filing date: 2003-12-17
Publication date: 2005-07-07

Abstract

【課題】従来の高周波増幅器のひずみ補償回路は、通過損失により増幅器の高利得化を実現することが困難で、かつ、入力電力に対する利得の変曲点が制御できない。
【解決手段】この発明の高周波増幅器は、NPNバイポーラトランジスタを増幅素子とした増幅器と、この増幅素子にベースバイアス電圧を供給するバイアス回路と、このバイアス回路を調整する制御回路とによって構成されるひずみ補償増幅器と、このひずみ補償増幅器によりひずみ補償される主増幅器から構成され、前記ひずみ補償増幅器は、バイアス回路がカレントミラー形バイアス回路にＰ形カレントミラー回路と定電流源を付加した構成にされ、且つ前記Ｐ形カレントミラー回路のミラー比が前記制御回路によって調整されることにより利得の逆ぞり特性を有する構成された。
【選択図】図１

Description

この発明は、衛星通信、地上波マイクロ波通信、移動体通信等に使用される高周波増幅器に関するものである。

一般に高周波では主増幅器の非線形性を打ち消すような特性を有するひずみ補償回路を入力側もしくは出力側に組み合わせることによって低ひずみな増幅器を実現する。

図７は例えば従来例として、特開平11-355055号公報に記述されているひずみ補償回路の構成を示す回路図である。図７において、１０１及び１０２はキャパシタ、１０３は抵抗、１０４はインダクタ、１０５は抵抗、１０６はダイオード、１０７は直流電源、１０８は入力端子、１０９は出力端子とする。

ここでは、抵抗１０５及びインダクタ１０４を介して順方向にバイアスされたダイオード１０６が入力端子１０８と出力端子１０９との間に信号路に対して並列に接続されている。なお、インダクタ１０４と抵抗１０５とが順方向にバイアスされたダイオード１０６に直列に接続されているが、インダクタ１０４または抵抗１０５の少なくともいずれか一つのみ順方向にバイアスされたダイオード１０６に直列に接続されればよい。

次に動作について説明する。図８に入力電力に対する利得、通過位相特性を示す。図８より、入力電力Pinの増加に対し、利得Gainが増加し、位相Phaseが遅れる特性が得られることが分かる。

従って、上記従来例によれば、抵抗１０３と直流電源１０７が直列に接続された回路と、インダクタ１０４と抵抗１０５と順方向にバイアスされたダイオード１０６が直列に接続された回路とが、入力端子１０８と出力端子１０９間の信号路に対してそれぞれ並列に接続され、当該信号路の入力側及び出力側にはキャパシタ１０１及び１０２が直列に接続されて前段または後段に接続される増幅器の振幅位相と逆特性をもつことにより振幅位相を低減するひずみ補償回路を構成したので、小形でモノリシック化が可能なひずみ補償回路を得ることができる。

特開平11-355055号公報

上述の従来例のひずみ補償回路は、通過損失が生じるために増幅器の高利得化を実現することは困難である。

さらに上述の従来例のベースバイアス回路においては、入力電力に対する利得の変曲点を制御することはできない。

本発明は上記のような問題点を解決するためになされたもので、ひずみ補償増幅器のバイアス回路を制御することにより主増幅器の振幅位相と逆特性を実現したため高利得化が容易で且つ低ひずみな増幅器を実現することを可能にする。

この発明の高周波増幅器は、NPNバイポーラトランジスタを増幅素子とした増幅器と、この増幅素子にベースバイアス電圧を供給するバイアス回路と、このバイアス回路を調整する制御回路とによって構成されるひずみ補償増幅器と、このひずみ補償増幅器によりひずみ補償される主増幅器から構成される高周波増幅器において、
前記ひずみ補償増幅器は、バイアス回路がカレントミラー形バイアス回路にＰ形カレントミラー回路と定電流源を付加した構成にされ、このバイアス回路の出力が前記制御回路によって調整されることにより利得が主増幅器の利得とは逆特性を有する構成される。

本発明の低ひずみ増幅器においては、バイアス回路を構成するＰ形カレントミラー回路のミラー比を主増幅器の利得特性と反特性を実現するように制御回路により制御することによって、互いに利得の非線形性を打ち消し合い高利得で低ひずみな増幅器を実現する。

実施の形態１．
図１は本発明の実施の形態１を示した回路図であり、１はひずみ補償増幅器を構成する増幅器、２はBJT、HBT等のNPNバイポーラトランジスタである増幅素子、３は高周波入力端子、４は出力バイアス印加素子、５は電源端子、６はベースバイアス回路、７は入力バイアス印加用インダクタ、８はNPNバイポーラトランジスタ２とカレントミラー回路を構成するNPNバイポーラトランジスタ、９はカレントミラー回路のベース電流を補償するNPNバイポーラトランジスタ、１０は電流源、１１及び１３はNPNバイポーラトランジスタ９のコレクタ電流を基準電流としカレントミラー回路を構成する２つのPNPバイポーラトランジスタ、１２及び１４は抵抗、１５は電源端子、１６は主増幅器、１７は主増幅器を構成する増幅素子、１８は入力バイアス印加素子、１９及び２１は電源端子、２０は出力バイアス印加素子、２２は高周波出力端子、２３はベースバイアス回路６を制御する制御回路である。ここで、増幅器１、ベースバイアス回路６及び制御回路２３から構成される回路をひずみ補償増幅器とする。

次に動作について説明する。図１に示すひずみ補償増幅器においては、高周波入力端子３から出力された高周波信号は増幅素子２に入力し増幅された後、主増幅器１６へと出力される。増幅素子２のベース電圧及びベース電流はバイアス回路６より供給され、コレクタ電流及びコレクタ電圧は電源端子５より供給される。図１に示す主増幅器１６においては、ひずみ補償増幅器を構成する増幅器１から入力された高周波信号は増幅素子１７によって増幅された後、高周波出力端子２２へと出力される。増幅素子１７のベース電圧及びベース電流は電源端子１９より供給され、コレクタ電圧及びコレクタ電流は電源端子２１より供給される。

さらに、図１に示すバイアス回路６においては、高周波入力信号が増加しベース電流が増加した場合には、PNPバイポーラトランジスタ１１及びPNPバイポーラトランジスタ１３からなるＰ形カレントミラー回路によってベース電流が高周波入力信号の増加よりもさらに増加し補償される。ここで、PNPバイポーラトランジスタ１１及びPNPバイポーラトランジスタ１３からなるＰ形カレントミラー回路のミラー比を１より大きくすることによって、ベース電流の補償量を増加させることができる。

図２は増幅器１の入力電力に対する利得特性を示す。図２より、入力電力（Pin）の増加に対し、利得（Gain）は曲線的に増加、本実施の形態では円弧状に増加する逆ぞり特性を有することが分かる。さらに、PNPバイポーラトランジスタ１１及びPNPバイポーラトランジスタ１３からなるＰ形カレントミラー回路のミラー比を大きくすることによって、利得の増加量を大きくすることが可能となるということが分かる。

さらに、図１に示す制御回路２３においては、主増幅器１６の利得特性に応じて、１１及び１３からなるＰ形カレントミラー回路のミラー比を制御する働きをもつ。主増幅器１６の利得特性と反特性を実現するようにひずみ補償増幅器を制御することによって、全体として利得の非線形性を打ち消し合い低ひずみな増幅器を実現することができる。

以上より、本発明の実施の形態１による低ひずみ増幅器においては、１１及び１３からなるＰ形カレントミラー回路のミラー比を主増幅器１６の利得特性と反特性を実現するように制御回路２３により制御することによって、互いに利得の非線形性を打消合い低ひずみな増幅器を実現する。ここで、主増幅器１６の利得特性としては入力電力に対して下ぞりの特性であることが望まれる。

さらに、本発明の実施の形態１による低ひずみ増幅器においては、ひずみ補償増幅器は正の利得を有するため、高利得特性を実現することが容易である。

高周波入力信号が変調波である場合には、バイアス回路を変調波エンベロープに追従させるために高い遮断周波数をもつP形トランジスタを用いる必要がある。また、変調波エンベロープを阻止するキャパシタを採用することは望まれない。

電流源１０は例えば定電圧の電圧源に抵抗を装荷した回路でもよいし、バンドギャップ形回路でもよい。

実施の形態２．
図３は本発明の実施の形態２を示す回路図であり、１はひずみ補償増幅器を構成する増幅器、２はBJT、HBT等のNPNバイポーラトランジスタである増幅素子、３は高周波入力端子、４は出力バイアス印加素子、５は電源端子、６はベースバイアス回路、２４は入力バイアス印加用抵抗、８は２とカレントミラーを構成するNPNバイポーラトランジスタ、９はカレントミラーのベース電流を補償するNPNバイポーラトランジスタ、１０は電流源、１１及び１３は９のコレクタ電流を基準電流としカレントミラーを構成する２つのPNPバイポーラトランジスタ、１２及び１４は抵抗、１５は電源端子、１６は主増幅器、１７は主増幅器を構成する増幅素子、１８は入力バイアス印加素子、１９及び２１は電源端子、２０は出力バイアス印加素子、２２は高周波出力端子、２３は制御回路である。ここで、１、６及び２３から構成される回路をひずみ補償増幅器とする。

次に動作について説明する。図３に示すひずみ補償増幅器においては、高周波入力端子１から出力された高周波信号は増幅素子２に入力し増幅された後、主増幅器１６へと出力される。増幅素子２のベース電圧及びベース電流はバイアス回路６より供給され、同じく増幅素子２のコレクタ電流及びコレクタ電圧は電源端子５より供給される。図３に示す主増幅器１６においては、ひずみ補償増幅器から入力された高周波信号は増幅素子１７によって増幅された後、高周波出力端子２２へと出力される。増幅素子１７のベース電圧及びベース電流は１９より供給され、同じく増幅素子１７のコレクタ電圧及びコレクタ電流は２１より供給される。

さらに、図３に示すバイアス回路６においては、バイアス印加用素子として抵抗２４を用いている。従って、入力電力が増加しベース電流が増加した場合、ベース電圧降下が生じる。図４に増幅器１の入力電力に対する利得特性を示す。抵抗２４の抵抗値を大きくするほど、入力電力が大きくなった場合に利得の低下量は大きくなり、曲線的に減少、本実施の形態では円弧状に減少する下ぞり特性を有することが分かる。

さらに、図３に示す制御回路２３においては、主増幅器１６の利得特性に応じて、抵抗２４の値を制御する働きをもつ。主増幅器１６の利得特性と反特性を実現するようにひずみ補償増幅器を制御することによって、全体として利得の非線形性を打ち消し合い低ひずみな増幅器を実現することができる。

以上より、本発明の実施の形態２による低ひずみ増幅器においては、抵抗２４の値を主増幅器１６の利得特性と反特性を実現するように制御回路２３により制御することによって、互いに利得の非線形性を打ち消し合い低ひずみな増幅器を実現する。ここで、主増幅器１６の利得特性としては入力電力に対して上ぞりの特性であることが望まれる。

さらに、本発明の実施の形態２による低ひずみ増幅器においては、ひずみ補償増幅器は正の利得を有するため、高利得特性を実現することが容易である。

電流源１０は例えば定電圧電圧源に抵抗を装荷した回路でもよいし、バンドギャップ形回路でもよい。

実施の形態３．
図５は本発明の実施の形態３を示した図であり、１はひずみ補償増幅器を構成する増幅器、２はBJT、HBT等のNPNバイポーラトランジスタである増幅素子、３は高周波入力端子、４は出力バイアス印加素子、５は電源端子、６はベースバイアス回路、７は入力バイアス印加用インダクタ、８は増幅素子２とカレントミラーを構成するNPNバイポーラトランジスタ、９はカレントミラーのベース電流を補償するNPNバイポーラトランジスタ、１０は電流源、２５は電流源１０を構成する抵抗、２６は同じく電流源１０を実現する電源端子、１１及び１３はNPNバイポーラトランジスタ９のコレクタ電流を基準電流としカレントミラーを構成する２つのPNPバイポーラトランジスタ、１２及び１４は抵抗、１５は電源端子、１６は主増幅器、１７は主増幅器１６を構成する増幅素子、１８は入力バイアス印加素子、１９及び２１は電源端子、２０は出力バイアス印加素子、２２は高周波出力端子、２３は制御回路である。ここで、１、６及び２３から構成される回路をひずみ補償増幅器とする。

次に動作について説明する。図５に示すひずみ補償増幅器においては、高周波入力端子１から出力された高周波信号は増幅素子２に入力し増幅された後、主増幅器１６へと出力される。増幅素子２のベース電圧及びベース電流はバイアス回路６より供給され、同じく増幅素子２のコレクタ電流及びコレクタ電圧は電源端子５より供給される。図５に示す主増幅器１６においては、ひずみ補償増幅器から入力された高周波信号は増幅素子１７によって増幅された後、高周波出力端子２２へと出力される。増幅素子１７のベース電圧及びベース電流は１９より供給され、同じく増幅素子１７のコレクタ電圧及びコレクタ電流は２１より供給される。

さらに、図５に示す電流源１０においては、抵抗２５と電源端子２６により構成されている。抵抗２５の値を変化させることにより、ひずみ補償増幅器の初期電流値を制御することが可能となる。図６に入力電力に対する利得特性を示す。抵抗２５の抵抗値を大きくし、初期電流を大きく設定することによって、利得が低下する入力レベルを高くすることができることが分かる。

さらに、図５に示す制御回路２３においては、主増幅器１６の利得特性に応じて、抵抗２５の値を制御する働きをもつ。主増幅器１６の利得特性の変曲点に応じてひずみ補償増幅器のバイアス条件を制御することによって、利得の非線形性を打ち消し合うことが可能となる。

以上より、本発明の実施の形態３による低ひずみ増幅器においては、抵抗２５の値を主増幅器１６の利得特性の変曲点に応じて制御回路２３により制御することによって、互いに利得の非線形性を打ち消し合い低ひずみな増幅器を実現する。

さらに、本発明の実施の形態３による低ひずみ増幅器においては、ひずみ補償増幅器は正の利得を有するため、高利得特性を実現することが容易である。

さらに、本発明の実施の形態１もしくは２と本発明の実施の形態３とを組み合わせることによって、いかなる主増幅器の利得特性に対しても互いに利得の非線形性を打ち消し合うことが容易となる。

衛星通信、地上波マイクロ波通信、移動体通信等に使用される高周波増幅器に適用し、高利得で低ひずみな増幅器を実現する。

本発明の実施の形態１を示す回路図である。実施の形態１におけるひずみ補償増幅器の入力電力に対する利得特性図である。本発明の実施の形態２を示す回路図である。実施の形態２におけるひずみ補償増幅器の入力電力に対する利得特性図である。本発明の実施の形態３を示す回路図である。実施の形態３におけるひずみ補償増幅器の入力電力に対する利得特性図である。従来のひずみ補償回路の回路図である。従来のひずみ補償回路の入力電力に対する利得、通過位相特性図である。

符号の説明

１：増幅器、２：増幅素子、３：高周波入力端子、４：出力バイアス印加素子、５：電源端子、６：ベースバイアス回路、７：入力バイアス印加用インダクタ、８、９、１１、１３：NPNバイポーラトランジスタ、１０：電流源、１２、１４、２５：抵抗、１５：電源端子、１６：主増幅器、１７：増幅素子、１８：入力バイアス印加素子、１９、２１：電源端子、２０：出力バイアス印加素子、２２：高周波出力端子、２３：制御回路、２４：入力バイアス印加用抵抗、２６：電源端子。

Claims

NPNバイポーラトランジスタを増幅素子とした増幅器と、この増幅素子にベースバイアス電圧を供給するバイアス回路と、このバイアス回路を調整する制御回路とによって構成されるひずみ補償増幅器と、このひずみ補償増幅器によりひずみ補償される主増幅器から構成される高周波増幅器において、
前記ひずみ補償増幅器は、バイアス回路がカレントミラー形バイアス回路にＰ形カレントミラー回路と定電流源を付加した構成にされ、このバイアス回路の出力が前記制御回路によって調整されることにより増幅器の利得が前記主増幅器の利得とは逆特性を有する構成されたことを特徴とする高周波増幅器。
前記ひずみ補償増幅器は、バイアス回路を構成するＰ形カレントミラー回路のミラー比が前記制御回路によって調整されることにより増幅器の利得が高周波入力の増加に従い曲線的に増加する逆ぞり特性を有する構成されたことを特徴とする請求項１記載の高周波増幅器。
前記ひずみ補償増幅器は、バイアス回路がカレントミラー形バイアス回路にＰ形カレントミラー回路と定電流源と直列抵抗を付加した構成にされ、且つ直列抵抗値を前記制御回路によって調整することにより増幅器の利得が高周波入力の増加に従い曲線的に減少する下ぞり特性を有する構成にされたことを特徴とする請求項１記載の高周波増幅器。
前記ひずみ補償増幅器は、バイアス回路がカレントミラー形バイアス回路にＰ形カレントミラー回路と定電流源と直列抵抗を付加した構成であり、且つ前記定電流源は抵抗を備え、この定電流源を構成する抵抗の抵抗値を前記制御回路によって調整することにより前記増幅器の利得の変曲点を制御可能とする機能を付加した構成にされたことを特徴とする請求項１乃至請求項３の何れかに記載の高周波増幅器。