CN117134716A - 一种用于高速数据传输的信号补偿方法及装置 - Google Patents

一种用于高速数据传输的信号补偿方法及装置 Download PDF

Info

Publication number
CN117134716A
CN117134716A CN202311398567.4A CN202311398567A CN117134716A CN 117134716 A CN117134716 A CN 117134716A CN 202311398567 A CN202311398567 A CN 202311398567A CN 117134716 A CN117134716 A CN 117134716A
Authority
CN
China
Prior art keywords
amplifier stage
signal
high frequency
transimpedance amplifier
transistor pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311398567.4A
Other languages
English (en)
Other versions
CN117134716B (zh
Inventor
娄佳宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyaohui Technology Co ltd
Original Assignee
Xinyaohui Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinyaohui Technology Co ltd filed Critical Xinyaohui Technology Co ltd
Priority to CN202311398567.4A priority Critical patent/CN117134716B/zh
Publication of CN117134716A publication Critical patent/CN117134716A/zh
Application granted granted Critical
Publication of CN117134716B publication Critical patent/CN117134716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42Modifications of amplifiers to extend the bandwidth
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12Neutralising, balancing, or compensation arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及计算机技术领域且提供一种用于高速数据传输的信号补偿方法及装置。方法包括:通过跨导放大级,转换第一差分电压信号为第一输出信号,其包括第一高频增益路径用于提供第一高频增益;通过跨阻放大级,转换所述第一输出信号为第二差分电压信号;通过反馈控制回路,调节第二差分电压信号的共模电压,其中跨导放大级还包括第二高频增益路径用于提供第二高频增益,第一差分电压信号通过第二高频增益路径被耦合到反馈控制回路;通过在跨导放大级和跨阻放大级之间的电感耦合回路,耦合第一输出信号到第二差分电压信号。如此实现了高增益和高带宽。

Description

一种用于高速数据传输的信号补偿方法及装置
技术领域
本申请涉及计算机技术领域,尤其涉及一种用于高速数据传输的信号补偿方法及装置。
背景技术
在高速数据传输中,随着系统复杂度提升和串口电路数据传输率提升,因为信道高频损耗、反射、串扰等因素,导致数据传输过程中的波形失真,从而使得接收端难以识别正确数据。一般在接收机和发射机中使用均衡器等电路来对信号中被信道损耗的高频部分进行补偿或者放大。随着高速系统数据率的要求越来越高,对能补偿的信号频率范围也就是带宽要求也越来越高。但是,现有技术中,用于补偿或者放大信号的电路、装置等难以同时做到高带宽和高增益。
为此,本申请提供了一种用于高速数据传输的信号补偿方法及装置,用于应对现有技术中的技术难题。
发明内容
第一方面,本申请提供了一种用于高速数据传输的信号补偿方法。所述信号补偿方法包括:通过跨导放大级,转换第一差分电压信号为第一输出信号,其中,所述跨导放大级包括第一高频增益路径用于提供第一高频增益;通过跨阻放大级,转换所述第一输出信号为第二差分电压信号;通过反馈控制回路,调节所述第二差分电压信号的共模电压,其中,所述跨导放大级还包括第二高频增益路径用于提供第二高频增益,所述第一差分电压信号通过所述第二高频增益路径被耦合到所述反馈控制回路;通过在所述跨导放大级和所述跨阻放大级之间的电感耦合回路,耦合所述第一输出信号到所述第二差分电压信号,其中,所述电感耦合回路的第一侧位于所述第一高频增益路径和所述反馈控制回路之间,所述电感耦合回路的第二侧位于所述跨阻放大级的负载电阻和所述跨阻放大级的输出端之间。
通过本申请的第一方面,应用于高速数据传输的相关应用,通过对信号中被信道损耗的高频部分进行补偿或者放大有助于克服因为如信道高频损耗而发生的信号波形失真问题,并且,通过跨导放大级作为第一级和跨阻放大级作为第二级的两级结构设计,实现了通过多个高频增益路径和反馈控制回路来改善信号补偿效果,以及,通过在跨导放大级和跨阻放大级之间的电感耦合回路提供了额外的信号高频增益并且等效于提供了电容补偿,进而有利于同时做到高增益和高带宽,并且不需要增加晶体管尺寸可以更好适配先进工艺制程。
在本申请的第一方面的一种可能的实现方式中,所述第一高频增益路径包括第一晶体管对,所述第一差分电压信号被施加到所述第一晶体管对的控制极,所述反馈控制回路包括第二晶体管对,所述第一差分电压信号通过所述第二高频增益路径被耦合到所述第二晶体管对的控制极。
在本申请的第一方面的一种可能的实现方式中,所述第一高频增益和所述第二高频增益均是从所述第一差分电压信号到所述第一输出信号的高频增益。
在本申请的第一方面的一种可能的实现方式中,所述第一高频增益路径还包括第一电阻和第一电容,所述第一电阻和所述第一电容并行地耦合于所述第一晶体管对之间。
在本申请的第一方面的一种可能的实现方式中,所述第二高频增益路径还包括第二电阻对和第二电容对,所述第一差分电压信号通过所述第二电容对被耦合到所述第二晶体管对的控制极,所述第二电阻对耦合于所述第二晶体管对的控制极之间,所述第二电阻对和所述第二电容对用于被编程以调整所述第二高频增益。
在本申请的第一方面的一种可能的实现方式中,所述跨阻放大级包括第三晶体管对,所述第一输出信号被施加到所述第三晶体管对的控制极,所述跨阻放大级的输出端是所述第三晶体管对的输出端,所述跨阻放大级的负载电阻耦合于所述第三晶体管对的控制极和所述第三晶体管对的输出端之间。
在本申请的第一方面的一种可能的实现方式中,所述跨阻放大级的带宽基于所述第三晶体管对的晶体管尺寸确定,其中,当所述第三晶体管对的晶体管尺寸增加时,所述跨阻放大级的带宽增加,所述跨阻放大级的相对于所述跨导放大级的输入电容增加,所述跨导放大级的负载电容增加,所述跨导放大级的带宽减少。
在本申请的第一方面的一种可能的实现方式中,所述电感耦合回路用于补偿所述跨阻放大级的相对于所述跨导放大级的输入电容从而等效地减少所述跨导放大级的负载电容以便增加所述跨导放大级的带宽和增加所述跨阻放大级的带宽。
在本申请的第一方面的一种可能的实现方式中,所述电感耦合回路的所述第一侧包括第一电感组,所述电感耦合回路的所述第二侧包括第二电感组,所述第一电感组包括第一电感和第二电感,所述第一电感和所述第二电感耦合于所述第一晶体管对和所述第二晶体管对之间,所述第二电感组包括第三电感和第四电感,所述第三电感和所述第四电感耦合于所述跨阻放大级的负载电阻和所述第三晶体管对的输出端之间。
在本申请的第一方面的一种可能的实现方式中,所述第一电感组与所述第二电感组之间的互感系数大于1,所述第一电感组与所述第二电感组之间的电感耦合是正耦合或者负耦合。
在本申请的第一方面的一种可能的实现方式中,所述电感耦合回路所提供的高频增益基于所述第一电感组与所述第二电感组之间的互感系数确定,所述第一电感组与所述第二电感组之间的互感系数基于频率响应需求确定。
在本申请的第一方面的一种可能的实现方式中,所述第一晶体管对和所述第三晶体管对是P型金属氧化物半导体晶体管,所述第二晶体管对是N型金属氧化物半导体晶体管,或者,所述第一晶体管对和所述第三晶体管对是N型金属氧化物半导体晶体管,所述第二晶体管对是P型金属氧化物半导体晶体管。
在本申请的第一方面的一种可能的实现方式中,所述第一电感组和所述第二电感组各自所在的芯片金属层上下叠加且距离固定。
在本申请的第一方面的一种可能的实现方式中,所述电感耦合回路包括选频模块用于选择所述第一输出信号中的特定频段来耦合到所述第二差分电压信号。
第二方面,本申请提供了一种用于高速数据传输的信号补偿装置。所述信号补偿装置包括:跨导放大级,用于转换第一差分电压信号为第一输出信号,其中,所述跨导放大级包括第一高频增益路径用于提供第一高频增益;跨阻放大级,用于转换所述第一输出信号为第二差分电压信号;反馈控制回路,用于调节所述第二差分电压信号的共模电压,其中,所述跨导放大级还包括第二高频增益路径用于提供第二高频增益,所述第一差分电压信号通过所述第二高频增益路径被耦合到所述反馈控制回路;在所述跨导放大级和所述跨阻放大级之间的电感耦合回路,用于耦合所述第一输出信号到所述第二差分电压信号,其中,所述电感耦合回路的第一侧位于所述第一高频增益路径和所述反馈控制回路之间,所述电感耦合回路的第二侧位于所述跨阻放大级的负载电阻和所述跨阻放大级的输出端之间。
通过本申请的第二方面,应用于高速数据传输的相关应用,通过对信号中被信道损耗的高频部分进行补偿或者放大有助于克服因为如信道高频损耗而发生的信号波形失真问题,并且,通过跨导放大级作为第一级和跨阻放大级作为第二级的两级结构设计,实现了通过多个高频增益路径和反馈控制回路来改善信号补偿效果,以及,通过在跨导放大级和跨阻放大级之间的电感耦合回路提供了额外的信号高频增益并且等效于提供了电容补偿,进而有利于同时做到高增益和高带宽,并且不需要增加晶体管尺寸可以更好适配先进工艺制程。
附图说明
为了更清楚地说明本申请实施例技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种用于高速数据传输的信号补偿方法的流程示意图;
图2为本申请实施例提供的一种实施方式的用于高速数据传输的信号补偿装置的示意图;
图3为本申请实施例提供的另一种实施方式的用于高速数据传输的信号补偿装置的示意图。
具体实施方式
下面将结合附图对本申请实施例作进一步地详细描述。
应当理解的是,在本申请的描述中,“至少一个”指一个或一个以上,“多个”指两个或两个以上。另外,“第一”、“第二”等词汇,除非另有说明,否则仅用于区分描述的目的,而不能理解为指示或暗示相对重要性,也不能理解为指示或暗示顺序。
图1为本申请实施例提供的一种用于高速数据传输的信号补偿方法的流程示意图。如图1所示,该信号补偿方法包括以下步骤。
步骤S102:通过跨导放大级,转换第一差分电压信号为第一输出信号,其中,所述跨导放大级包括第一高频增益路径用于提供第一高频增益。
步骤S104:通过跨阻放大级,转换所述第一输出信号为第二差分电压信号。
步骤S106:通过反馈控制回路,调节所述第二差分电压信号的共模电压,其中,所述跨导放大级还包括第二高频增益路径用于提供第二高频增益,所述第一差分电压信号通过所述第二高频增益路径被耦合到所述反馈控制回路。
步骤S108:通过在所述跨导放大级和所述跨阻放大级之间的电感耦合回路,耦合所述第一输出信号到所述第二差分电压信号,其中,所述电感耦合回路的第一侧位于所述第一高频增益路径和所述反馈控制回路之间,所述电感耦合回路的第二侧位于所述跨阻放大级的负载电阻和所述跨阻放大级的输出端之间。
参阅图1,图1所示的用于高速数据传输的信号补偿方法,可以应用于高速数据传输的相关应用中,例如基于串行器解串器(SERializer/DESerializer,SERDES)的数据通信,可以通过均衡器或者类似的具有信号补偿或放大作用的电路来实现。在高速数据传输的相关应用中,数据在从发射机到接收机的传输过程中,可能因为如信道高频损耗而发生信号波形失真,从而给接收机识别正确数据带来挑战。并且,随着系统复杂度的提升,数据传输率的提升,有必要对信号中被信道损耗的高频部分进行补偿或者放大。这里,衡量信号补偿效果的关键指标是带宽和增益。一方面,带宽是能补偿的信号频率范围,随着高速数据传输应用中的系统数据率提升,要求在较大的信号频率范围内提供信号补偿也即提出了更高的带宽要求,另外多频点多种通信协议的适配性要求也提出了更高的带宽要求。另一方面,增益是补偿信号中损失的高频部分或者说补偿高频信号的损失,提升高频增益有助于更好地放大或者补偿信号中被信道损耗的高频部分。高增益和高带宽两者之间需要做到均衡化优化设计。信道的插入损耗值会随着频率的增加而增大,因此随着信号频率的增加可能体现为更大的信道的插入损耗值也就体现为更高的信道损耗。另外,通过增加晶体管尺寸如增加金属氧化物半导体(Metal-Oxide-Semiconductor,MOS)管尺寸和电流可以增加带宽,但是这样做也同时会降低增益电阻也就是降低输出阻抗,从而导致输入电容增加,从整体上对带宽提升的效果有限。而且,增加晶体管尺寸的做法并不符合先进工艺制程的鼓励设计和制造出更小尺寸的晶体管和各种电路元件的发展方向,因此这种通过增加晶体管尺寸来增加带宽的做法难以适配半导体先进工艺制程。为此,需要在信号补偿的运行原理和机制设计上进行优化设计,从而同时做到高增益和高带宽并且还能够适配半导体先进工艺制程,下面结合图1进一步详细说明。
继续参阅图1,在步骤S102,通过跨导放大级,转换第一差分电压信号为第一输出信号,其中,所述跨导放大级包括第一高频增益路径用于提供第一高频增益。这里,跨导放大级(operational transconductance amplifier,OTA)是一种将第一差分电压信号转换为第一输出信号的放大器,并且,跨导放大级包括第一高频增益路径用于提供第一高频增益。第一差分电压信号可以是在高速数据传输的相关应用中需要对其被信道损耗的高频部分进行补偿或者放大的信号,例如在发射机或者在接收机。这里,第一高频增益路径所提供的第一高频增益意味着对跨导放大级在将第一差分电压信号转换为第一输出信号的过程中提供高频增益。接着,在步骤S104,通过跨阻放大级,转换所述第一输出信号为第二差分电压信号。这里,跨阻放大级(trans-impedance amplifier,TIA)是一种将由跨导放大级输出的第一输出信号转换为第二差分电压信号的放大器。跨阻放大级一般基于反馈电阻提供从电流信号到电压信号的增益,因此在量纲分析上具有电阻的量纲。如此,通过跨导放大级,转换第一差分电压信号为第一输出信号,然后,通过跨阻放大级,转换所述第一输出信号为第二差分电压信号;实现了从第一差分电压信号到第二差分电压信号的放大和补偿。在步骤S106,通过反馈控制回路,调节所述第二差分电压信号的共模电压。其中,所述跨导放大级还包括第二高频增益路径用于提供第二高频增益,所述第一差分电压信号通过所述第二高频增益路径被耦合到所述反馈控制回路。如此,在上述的第一高频增益路径所提供的第一高频增益的基础上,跨导放大级还包括第二高频增益路径用于提供第二高频增益,从而进一步地提升了从第一差分电压信号到第二差分电压信号的放大和补偿。并且,所述第一差分电压信号通过所述第二高频增益路径被耦合到所述反馈控制回路,有助于实现通过反馈控制回路来调节所述第二差分电压信号的共模电压,从而改善信号补偿效果。这样通过两级结构的设计,也就是通过跨导放大级作为第一级和跨阻放大级作为第二级,提供了从第一差分电压信号到第二差分电压信号的放大和补偿,并且,通过跨导放大级所包括的第一高频增益路径提供第一高频增益以及通过跨导放大级所包括的第二高频增益路径提供第二高频增益还有通过第二高频增益路径使得第一差分电压信号被耦合到反馈控制回路,改善了高频信号增益性能。进一步地,在步骤S108,通过在所述跨导放大级和所述跨阻放大级之间的电感耦合回路,耦合所述第一输出信号到所述第二差分电压信号。其中,所述电感耦合回路的第一侧位于所述第一高频增益路径和所述反馈控制回路之间,所述电感耦合回路的第二侧位于所述跨阻放大级的负载电阻和所述跨阻放大级的输出端之间。这里,通过在所述跨导放大级和所述跨阻放大级之间的电感耦合回路,在信号补偿的运行原理和机制设计上引入了电感耦合回路,从而克服了在整体带宽提升上受到两级结构之间的电容的限制。具体地,上述的两级结构的设计,也就是跨导放大级作为第一级和跨阻放大级作为第二级,对于整体带宽提升的限制主要来自于在第一级跨导放大级和第二级跨阻放大级之间的电容,也就是第二级跨阻放大级的输入电容或者说第一级跨导放大级的负载电容。通过电感耦合回路来补偿电容,等效于降低了第一级跨导放大级的负载电容,也就等效于增加了第一级跨导放大级的带宽也即能补偿的信号频率范围。而且,通过电感耦合回路之间的电感互感,还提供了信号传输路径,实现了耦合所述第一输出信号到所述第二差分电压信号,因此,第一级跨导放大级的输出可以耦合到第二级跨阻放大级的输出。这意味着,当互感系数大于1时,相当于提供了信号增益,这样就等效于提供了额外的信号高频增益。总之,图1所示的用于高速数据传输的信号补偿方法,应用于高速数据传输的相关应用,通过对信号中被信道损耗的高频部分进行补偿或者放大有助于克服因为如信道高频损耗而发生的信号波形失真问题,并且,通过跨导放大级作为第一级和跨阻放大级作为第二级的两级结构设计,实现了通过多个高频增益路径和反馈控制回路来改善信号补偿效果,以及,通过在跨导放大级和跨阻放大级之间的电感耦合回路提供了额外的信号高频增益并且等效于提供了电容补偿,进而有利于同时做到高增益和高带宽,并且不需要增加晶体管尺寸可以更好适配先进工艺制程。
参阅图1,在一种可能的实施方式中,所述第一高频增益路径包括第一晶体管对,所述第一差分电压信号被施加到所述第一晶体管对的控制极,所述反馈控制回路包括第二晶体管对,所述第一差分电压信号通过所述第二高频增益路径被耦合到所述第二晶体管对的控制极。如此,通过第一晶体管对和第二晶体管对,实现了通过第一高频增益路径和反馈控制回路来改善信号补偿效果。
在一种可能的实施方式中,所述第一高频增益和所述第二高频增益均是从所述第一差分电压信号到所述第一输出信号的高频增益。如此,实现了通过多个高频增益路径来改善信号补偿效果。
在一种可能的实施方式中,所述第一高频增益路径还包括第一电阻和第一电容,所述第一电阻和所述第一电容并行地耦合于所述第一晶体管对之间。如此,通过第一电阻和第一电容,实现了通过第一高频增益路径来改善信号补偿效果。
在一种可能的实施方式中,所述第二高频增益路径还包括第二电阻对和第二电容对,所述第一差分电压信号通过所述第二电容对被耦合到所述第二晶体管对的控制极,所述第二电阻对耦合于所述第二晶体管对的控制极之间,所述第二电阻对和所述第二电容对用于被编程以调整所述第二高频增益。如此,通过第二电阻对和第二电容对,实现了通过第二高频增益路径来改善信号补偿效果,并且,可以通过编程所述第二电阻对和所述第二电容对来进行精细化调整。
在一种可能的实施方式中,所述跨阻放大级包括第三晶体管对,所述第一输出信号被施加到所述第三晶体管对的控制极,所述跨阻放大级的输出端是所述第三晶体管对的输出端,所述跨阻放大级的负载电阻耦合于所述第三晶体管对的控制极和所述第三晶体管对的输出端之间。如此,通过上述的第一晶体管对和第二晶体管对还有第三晶体管对,实现了两级结构的设计,也就是通过跨导放大级作为第一级和跨阻放大级作为第二级,提供了从第一差分电压信号到第二差分电压信号的放大和补偿,并且实现了通过多个高频增益路径和反馈控制回路来改善信号补偿效果。在一些实施例中,所述跨阻放大级的带宽基于所述第三晶体管对的晶体管尺寸确定,其中,当所述第三晶体管对的晶体管尺寸增加时,所述跨阻放大级的带宽增加,所述跨阻放大级的相对于所述跨导放大级的输入电容增加,所述跨导放大级的负载电容增加,所述跨导放大级的带宽减少。这意味着,通过增加第三晶体管对的晶体管尺寸可以增加跨阻放大级的带宽,但是这样做也会导致跨阻放大级的相对于所述跨导放大级的输入电容增加,进而导致跨导放大级的负载电容增加,从而使得跨导放大级的带宽减少。因此,单纯增加晶体管尺寸的做法,在整体带宽提升上受到两级结构之间的电容的限制,也不符合先进工艺制程的鼓励设计和制造出更小尺寸的晶体管和各种电路元件的发展方向,难以适配半导体先进工艺制程。在一些实施例中,所述电感耦合回路用于补偿所述跨阻放大级的相对于所述跨导放大级的输入电容从而等效地减少所述跨导放大级的负载电容以便增加所述跨导放大级的带宽和增加所述跨阻放大级的带宽。如此,通过引入电感耦合回路,通过电感耦合回路来补偿电容,等效于降低了跨导放大级的负载电容,也就等效于增加了跨导放大级的带宽也即能补偿的信号频率范围,这样有助于提升整体带宽。而且,通过电感耦合回路之间的电感互感,还提供了信号传输路径,有助于提供额外的高频信号补偿。
在一些实施例中,所述电感耦合回路的所述第一侧包括第一电感组,所述电感耦合回路的所述第二侧包括第二电感组,所述第一电感组包括第一电感和第二电感,所述第一电感和所述第二电感耦合于所述第一晶体管对和所述第二晶体管对之间,所述第二电感组包括第三电感和第四电感,所述第三电感和所述第四电感耦合于所述跨阻放大级的负载电阻和所述第三晶体管对的输出端之间。如此,通过第一电感组和第二电感组,构建了电感耦合回路来补偿电容,并且,通过对第一电感、第二电感还有第三电感、第四电感的布置,等效于降低了跨导放大级的负载电容,也就等效于增加了跨导放大级的带宽也即能补偿的信号频率范围,这样有助于提升整体带宽。在一些实施例中,所述第一电感组与所述第二电感组之间的互感系数大于1,所述第一电感组与所述第二电感组之间的电感耦合是正耦合或者负耦合。应当理解的是,取决于极性调转的情况,只要能实现高频信号增益和信号传输,可以采用任意合适的电感耦合方式。在一些实施例中,所述电感耦合回路所提供的高频增益基于所述第一电感组与所述第二电感组之间的互感系数确定,所述第一电感组与所述第二电感组之间的互感系数基于频率响应需求确定。这里,电感的具体参数和配置,主要是符合电容补偿的设计目的,也要考虑到信号质量和频率响应需求。一般来说,增加所述第一电感组与所述第二电感组之间的互感系数可以增加增益也意味着增加电感匝数,但是过多的电感匝数可能导致其自身带来电容效应,从而不利于提升带宽。因此需要在增加增益和增加带宽之间寻求均衡化优化设计,也就是说,所述电感耦合回路所提供的高频增益基于所述第一电感组与所述第二电感组之间的互感系数确定。进一步地,还需要考虑信号质量和频率响应需求,因此通过在设计规范上要求所述第一电感组与所述第二电感组之间的互感系数基于频率响应需求确定,可以更好地满足带宽、高频增益以及频率响应方面的要求。
在一种可能的实施方式中,所述第一晶体管对和所述第三晶体管对是P型金属氧化物半导体晶体管,所述第二晶体管对是N型金属氧化物半导体晶体管,或者,所述第一晶体管对和所述第三晶体管对是N型金属氧化物半导体晶体管,所述第二晶体管对是P型金属氧化物半导体晶体管。应当理解的是,上述的多个晶体管对,只要不改变本申请实施例公开的运行原理及机制,可以对其具体的极性进行调整。
在一种可能的实施方式中,所述第一电感组和所述第二电感组各自所在的芯片金属层上下叠加且距离固定。这里,互感的电感所在的金属层可以上下叠加,距离是固定的。电感的绕向决定了正负耦合,正负耦合与具体互感方式有关。如此,有利于在版图设计和制造环节体现上述的设计的优点。
在一种可能的实施方式中,所述电感耦合回路包括选频模块用于选择所述第一输出信号中的特定频段来耦合到所述第二差分电压信号。如此,通过选频模块,例如特定的具有选频功能的电感电容网络设计,可以允许特定频率或者特定频段的信号耦合过去,而使得其它的信号不耦合过去,从而加强降噪作用。
图2为本申请实施例提供的一种实施方式的用于高速数据传输的信号补偿装置的示意图。所述信号补偿装置包括:跨导放大级A 210,用于转换第一差分电压信号为第一输出信号,其中,所述跨导放大级A 210包括第一高频增益路径A 212用于提供第一高频增益;跨阻放大级A 220,用于转换所述第一输出信号为第二差分电压信号;反馈控制回路A 230,用于调节所述第二差分电压信号的共模电压,其中,所述跨导放大级A 210还包括第二高频增益路径A 214用于提供第二高频增益,所述第一差分电压信号通过所述第二高频增益路径A 214被耦合到所述反馈控制回路A 230;在所述跨导放大级A 210和所述跨阻放大级A220之间的电感耦合回路A 240,用于耦合所述第一输出信号到所述第二差分电压信号,其中,所述电感耦合回路A 240的第一侧位于所述第一高频增益路径A 212和所述反馈控制回路A 230之间,所述电感耦合回路A 240的第二侧位于所述跨阻放大级A220的负载电阻和所述跨阻放大级A 220的输出端之间。图2所示的信号补偿装置可以通过均衡器或者类似的具有信号补偿或放大作用的电路来实现。
图2所示的用于高速数据传输的信号补偿装置,应用于高速数据传输的相关应用,通过对信号中被信道损耗的高频部分进行补偿或者放大有助于克服因为如信道高频损耗而发生的信号波形失真问题,并且,通过跨导放大级A 210作为第一级和跨阻放大级A 220作为第二级的两级结构设计,实现了通过多个高频增益路径和反馈控制回路A 230来改善信号补偿效果,以及,通过在跨导放大级A 210和跨阻放大级A 220之间的电感耦合回路A240提供了额外的信号高频增益并且等效于提供了电容补偿,进而有利于同时做到高增益和高带宽,并且不需要增加晶体管尺寸可以更好适配先进工艺制程。
图3为本申请实施例提供的另一种实施方式的用于高速数据传输的信号补偿装置的示意图。所述信号补偿装置包括:跨导放大级B 310,用于转换第一差分电压信号(信号A350,信号B 352)为第一输出信号(信号C 354,信号D 356),其中,所述跨导放大级B 310包括第一高频增益路径用于提供第一高频增益;跨阻放大级B 320,用于转换所述第一输出信号(信号C 354,信号D 356)为第二差分电压信号(信号E 358,信号F 360);反馈控制回路B330,用于调节所述第二差分电压信号(信号E 358,信号F 360)的共模电压,其中,所述跨导放大级B 310还包括第二高频增益路径用于提供第二高频增益,所述第一差分电压信号(信号A 350,信号B 352)通过所述第二高频增益路径被耦合到所述反馈控制回路B 330;在所述跨导放大级B 310和所述跨阻放大级B 320之间的电感耦合回路,用于耦合所述第一输出信号(信号C 354,信号D 356)到所述第二差分电压信号(信号E 358,信号F 360)。其中,所述电感耦合回路的第一侧位于所述第一高频增益路径和所述反馈控制回路B 330之间,所述电感耦合回路的第二侧位于所述跨阻放大级B 320的负载电阻和所述跨阻放大级B 320的输出端之间。
继续参阅图3,所述第一高频增益路径包括第一晶体管对(晶体管A 312和晶体管B314),所述第一差分电压信号(信号A 350,信号B 352)被施加到所述第一晶体管对(晶体管A 312和晶体管B 314)的控制极(例如,晶体管A 312和晶体管B 314的栅极),所述反馈控制回路B 330包括第二晶体管对(晶体管C 332,晶体管D 334),所述第一差分电压信号(信号A350,信号B 352)通过所述第二高频增益路径被耦合到所述第二晶体管对(晶体管C 332,晶体管D 334)的控制极(例如,晶体管C 332和晶体管D 334的栅极)。所述第一高频增益和所述第二高频增益均是从所述第一差分电压信号(信号A 350,信号B 352)到所述第一输出信号(信号C 354,信号D 356)的高频增益。所述第一高频增益路径还包括第一电阻316和第一电容318,所述第一电阻316和所述第一电容318并行地耦合于所述第一晶体管对(晶体管A312和晶体管B 314)之间。所述第二高频增益路径还包括第二电阻对(R1,R2)和第二电容对(C1,C2),所述第一差分电压信号(信号A 350,信号B 352)通过所述第二电容对(C1,C2)被耦合到所述第二晶体管对(晶体管C 332,晶体管D 334)的控制极,所述第二电阻对(R1,R2)耦合于所述第二晶体管对(晶体管C 332,晶体管D 334)的控制极之间,所述第二电阻对(R1,R2)和所述第二电容对(C1,C2)用于被编程以调整所述第二高频增益。所述跨阻放大级B 320包括第三晶体管对(晶体管E 322,晶体管F 324),所述第一输出信号(信号C 354,信号D 356)被施加到所述第三晶体管对(晶体管E 322,晶体管F 324)的控制极(例如,晶体管E 322和晶体管F 324的栅极),所述跨阻放大级B 320的输出端是所述第三晶体管对(晶体管E 322,晶体管F 324)的输出端,所述跨阻放大级B 320的负载电阻耦合于所述第三晶体管对(晶体管E 322,晶体管F 324)的控制极和所述第三晶体管对(晶体管E 322,晶体管F324)的输出端之间。所述电感耦合回路的所述第一侧包括第一电感组,所述电感耦合回路的所述第二侧包括第二电感组,所述第一电感组包括第一电感360和第二电感362,所述第一电感360和所述第二电感362耦合于所述第一晶体管对(晶体管A 312和晶体管B 314)和所述第二晶体管对(晶体管C 332,晶体管D 334)之间,所述第二电感组包括第三电感364和第四电感366,所述第三电感364和所述第四电感366耦合于所述跨阻放大级B 320的负载电阻和所述第三晶体管对(晶体管E 322,晶体管F 324)的输出端之间。图3中示例性示出了,在跨阻放大级B 320,所述跨阻放大级B 320的负载电阻包括电阻R5和电阻R6,另外还包括用于偏置的电阻R3和电阻R4。图3中还示出了,反馈控制回路B 330,用于调节所述第二差分电压信号(信号E 358,信号F 360)的共模电压;反馈控制回路B 330的所述第二高频增益路径所包括的第二电阻对(R1,R2)耦合至运算放大器370的输出端,运算放大器370的输入端连接在跨阻放大级B 320的电阻R3和电阻R4之间。运算放大器370的另一个输入端接上参考电压371,通过反馈控制跨阻放大级B 320的输出共模电压与参考电压371一致。图3中还示出了外围电路302用于为跨导放大级B 310和跨阻放大级B 320提供必要的环境设定,如输入偏置电流等。图3还示出了第四晶体管对(晶体管G 325和晶体管H 326)。第四晶体管对与上述第三晶体管对一起提供在跨阻放大级B320的共互补放大作用,并且,第四晶体管对用于提供相对于第三晶体管对的电源到地的直流通路。直流电流流向是从外围电路302经过第三晶体管对之后,再经过第四晶体管对到地。其中,第三晶体管对和第四晶体管对的类型应该相反以便实现共互补放大作用。图3中示例性示出了第三晶体管对的晶体管E 322是P型器件,相对的,第四晶体管对的晶体管G 325是N型器件;第三晶体管对的晶体管F 324是P型器件,相对的,第四晶体管对的晶体管H 326是N型器件。另外,第三晶体管对和第四晶体管对共控制极,也就是可以通过同一输出信号来调节第三晶体管对和第四晶体管对。上面提到,所述第一输出信号(信号C 354,信号D 356)被施加到所述第三晶体管对(晶体管E322,晶体管F 324)的控制极(例如,晶体管E 322和晶体管F 324的栅极)。其中,信号C 354被施加到第三晶体管对的晶体管E 322的控制极和第四晶体管对的晶体管G 325的控制极;信号D 356被施加到第三晶体管对的晶体管F 324的控制极和第四晶体管对的晶体管H 326的控制极。另外,第三晶体管对和第四晶体管对共输出端和负载电阻。所述第三电感364和所述第四电感366耦合于所述跨阻放大级B 320的负载电阻和所述第四晶体管对(晶体管G325和晶体管H 326)的输出端之间。应当理解的是,图3中示例性的示出了各个晶体管的类型和极性,可以对晶体管的相应极性等细节做出调整,只要不改变本申请实施例公开的运行原理及机制。因此,图3中示出的具体晶体管的极性应理解为说明性而不是限制性。
图3所示的用于高速数据传输的信号补偿装置,应用于高速数据传输的相关应用,通过对信号中被信道损耗的高频部分进行补偿或者放大有助于克服因为如信道高频损耗而发生的信号波形失真问题,并且,通过跨导放大级B 310作为第一级和跨阻放大级B 320作为第二级的两级结构设计,实现了通过多个高频增益路径和反馈控制回路B 330来改善信号补偿效果,以及,通过在跨导放大级B 310和跨阻放大级B 320之间的电感耦合回路提供了额外的信号高频增益并且等效于提供了电容补偿,进而有利于同时做到高增益和高带宽,并且不需要增加晶体管尺寸可以更好适配先进工艺制程。进一步地,通过第一晶体管对(晶体管A 312和晶体管B 314)和第二晶体管对(晶体管C 332,晶体管D 334),实现了通过第一高频增益路径和反馈控制回路B 330来改善信号补偿效果;通过第一电阻316和第一电容318,实现了通过第一高频增益路径来改善信号补偿效果;通过第二电阻对(R1,R2)和第二电容对(C1,C2),实现了通过第二高频增益路径来改善信号补偿效果,并且,可以通过编程所述第二电阻对(R1,R2)和所述第二电容对(C1,C2)来进行精细化调整;通过第一晶体管对(晶体管A 312和晶体管B 314)和第二晶体管对(晶体管C 332,晶体管D 334)还有第三晶体管对(晶体管E 322,晶体管F 324),实现了两级结构的设计,也就是通过跨导放大级B310作为第一级和跨阻放大级B 320作为第二级,提供了从第一差分电压信号(信号A 350,信号B 352)到第二差分电压信号(信号E 358,信号F 360)的放大和补偿,并且实现了通过多个高频增益路径和反馈控制回路B 330来改善信号补偿效果。进一步地,通过引入电感耦合回路,通过电感耦合回路来补偿电容,等效于降低了跨导放大级B 310的负载电容,也就等效于增加了跨导放大级B 310的带宽也即能补偿的信号频率范围,这样有助于提升整体带宽。而且,通过电感耦合回路之间的电感互感,还提供了信号传输路径,有助于提供额外的高频信号补偿。图3所示的信号补偿装置可以通过均衡器或者类似的具有信号补偿或放大作用的电路实现。
继续参阅图3,在一些实施例中,所述跨阻放大级B 320的带宽基于所述第三晶体管对(晶体管E 322,晶体管F 324)的晶体管尺寸确定,其中,当所述第三晶体管对(晶体管E322,晶体管F 324)的晶体管尺寸增加时,所述跨阻放大级B 320的带宽增加,所述跨阻放大级B 320的相对于所述跨导放大级B 310的输入电容增加,所述跨导放大级B 310的负载电容增加,所述跨导放大级B 310的带宽减少。这意味着,通过增加第三晶体管对(晶体管E322,晶体管F 324)的晶体管尺寸可以增加跨阻放大级B 320的带宽,但是这样做也会导致跨阻放大级B 320的相对于所述跨导放大级B310的输入电容增加,进而导致跨导放大级B310的负载电容增加,从而使得跨导放大级B 310的带宽减少。因此,单纯增加晶体管尺寸的做法,在整体带宽提升上受到两级结构之间的电容的限制,也不符合先进工艺制程的鼓励设计和制造出更小尺寸的晶体管和各种电路元件的发展方向,难以适配半导体先进工艺制程。在一些实施例中,所述电感耦合回路用于补偿所述跨阻放大级B 320的相对于所述跨导放大级B 310的输入电容从而等效地减少所述跨导放大级B 310的负载电容以便增加所述跨导放大级B 310的带宽和增加所述跨阻放大级B 320的带宽。如此,通过引入电感耦合回路,通过电感耦合回路来补偿电容,等效于降低了跨导放大级B 310的负载电容,也就等效于增加了跨导放大级B 310的带宽也即能补偿的信号频率范围,这样有助于提升整体带宽。而且,通过电感耦合回路之间的电感互感,还提供了信号传输路径,有助于提供额外的高频信号补偿。
继续参阅图3,在一些实施例中,所述第一电感组(第一电感360和第二电感362)与所述第二电感组(第三电感364和第四电感366)之间的互感系数大于1,所述第一电感组与所述第二电感组之间的电感耦合是正耦合或者负耦合。应当理解的是,取决于极性调转的情况,只要能实现高频信号增益和信号传输,可以采用任意合适的电感耦合方式。在一些实施例中,所述电感耦合回路所提供的高频增益基于所述第一电感组与所述第二电感组之间的互感系数确定,所述第一电感组与所述第二电感组之间的互感系数基于频率响应需求确定。这里,电感的具体参数和配置,主要是符合电容补偿的设计目的,也要考虑到信号质量和频率响应需求。一般来说,增加所述第一电感组与所述第二电感组之间的互感系数可以增加增益也意味着增加电感匝数,但是过多的电感匝数可能导致其自身带来电容效应,从而不利于提升带宽。因此需要在增加增益和增加带宽之间寻求均衡化优化设计,也就是说,所述电感耦合回路所提供的高频增益基于所述第一电感组与所述第二电感组之间的互感系数确定。进一步地,还需要考虑信号质量和频率响应需求,因此通过在设计规范上要求所述第一电感组与所述第二电感组之间的互感系数基于频率响应需求确定,可以更好地满足带宽、高频增益以及频率响应方面的要求。在一些实施例中,所述第一电感组和所述第二电感组各自所在的芯片金属层上下叠加且距离固定。这里,互感的电感所在的金属层可以上下叠加,距离是固定的。电感的绕向决定了正负耦合,正负耦合与具体互感方式有关。如此,有利于在版图设计和制造环节体现上述的设计的优点。在一些实施例中,所述电感耦合回路包括选频模块用于选择所述第一输出信号中的特定频段来耦合到所述第二差分电压信号。如此,通过选频模块,例如特定的具有选频功能的电感电容网络设计,可以允许特定频率或者特定频段的信号耦合过去,而使得其它的信号不耦合过去,从而加强降噪作用。
继续参阅图3,如图3所示,所述第一晶体管对和所述第三晶体管对是P型金属氧化物半导体晶体管(Positive Channel-Metal-Oxide-Semiconductor,PMOS),所述第二晶体管对是N型金属氧化物半导体晶体管(Negative Channel-Metal-Oxide-Semiconductor,NMOS)。应当理解的是,在一些实施例中,所述第一晶体管对和所述第三晶体管对是N型金属氧化物半导体晶体管,所述第二晶体管对是P型金属氧化物半导体晶体管,只需要对相应的极性等细节做出调整,且不改变本申请实施例公开的运行原理及机制。另外,当第三晶体管对是PMOS时,第四晶体管对是NMOS。上面提到,第三晶体管对和第四晶体管对的类型应该相反以便实现共互补放大作用,增加增益。
本申请实施例提供的方法和设备是基于同一发明构思的,由于方法及设备解决问题的原理相似,因此方法与设备的实施例、实施方式、示例或实现方式可以相互参见,其中重复之处不再赘述。本申请实施例还提供一种系统,该系统包括多个计算设备,每个计算设备的结构可以参照上述所描述的计算设备的结构。该系统可实现的功能或者操作可以参照上述方法实施例中的具体实现步骤和/或上述装置实施例中所描述的具体功能,在此不再赘述。
本申请实施例还提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机指令,当所述计算机指令在计算机设备(如一个或者多个处理器)上运行时可以实现上述方法实施例中的方法步骤。所述计算机可读存储介质的处理器在执行上述方法步骤的具体实现可参照上述方法实施例中所描述的具体操作和/或上述装置实施例中所描述的具体功能,在此不再赘述。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。本申请实施例可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时,上述实施例可以全部或部分地以计算机程序产品的形式实现。本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质上实施的计算机程序产品的形式。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载或执行所述计算机程序指令时,全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。可用介质可以是磁性介质(如软盘、硬盘、磁带)、光介质、或者半导体介质。半导体介质可以是固态硬盘,也可以是随机存取存储器,闪存,只读存储器,可擦可编程只读存储器,电可擦可编程只读存储器,寄存器或任何其他形式的合适存储介质。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述。可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其它实施例的相关描述。显然,本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并或删减;本申请实施例系统中的模块可以根据实际需要进行划分、合并或删减。如果本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。

Claims (15)

1.一种用于高速数据传输的信号补偿方法,其特征在于,所述信号补偿方法包括:
通过跨导放大级,转换第一差分电压信号为第一输出信号,其中,所述跨导放大级包括第一高频增益路径用于提供第一高频增益;
通过跨阻放大级,转换所述第一输出信号为第二差分电压信号;
通过反馈控制回路,调节所述第二差分电压信号的共模电压,其中,所述跨导放大级还包括第二高频增益路径用于提供第二高频增益,所述第一差分电压信号通过所述第二高频增益路径被耦合到所述反馈控制回路;
通过在所述跨导放大级和所述跨阻放大级之间的电感耦合回路,耦合所述第一输出信号到所述第二差分电压信号,其中,所述电感耦合回路的第一侧位于所述第一高频增益路径和所述反馈控制回路之间,所述电感耦合回路的第二侧位于所述跨阻放大级的负载电阻和所述跨阻放大级的输出端之间。
2.根据权利要求1所述的信号补偿方法,其特征在于,所述第一高频增益路径包括第一晶体管对,所述第一差分电压信号被施加到所述第一晶体管对的控制极,所述反馈控制回路包括第二晶体管对,所述第一差分电压信号通过所述第二高频增益路径被耦合到所述第二晶体管对的控制极。
3.根据权利要求2所述的信号补偿方法,其特征在于,所述第一高频增益和所述第二高频增益均是从所述第一差分电压信号到所述第一输出信号的高频增益。
4.根据权利要求2所述的信号补偿方法,其特征在于,所述第一高频增益路径还包括第一电阻和第一电容,所述第一电阻和所述第一电容并行地耦合于所述第一晶体管对之间。
5.根据权利要求2所述的信号补偿方法,其特征在于,所述第二高频增益路径还包括第二电阻对和第二电容对,所述第一差分电压信号通过所述第二电容对被耦合到所述第二晶体管对的控制极,所述第二电阻对耦合于所述第二晶体管对的控制极之间,所述第二电阻对和所述第二电容对用于被编程以调整所述第二高频增益。
6.根据权利要求2所述的信号补偿方法,其特征在于,所述跨阻放大级包括第三晶体管对,所述第一输出信号被施加到所述第三晶体管对的控制极,所述跨阻放大级的输出端是所述第三晶体管对的输出端,所述跨阻放大级的负载电阻耦合于所述第三晶体管对的控制极和所述第三晶体管对的输出端之间。
7.根据权利要求6所述的信号补偿方法,其特征在于,所述跨阻放大级的带宽基于所述第三晶体管对的晶体管尺寸确定,其中,当所述第三晶体管对的晶体管尺寸增加时,所述跨阻放大级的带宽增加,所述跨阻放大级的相对于所述跨导放大级的输入电容增加,所述跨导放大级的负载电容增加,所述跨导放大级的带宽减少。
8.根据权利要求6所述的信号补偿方法,其特征在于,所述电感耦合回路用于补偿所述跨阻放大级的相对于所述跨导放大级的输入电容从而等效地减少所述跨导放大级的负载电容以便增加所述跨导放大级的带宽和增加所述跨阻放大级的带宽。
9.根据权利要求6所述的信号补偿方法,其特征在于,所述电感耦合回路的所述第一侧包括第一电感组,所述电感耦合回路的所述第二侧包括第二电感组,所述第一电感组包括第一电感和第二电感,所述第一电感和所述第二电感耦合于所述第一晶体管对和所述第二晶体管对之间,所述第二电感组包括第三电感和第四电感,所述第三电感和所述第四电感耦合于所述跨阻放大级的负载电阻和所述第三晶体管对的输出端之间。
10.根据权利要求9所述的信号补偿方法,其特征在于,所述第一电感组与所述第二电感组之间的互感系数大于1,所述第一电感组与所述第二电感组之间的电感耦合是正耦合或者负耦合。
11.根据权利要求10所述的信号补偿方法,其特征在于,所述电感耦合回路所提供的高频增益基于所述第一电感组与所述第二电感组之间的互感系数确定,所述第一电感组与所述第二电感组之间的互感系数基于频率响应需求确定。
12.根据权利要求6所述的信号补偿方法,其特征在于,所述第一晶体管对和所述第三晶体管对是P型金属氧化物半导体晶体管,所述第二晶体管对是N型金属氧化物半导体晶体管,或者,所述第一晶体管对和所述第三晶体管对是N型金属氧化物半导体晶体管,所述第二晶体管对是P型金属氧化物半导体晶体管。
13.根据权利要求9所述的信号补偿方法,其特征在于,所述第一电感组和所述第二电感组各自所在的芯片金属层上下叠加且距离固定。
14.根据权利要求9所述的信号补偿方法,其特征在于,所述电感耦合回路包括选频模块用于选择所述第一输出信号中的特定频段来耦合到所述第二差分电压信号。
15.一种用于高速数据传输的信号补偿装置,其特征在于,所述信号补偿装置包括:
跨导放大级,用于转换第一差分电压信号为第一输出信号,其中,所述跨导放大级包括第一高频增益路径用于提供第一高频增益;
跨阻放大级,用于转换所述第一输出信号为第二差分电压信号;
反馈控制回路,用于调节所述第二差分电压信号的共模电压,其中,所述跨导放大级还包括第二高频增益路径用于提供第二高频增益,所述第一差分电压信号通过所述第二高频增益路径被耦合到所述反馈控制回路;
在所述跨导放大级和所述跨阻放大级之间的电感耦合回路,用于耦合所述第一输出信号到所述第二差分电压信号,其中,所述电感耦合回路的第一侧位于所述第一高频增益路径和所述反馈控制回路之间,所述电感耦合回路的第二侧位于所述跨阻放大级的负载电阻和所述跨阻放大级的输出端之间。
CN202311398567.4A 2023-10-26 2023-10-26 一种用于高速数据传输的信号补偿方法及装置 Active CN117134716B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311398567.4A CN117134716B (zh) 2023-10-26 2023-10-26 一种用于高速数据传输的信号补偿方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311398567.4A CN117134716B (zh) 2023-10-26 2023-10-26 一种用于高速数据传输的信号补偿方法及装置

Publications (2)

Publication Number Publication Date
CN117134716A true CN117134716A (zh) 2023-11-28
CN117134716B CN117134716B (zh) 2024-02-09

Family

ID=88863165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311398567.4A Active CN117134716B (zh) 2023-10-26 2023-10-26 一种用于高速数据传输的信号补偿方法及装置

Country Status (1)

Country Link
CN (1) CN117134716B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118041260A (zh) * 2024-04-11 2024-05-14 芯耀辉科技有限公司 用于前端电路的信号处理方法及前端电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184258A (ja) * 2003-12-17 2005-07-07 Mitsubishi Electric Corp 高周波増幅器
CN101505097A (zh) * 2008-02-08 2009-08-12 联发科技股份有限公司 电压调节器及其补偿方法
CN104956599A (zh) * 2012-12-27 2015-09-30 英特尔公司 高速接收器电路和方法
CN106301240A (zh) * 2016-08-03 2017-01-04 电子科技大学 一种跨阻放大器
CN113422586A (zh) * 2021-07-07 2021-09-21 南方科技大学 一种高能效的均衡器架构
CN116470924A (zh) * 2023-04-18 2023-07-21 复旦大学 一种共享干扰消除电路的宽带全双工接收机

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184258A (ja) * 2003-12-17 2005-07-07 Mitsubishi Electric Corp 高周波増幅器
CN101505097A (zh) * 2008-02-08 2009-08-12 联发科技股份有限公司 电压调节器及其补偿方法
CN104956599A (zh) * 2012-12-27 2015-09-30 英特尔公司 高速接收器电路和方法
CN106301240A (zh) * 2016-08-03 2017-01-04 电子科技大学 一种跨阻放大器
CN113422586A (zh) * 2021-07-07 2021-09-21 南方科技大学 一种高能效的均衡器架构
CN116470924A (zh) * 2023-04-18 2023-07-21 复旦大学 一种共享干扰消除电路的宽带全双工接收机

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
余得水等: "基于55nmCMOS工艺的2.5Gbit/s高灵敏度跨阻放大器", 《微电子学》, vol. 48, no. 3, pages 289 - 294 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118041260A (zh) * 2024-04-11 2024-05-14 芯耀辉科技有限公司 用于前端电路的信号处理方法及前端电路

Also Published As

Publication number Publication date
CN117134716B (zh) 2024-02-09

Similar Documents

Publication Publication Date Title
CN108574475B (zh) 具有基于放大器的延迟链的有限脉冲响应模拟接收滤波器
CN101978598B (zh) 具有差动输入的正交输出低噪声跨导放大器
US8558611B2 (en) Peaking amplifier with capacitively-coupled parallel input stages
US10193515B2 (en) Continuous time linear equalizer with two adaptive zero frequency locations
US8593207B2 (en) Limiting amplifiers
CN117134716B (zh) 一种用于高速数据传输的信号补偿方法及装置
Momeni et al. A 10-Gb/s inductorless transimpedance amplifier
US20060245485A1 (en) Continuous-time equalizer
US20040239369A1 (en) Programmable peaking receiver and method
US11165456B2 (en) Methods and apparatus for a continuous time linear equalizer
US9281974B1 (en) Equalizer circuitry having digitally controlled impedances
US7504859B2 (en) Level converter and semiconductor device
CN108183696B (zh) 一种低压高速可编程均衡电路
TWI713334B (zh) 高速低電壓串行鏈路接收器及其方法
US11245555B1 (en) Wideband passive buffer with DC level shift for wired data communication
US11469730B2 (en) Circuits and methods for maintaining gain for a continuous-time linear equalizer
US9590801B1 (en) Equalization scheme in trans-impedance amplifier for optical communications
US6784749B1 (en) Limiting amplifier with active inductor
JP5308243B2 (ja) 可変ゲイン回路
US9130650B1 (en) Transformer based circuit for reducing EMI radiation in high speed CMOS SERDES transmitters
US7346645B2 (en) Architecture for transverse-form analog finite-impulse-response filter
TW202349864A (zh) 具有嵌入在等化器結構中的可變增益放大器的類比接收器前端
CN102394584A (zh) 前置均衡放大电路及系统
US11695383B2 (en) Termination circuits and attenuation methods thereof
US20200412316A1 (en) Low-voltage high-speed programmable equalization circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 200080 7th floor, No.137 Haining Road, Hongkou District, Shanghai

Patentee after: Xinyaohui Technology Co.,Ltd.

Country or region after: China

Address before: 1901-1907 Office and 1914-1924 Office of Hengqin International Business Center, No. 3000, Huandao East Road, Hengqin New District, Zhuhai City, Guangdong Province, 519000

Patentee before: Xinyaohui Technology Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address