JP3335907B2 - 歪補償回路及び低歪半導体増幅器 - Google Patents
歪補償回路及び低歪半導体増幅器Info
- Publication number
- JP3335907B2 JP3335907B2 JP15624398A JP15624398A JP3335907B2 JP 3335907 B2 JP3335907 B2 JP 3335907B2 JP 15624398 A JP15624398 A JP 15624398A JP 15624398 A JP15624398 A JP 15624398A JP 3335907 B2 JP3335907 B2 JP 3335907B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- distortion compensation
- compensation circuit
- circuit
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、高周波増幅器等
の入力側または出力側に設けることで、高周波増幅器が
有する振幅非線形性、位相非線形性を補償し、線形な特
性を得るための歪補償回路及び歪補償回路を用いて構成
される低歪半導体増幅器に関するものである。
の入力側または出力側に設けることで、高周波増幅器が
有する振幅非線形性、位相非線形性を補償し、線形な特
性を得るための歪補償回路及び歪補償回路を用いて構成
される低歪半導体増幅器に関するものである。
【０００２】
【従来の技術】低周波では、増幅器の非線形性の改善の
ために負帰還をかけることが行われている。しかし、高
周波では、帰還路における位相回転のため、負帰還をか
けることが難しい。そこで、高周波では、増幅器の非線
形性をキャンセルするような入出力特性を持つ歪補償回
路を増幅器の入力側または出力側に設けることで非線形
性の改善を行う。
ために負帰還をかけることが行われている。しかし、高
周波では、帰還路における位相回転のため、負帰還をか
けることが難しい。そこで、高周波では、増幅器の非線
形性をキャンセルするような入出力特性を持つ歪補償回
路を増幅器の入力側または出力側に設けることで非線形
性の改善を行う。
【０００３】従来例１として、電子情報通信学会、信学
技報、ED９６−１８９、MW９６−１５２、並列ダイオー
ドを用いたマイクロ波簡易リニアライザをあげる。図２
８に従来例１で使用されている歪補償回路の回路構成を
示す。図２８において、１１０１は抵抗、１１０２、１
１０３はキャパシタ、１１０４はダイオード、１１０５
は入力端子、１１０６は出力端子、１１０７はコントロ
ールバイアス端子である。
技報、ED９６−１８９、MW９６−１５２、並列ダイオー
ドを用いたマイクロ波簡易リニアライザをあげる。図２
８に従来例１で使用されている歪補償回路の回路構成を
示す。図２８において、１１０１は抵抗、１１０２、１
１０３はキャパシタ、１１０４はダイオード、１１０５
は入力端子、１１０６は出力端子、１１０７はコントロ
ールバイアス端子である。
【０００４】マイクロ波信号は、入力端子１１０５に入
り、ダイオード１１０４のアノード端子に導かれる。ダ
イオード１１０４には抵抗１１０１を介して、コントロ
ールバイアス端子１１０７からバイアス電圧が印加され
ている。このダイオード１１０４により、入力されたマ
イクロ波信号は、前段または後段に接続される増幅器の
非線型性を補償するような振幅位相特性が与えられ、出
力端子１１０６より出力される。
り、ダイオード１１０４のアノード端子に導かれる。ダ
イオード１１０４には抵抗１１０１を介して、コントロ
ールバイアス端子１１０７からバイアス電圧が印加され
ている。このダイオード１１０４により、入力されたマ
イクロ波信号は、前段または後段に接続される増幅器の
非線型性を補償するような振幅位相特性が与えられ、出
力端子１１０６より出力される。
【０００５】また、図２９は従来例２として特開昭６３
−２９２７０８号公報に開示された非線形信号発生回路
を示す回路図である。図２９において、１１１１はダイ
オード、１１１２は抵抗、１１１３はインダクタ、１１
１４は高周波信号の入力端子、１１１５ａ、１１１５ｂ
はキャパシタ、１１１６はバイアス用端子である。
−２９２７０８号公報に開示された非線形信号発生回路
を示す回路図である。図２９において、１１１１はダイ
オード、１１１２は抵抗、１１１３はインダクタ、１１
１４は高周波信号の入力端子、１１１５ａ、１１１５ｂ
はキャパシタ、１１１６はバイアス用端子である。
【０００６】高周波信号は、入力端子１１１４に入力さ
れ、ダイオード１１１１に導かれる。このダイオード１
１１１には、並列にインダクタ１１１３および抵抗１１
１２、キャパシタ１１１５ａ、１１１５ｂから構成され
る回路が接続されている。高周波信号は、ダイオード１
１１１により歪が与えられる。ダイオード１１１１によ
って与えられる歪はダイオードと並列に接続された回
路、および、バイアス端子１１１６によって供給された
電流によって決定される。
れ、ダイオード１１１１に導かれる。このダイオード１
１１１には、並列にインダクタ１１１３および抵抗１１
１２、キャパシタ１１１５ａ、１１１５ｂから構成され
る回路が接続されている。高周波信号は、ダイオード１
１１１により歪が与えられる。ダイオード１１１１によ
って与えられる歪はダイオードと並列に接続された回
路、および、バイアス端子１１１６によって供給された
電流によって決定される。
【０００７】また、図３０は従来例３として特開平４−
２５２５０６号公報に開示された先行歪線形化器を示す
回路図である。図３０において、１１２１、１１２４、
１１２７、１１３２、１１３３はキャパシタ、１１２
２、１１２９、１１３０はインピーダンス整合回路網、
１１２３、１１２６はインダクタ、１１２５は抵抗、１
１２８はトランジスタ、１１３１はバラクタダイオー
ド、１１３４は入力端子、１１３５は出力端子である。
２５２５０６号公報に開示された先行歪線形化器を示す
回路図である。図３０において、１１２１、１１２４、
１１２７、１１３２、１１３３はキャパシタ、１１２
２、１１２９、１１３０はインピーダンス整合回路網、
１１２３、１１２６はインダクタ、１１２５は抵抗、１
１２８はトランジスタ、１１３１はバラクタダイオー
ド、１１３４は入力端子、１１３５は出力端子である。
【０００８】高周波信号は、入力端子１１３４に入力さ
れ、ピンチオフ状態にされたトランジスタ１１２８に導
かれる。このトランジスタ１１２８により、従来例３で
示した先行歪線形化器の前段または後段に接続された利
得圧縮と位相歪が発生する増幅器に対し、振幅歪に対す
る補償を行う。次に、トランジスタ１１２８により振幅
歪が補償された信号は、トランジスタ１１２８の出力端
に接続されているダイオード１１３１により、位相歪が
補償される。振幅位相歪が補償された信号を出力端子１
１３５から得る。
れ、ピンチオフ状態にされたトランジスタ１１２８に導
かれる。このトランジスタ１１２８により、従来例３で
示した先行歪線形化器の前段または後段に接続された利
得圧縮と位相歪が発生する増幅器に対し、振幅歪に対す
る補償を行う。次に、トランジスタ１１２８により振幅
歪が補償された信号は、トランジスタ１１２８の出力端
に接続されているダイオード１１３１により、位相歪が
補償される。振幅位相歪が補償された信号を出力端子１
１３５から得る。
【０００９】さらに、図３１は従来例４として特開平５
−８３５８５号公報に開示された水平偏向回路を示す回
路図である。図３１において、１１４１はトランジス
タ、１１４２は可変直流電圧源、１１４３はチョークコ
イル、１１４４はダンパーダイオード、１１４５は共振
キャパシタ、１１４６は水平偏向コイル、１１４７はＳ
字補正キャパシタ、１１４８は補正コイル、１１４９は
変調用トランス、１１４９ａは１次側巻き線、１１４９
ｂは２次側巻き線、１１５０は変調源である。
−８３５８５号公報に開示された水平偏向回路を示す回
路図である。図３１において、１１４１はトランジス
タ、１１４２は可変直流電圧源、１１４３はチョークコ
イル、１１４４はダンパーダイオード、１１４５は共振
キャパシタ、１１４６は水平偏向コイル、１１４７はＳ
字補正キャパシタ、１１４８は補正コイル、１１４９は
変調用トランス、１１４９ａは１次側巻き線、１１４９
ｂは２次側巻き線、１１５０は変調源である。
【００１０】トランジスタ１１４１がドライブ信号によ
ってオンオフすると、水平偏向コイル１１４６にはＳ字
補正キャパシタ１１４７によってＳ字補正された鋸波状
の電流が流れる。可変直流電圧源１１４２からは垂直周
期のパラボラ波状の電圧が供給されるため、主に画面の
左右端部における左右ピン歪が補正される。
ってオンオフすると、水平偏向コイル１１４６にはＳ字
補正キャパシタ１１４７によってＳ字補正された鋸波状
の電流が流れる。可変直流電圧源１１４２からは垂直周
期のパラボラ波状の電圧が供給されるため、主に画面の
左右端部における左右ピン歪が補正される。
【００１１】
【発明が解決しようとする課題】歪補償回路は、歪補償
回路の前段または後段に接続される増幅器の振幅位相特
性と逆の特性をもつことで、振幅位相歪を低減する。つ
まり、歪補償回路の振幅位相特性と増幅器の振幅位相特
性が逆の形状を有し、かつ、これらを組み合わせた際、
平坦な特性となるように電力レベルを一致させる必要が
ある。そこで、歪補償回路には、増幅器の特性に合わせ
て、振幅位相特性の形状および電力を調整できることが
望まれる。
回路の前段または後段に接続される増幅器の振幅位相特
性と逆の特性をもつことで、振幅位相歪を低減する。つ
まり、歪補償回路の振幅位相特性と増幅器の振幅位相特
性が逆の形状を有し、かつ、これらを組み合わせた際、
平坦な特性となるように電力レベルを一致させる必要が
ある。そこで、歪補償回路には、増幅器の特性に合わせ
て、振幅位相特性の形状および電力を調整できることが
望まれる。
【００１２】上述した従来例１は、構成が非常に簡単
で、小型化、モノリシック化に適した構成である。しか
し、従来例１の回路は、あまりに構成が単純であるがた
めに、調整可能個所が少なく、振幅位相歪を十分に補償
できない問題点があった。また、信号線路とダイオード
が直接接続されていることから、素子の大きさによって
入力電力の増加に対し利得が増加し、位相が遅れる特性
が得られる電力範囲が制限される問題点があった。
で、小型化、モノリシック化に適した構成である。しか
し、従来例１の回路は、あまりに構成が単純であるがた
めに、調整可能個所が少なく、振幅位相歪を十分に補償
できない問題点があった。また、信号線路とダイオード
が直接接続されていることから、素子の大きさによって
入力電力の増加に対し利得が増加し、位相が遅れる特性
が得られる電力範囲が制限される問題点があった。
【００１３】また、従来例２は、構成が非常に簡単で、
小型化、モノリシック化に適した構成である。しかし、
従来例２の回路は、あまりに構成が単純であるがため
に、調整可能個所が少なく、振幅位相歪を十分に補償で
きない問題点があった。また、ダイオードの容量を並列
に接続したインダクタにより打ち消しあわせていること
から、適用できる周波数帯域幅に制限が生じ広帯域化に
問題点があった。さらに、入力端子とダイオードが直接
接続されていることから、素子の大きさによって振幅位
相特性を補償できる入力電力範囲に制限される問題点が
あった。
小型化、モノリシック化に適した構成である。しかし、
従来例２の回路は、あまりに構成が単純であるがため
に、調整可能個所が少なく、振幅位相歪を十分に補償で
きない問題点があった。また、ダイオードの容量を並列
に接続したインダクタにより打ち消しあわせていること
から、適用できる周波数帯域幅に制限が生じ広帯域化に
問題点があった。さらに、入力端子とダイオードが直接
接続されていることから、素子の大きさによって振幅位
相特性を補償できる入力電力範囲に制限される問題点が
あった。
【００１４】また、従来例３は、構成が簡単で、小型
化、モノリシック化に適した構成である。しかし、増幅
器の振幅位相特性を補償する為には、トランジスタとバ
ラクタダイオードの２素子を使う必要が有る問題点があ
った。また、トランジスタは位相特性を直接案内する変
調電圧検出器として動作している為、振幅特性をほとん
ど補償する必要がなく、位相特性のみを補償する場合で
も必須の構成になる問題点があった。さらに、トランジ
スタのバイアスをピンチオフ状態にしていることから、
温度によってトランジスタの特性が変化し、従来例３の
回路の振幅特性が変化するという問題点があった。
化、モノリシック化に適した構成である。しかし、増幅
器の振幅位相特性を補償する為には、トランジスタとバ
ラクタダイオードの２素子を使う必要が有る問題点があ
った。また、トランジスタは位相特性を直接案内する変
調電圧検出器として動作している為、振幅特性をほとん
ど補償する必要がなく、位相特性のみを補償する場合で
も必須の構成になる問題点があった。さらに、トランジ
スタのバイアスをピンチオフ状態にしていることから、
温度によってトランジスタの特性が変化し、従来例３の
回路の振幅特性が変化するという問題点があった。
【００１５】さらに、従来例４は、簡単な構成で左右ピ
ン歪を補正することが可能である。しかし、従来例４で
用いられているダイオードは、共振回路で発生した波を
減衰させるために用いられており、このダイオードによ
って左右ピン歪を補正しているわけではない。
ン歪を補正することが可能である。しかし、従来例４で
用いられているダイオードは、共振回路で発生した波を
減衰させるために用いられており、このダイオードによ
って左右ピン歪を補正しているわけではない。
【００１６】この発明は、上記のような問題点を解決す
るためになされたもので、小型でモノリシック化に適し
た歪補償量を得ることができる歪補償回路及び歪補償回
路を用いて構成される低歪半導体増幅器を得ることを目
的とする。
るためになされたもので、小型でモノリシック化に適し
た歪補償量を得ることができる歪補償回路及び歪補償回
路を用いて構成される低歪半導体増幅器を得ることを目
的とする。
【００１７】
【課題を解決するための手段】この発明に係る歪補償回
路は、前段または後段に接続される増幅器の特性と逆特
性を持つことにより振幅位相歪を低減する歪補償回路に
おいて、抵抗と直流電源が直列に接続された回路と、イ
ンダクタまたは抵抗のいずれか少なくとも一つを含む回
路と順方向にバイアスされたダイオードが直列に接続さ
れた回路とが、入力端子と出力端子間の信号路に対しそ
れぞれ並列に接続され、当該信号路の入力側及び出力側
にはキャパシタが直列に接続され、前記直流電源の直流
電圧をパラメータとして変化させることで入力電力に対
する利得、通過位相特性を調整することを特徴とするも
のである。
路は、前段または後段に接続される増幅器の特性と逆特
性を持つことにより振幅位相歪を低減する歪補償回路に
おいて、抵抗と直流電源が直列に接続された回路と、イ
ンダクタまたは抵抗のいずれか少なくとも一つを含む回
路と順方向にバイアスされたダイオードが直列に接続さ
れた回路とが、入力端子と出力端子間の信号路に対しそ
れぞれ並列に接続され、当該信号路の入力側及び出力側
にはキャパシタが直列に接続され、前記直流電源の直流
電圧をパラメータとして変化させることで入力電力に対
する利得、通過位相特性を調整することを特徴とするも
のである。
【００１８】また、上記ダイオードに対し、インダク
タ、抵抗またはキャパシタのいずれか少なくとも一つを
並列に接続したことを特徴とするものである。
タ、抵抗またはキャパシタのいずれか少なくとも一つを
並列に接続したことを特徴とするものである。
【００１９】また、上記順方向バイアスされたダイオー
ドと直列に接続されたインダクタまたは抵抗のいずれか
少なくとも一つを含む回路のインダクタを、線路を用い
て分布定数的に構成したことを特徴とするものである。
ドと直列に接続されたインダクタまたは抵抗のいずれか
少なくとも一つを含む回路のインダクタを、線路を用い
て分布定数的に構成したことを特徴とするものである。
【００２０】また、上記抵抗と直流電源が直列に接続し
た回路の抵抗を、トランジスタのドレイン（コレク
タ）、ソース（エミッタ）間の抵抗で置き換えたことを
特徴とするものである。
た回路の抵抗を、トランジスタのドレイン（コレク
タ）、ソース（エミッタ）間の抵抗で置き換えたことを
特徴とするものである。
【００２１】また、上記順方向バイアスされたダイオー
ドと直列に接続されたインダクタまたは抵抗のいずれか
少なくとも一つを含む回路の抵抗を、トランジスタのド
レイン（コレクタ）、ソース（エミッタ）間の抵抗で置
き換えたことを特徴とするものである。
ドと直列に接続されたインダクタまたは抵抗のいずれか
少なくとも一つを含む回路の抵抗を、トランジスタのド
レイン（コレクタ）、ソース（エミッタ）間の抵抗で置
き換えたことを特徴とするものである。
【００２２】また、上記順方向バイアスされたダイオー
ドを直列に複数個接続したことを特徴とするものであ
る。
ドを直列に複数個接続したことを特徴とするものであ
る。
【００２３】また、上記順方向バイアスされたダイオー
ドを並列に複数個接続したことを特徴とするものであ
る。
ドを並列に複数個接続したことを特徴とするものであ
る。
【００２４】また、入力側または出力側のいずれか少な
くとも一つに整合回路を有することを特徴とするもので
ある。
くとも一つに整合回路を有することを特徴とするもので
ある。
【００２５】また、上記歪補償回路を、９０度ハイブリ
ッドを用いてバランス型としたことを特徴とするもので
ある。
ッドを用いてバランス型としたことを特徴とするもので
ある。
【００２６】また、上記歪補償回路を縦列に接続したこ
とを特徴とするものである。
とを特徴とするものである。
【００２７】また、この発明に係る低歪半導体増幅器
は、上記歪補償回路を高出力増幅器と組み合わせてフィ
ードフォワード型またはフィードバック型低歪半導体増
幅器としたことを特徴とするものである。
は、上記歪補償回路を高出力増幅器と組み合わせてフィ
ードフォワード型またはフィードバック型低歪半導体増
幅器としたことを特徴とするものである。
【００２８】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１による歪補償回路の構成を示す回路図であ
る。図中、１、２はキャパシタ、３は抵抗、４はインダ
クタ、５は抵抗、６はダイオード、７は直流電源、８は
入力端子、９は出力端子であり、この実施の形態１の歪
補償回路の場合、抵抗３，４およびインダクタ４を介し
て順方向バイアスされたダイオード６が入力端子８と出
力端子９との間の信号路に対して並列に接続されてい
る。なお、インダクタ４と抵抗５は順方向にバイアスさ
れたダイオード６が直列に接続されているが、インダク
タ４または抵抗５のいずれか少なくとも一つのみ順方向
にバイアスされたダイオード６に直列に接続されればよ
い。
実施の形態１による歪補償回路の構成を示す回路図であ
る。図中、１、２はキャパシタ、３は抵抗、４はインダ
クタ、５は抵抗、６はダイオード、７は直流電源、８は
入力端子、９は出力端子であり、この実施の形態１の歪
補償回路の場合、抵抗３，４およびインダクタ４を介し
て順方向バイアスされたダイオード６が入力端子８と出
力端子９との間の信号路に対して並列に接続されてい
る。なお、インダクタ４と抵抗５は順方向にバイアスさ
れたダイオード６が直列に接続されているが、インダク
タ４または抵抗５のいずれか少なくとも一つのみ順方向
にバイアスされたダイオード６に直列に接続されればよ
い。
【００２９】次に動作について説明する。図２に入力電
力に対する利得、通過位相特性を示す。図２より、入力
電力Pinの増加に対し、利得Gａinが増加し、位相Phase
が遅れる特性が得られることがわかる。
力に対する利得、通過位相特性を示す。図２より、入力
電力Pinの増加に対し、利得Gａinが増加し、位相Phase
が遅れる特性が得られることがわかる。
【００３０】また、図３に直流電源７の直流電圧をパラ
メータとした時の入力電力に対する利得、通過位相特性
を示す。直流電圧（５Ｖ、３Ｖ、１Ｖ）を変化させるこ
とで、図１の歪補償回路の利得、通過位相特性を容易に
調整できることがわかる。
メータとした時の入力電力に対する利得、通過位相特性
を示す。直流電圧（５Ｖ、３Ｖ、１Ｖ）を変化させるこ
とで、図１の歪補償回路の利得、通過位相特性を容易に
調整できることがわかる。
【００３１】さらに、図４に抵抗５の抵抗値をパラメー
タとしたときの入力電力に対する利得、通過位相特性を
示す。抵抗５の抵抗値を変化させることで、利得、通過
位相特性の調整および入力電力に対する感度を調整でき
る。
タとしたときの入力電力に対する利得、通過位相特性を
示す。抵抗５の抵抗値を変化させることで、利得、通過
位相特性の調整および入力電力に対する感度を調整でき
る。
【００３２】従って、上記実施の形態１によれば、抵抗
３と直流電源７が直列に接続された回路と、インダクタ
４または抵抗５のいずれか少なくとも一つを含む回路と
順方向にバイアスされたダイオード６が直列に接続され
た回路とが、入力端子８と出力端子９間の信号路に対し
それぞれ並列に接続され、当該信号路の入力側及び出力
側にはキャパシタ１、２が直列に接続されて、前段また
は後段に接続される増幅器の振幅特性と逆特性を持つこ
とにより振幅位相歪を低減する歪補償回路を構成したの
で、小型で、モノリシック化が可能な歪補償回路を得る
ことができる。
３と直流電源７が直列に接続された回路と、インダクタ
４または抵抗５のいずれか少なくとも一つを含む回路と
順方向にバイアスされたダイオード６が直列に接続され
た回路とが、入力端子８と出力端子９間の信号路に対し
それぞれ並列に接続され、当該信号路の入力側及び出力
側にはキャパシタ１、２が直列に接続されて、前段また
は後段に接続される増幅器の振幅特性と逆特性を持つこ
とにより振幅位相歪を低減する歪補償回路を構成したの
で、小型で、モノリシック化が可能な歪補償回路を得る
ことができる。
【００３３】また、直流電源７の電圧を変化させること
で、歪補償回路の利得、通過位相特性を容易に調整する
ことができる。さらに、ダイオード６と直列に抵抗５が
接続された場合、抵抗値を変化させることで、歪補償回
路の利得、通過位相特性を調整でき、入力電力に対する
感度を調整することができる。
で、歪補償回路の利得、通過位相特性を容易に調整する
ことができる。さらに、ダイオード６と直列に抵抗５が
接続された場合、抵抗値を変化させることで、歪補償回
路の利得、通過位相特性を調整でき、入力電力に対する
感度を調整することができる。
【００３４】実施の形態２．次に、図５の（ａ）、
（ｂ）はこの発明の実施の形態２に係る歪補償回路の構
成を示す回路図である。図中、図１に示す実施の形態１
と同一部分は同一符号を付してその説明は省略する。新
たな符号として、１０はダイオード６に並列接続された
キャパシタ、１１と１２は直列接続されてその接続体が
上記ダイオード６に並列接続されたインダクタとキャパ
シタである。また、１３はダイオード６に並列接続され
た抵抗である。この実施の形態２の歪補償回路の場合、
抵抗５を介して順方向バイアスされたダイオード６が信
号路に対し並列に接続されている。なお、キャパシタ１
０、インダクタ１１または抵抗１３のいずれかがダイオ
ード６に並列接続されてもよい。
（ｂ）はこの発明の実施の形態２に係る歪補償回路の構
成を示す回路図である。図中、図１に示す実施の形態１
と同一部分は同一符号を付してその説明は省略する。新
たな符号として、１０はダイオード６に並列接続された
キャパシタ、１１と１２は直列接続されてその接続体が
上記ダイオード６に並列接続されたインダクタとキャパ
シタである。また、１３はダイオード６に並列接続され
た抵抗である。この実施の形態２の歪補償回路の場合、
抵抗５を介して順方向バイアスされたダイオード６が信
号路に対し並列に接続されている。なお、キャパシタ１
０、インダクタ１１または抵抗１３のいずれかがダイオ
ード６に並列接続されてもよい。
【００３５】次に動作について説明する。図６は図５
（ａ）の回路における入力電力に対する利得、通過位相
特性を示す。図６より、入力電力Ｐinの増加に対し、利
得Gainが増加し、位相Phaseが遅れる特性が得られるこ
とがわかる。
（ａ）の回路における入力電力に対する利得、通過位相
特性を示す。図６より、入力電力Ｐinの増加に対し、利
得Gainが増加し、位相Phaseが遅れる特性が得られるこ
とがわかる。
【００３６】また、図７は図５（ａ）において、ダイオ
ード６と並列に接続されたキャパシタ１０の容量を大き
くした場合の利得、通過位相特性を示す。図７より、入
力電力Ｐinの増加に対し、利得Ｇainが増加し、位相Ｐh
aseが遅れる特性が得られているが、利得の変化に対
し、位相の変化が支配的なことがわかる。これより、キ
ャパシタ１０の容量を大きな容量値とすることで、入力
電力の増加に対し、位相の遅れのみ得られることがわか
る。
ード６と並列に接続されたキャパシタ１０の容量を大き
くした場合の利得、通過位相特性を示す。図７より、入
力電力Ｐinの増加に対し、利得Ｇainが増加し、位相Ｐh
aseが遅れる特性が得られているが、利得の変化に対
し、位相の変化が支配的なことがわかる。これより、キ
ャパシタ１０の容量を大きな容量値とすることで、入力
電力の増加に対し、位相の遅れのみ得られることがわか
る。
【００３７】さらに、図８は図５（ｂ）において、ダイ
オード６と並列に接続されたキャパシタ１０の容量とダ
イオード６の寄生容量が、インダクタ１１と共振するよ
うなインダクタンスとした場合の利得、通過位相特性を
示す。
オード６と並列に接続されたキャパシタ１０の容量とダ
イオード６の寄生容量が、インダクタ１１と共振するよ
うなインダクタンスとした場合の利得、通過位相特性を
示す。
【００３８】ここで、キャパシタ１２は直流素子用キャ
パシタであり、十分大きな容量値を有する。図８から、
入力電力の増加に対し、利得が増加し、位相が遅れる特
性が得られているが、位相の変化に対し、利得の変化が
支配的なことがわかる。これより、インダクタ１１と並
列に接続されたキャパシタ１０およびダイオード６の寄
生容量が共振するように、インダクタ１１のインダクタ
ンスを設定することで、入力電力の増加に対し、利得の
増加のみ得られることがわかる。
パシタであり、十分大きな容量値を有する。図８から、
入力電力の増加に対し、利得が増加し、位相が遅れる特
性が得られているが、位相の変化に対し、利得の変化が
支配的なことがわかる。これより、インダクタ１１と並
列に接続されたキャパシタ１０およびダイオード６の寄
生容量が共振するように、インダクタ１１のインダクタ
ンスを設定することで、入力電力の増加に対し、利得の
増加のみ得られることがわかる。
【００３９】実施の形態３．次に、図９はこの発明の実
施の形態３に係る歪補償回路の構成を示す回路図であ
る。図中、図５に示す実施の形態２と同一部分は同一符
号を付してその説明は省略する。この実施の形態３の歪
補償回路の場合、順方向バイアスされたダイオード６が
信号路に対し並列に接続されている。
施の形態３に係る歪補償回路の構成を示す回路図であ
る。図中、図５に示す実施の形態２と同一部分は同一符
号を付してその説明は省略する。この実施の形態３の歪
補償回路の場合、順方向バイアスされたダイオード６が
信号路に対し並列に接続されている。
【００４０】次に動作について説明する。図１０に入力
電力に対する利得、通過位相特性を示す。図１０より、
入力電力Ｐinの増加に対し、利得Ｇainが増加し、位相
Ｐhaseが遅れる特性が得られることがわかる。
電力に対する利得、通過位相特性を示す。図１０より、
入力電力Ｐinの増加に対し、利得Ｇainが増加し、位相
Ｐhaseが遅れる特性が得られることがわかる。
【００４１】実施の形態４．次に、図１１はこの発明の
実施の形態４に係る歪補償回路の構成を示す回路図であ
る。図中、図１に示す実施の形態１と同一部分は同一符
号を付してその説明は省略する、新たな符号として、１
４は図１に示す実施の形態１におけるインダクタ４を分
布定数的に構成した線路である。この実施の形態４の歪
補償回路の場合、線路１４を介して順方向バイアスされ
たダイオード６が信号路に対し並列に接続されている。
実施の形態４に係る歪補償回路の構成を示す回路図であ
る。図中、図１に示す実施の形態１と同一部分は同一符
号を付してその説明は省略する、新たな符号として、１
４は図１に示す実施の形態１におけるインダクタ４を分
布定数的に構成した線路である。この実施の形態４の歪
補償回路の場合、線路１４を介して順方向バイアスされ
たダイオード６が信号路に対し並列に接続されている。
【００４２】次に動作について説明する。図１２に入力
電力に対する利得、通過位相特性を示す。図１２より、
入力電力Ｐinの増加に対し、利得Ｇainが増加し、位相
Ｐhaseが遅れる特性が得られることがわかる。
電力に対する利得、通過位相特性を示す。図１２より、
入力電力Ｐinの増加に対し、利得Ｇainが増加し、位相
Ｐhaseが遅れる特性が得られることがわかる。
【００４３】また、インダクタ４を分布定数的に構成し
た線路１４を用いることで構造がより単純となることか
ら、モノリシック化をより容易に行うことができる。
た線路１４を用いることで構造がより単純となることか
ら、モノリシック化をより容易に行うことができる。
【００４４】実施の形態５．次に、図１３はこの発明の
実施の形態５に係る歪補償回路の構成を示す回路図であ
る。図中、図１に示す実施の形態１と同一部分は同一符
号を付してその説明は省略する。新たな符号として、１
５は図１に示す実施の形態１における抵抗３に置き換え
て設けられたトランジスタである。
実施の形態５に係る歪補償回路の構成を示す回路図であ
る。図中、図１に示す実施の形態１と同一部分は同一符
号を付してその説明は省略する。新たな符号として、１
５は図１に示す実施の形態１における抵抗３に置き換え
て設けられたトランジスタである。
【００４５】次に動作について説明する。図１４にトラ
ンジスタ１５のゲート電圧を変化させた場合の入力電力
に対する利得、通過位相特性を示す。図１４より、入力
電力Ｐinの増加に対し、利得Ｇainが増加し、位相Ｐhas
eが遅れる特性が得られることがわかる。また、トラン
ジスタ１５のゲート電圧を変化させることで、容易にト
ランジスタのドレイン（コレクタ）−ソース（エミッ
タ）間の抵抗値を変えることができ、歪補償回路の利得
・通過位相特性を調整できる。
ンジスタ１５のゲート電圧を変化させた場合の入力電力
に対する利得、通過位相特性を示す。図１４より、入力
電力Ｐinの増加に対し、利得Ｇainが増加し、位相Ｐhas
eが遅れる特性が得られることがわかる。また、トラン
ジスタ１５のゲート電圧を変化させることで、容易にト
ランジスタのドレイン（コレクタ）−ソース（エミッ
タ）間の抵抗値を変えることができ、歪補償回路の利得
・通過位相特性を調整できる。
【００４６】実施の形態６．次に、図１５はこの発明の
実施の形態６に係る歪補償回路の構成を示す回路図であ
る。図中、図１に示す実施の形態１と同一部分は同一符
号を付して示しその説明は省略する。新たな符号とし
て、１６は図１に示す実施の形態１における抵抗５に置
き換えて設けられたトランジスタである。なお、図１５
は図１のインダクタ４がない場合を示す。
実施の形態６に係る歪補償回路の構成を示す回路図であ
る。図中、図１に示す実施の形態１と同一部分は同一符
号を付して示しその説明は省略する。新たな符号とし
て、１６は図１に示す実施の形態１における抵抗５に置
き換えて設けられたトランジスタである。なお、図１５
は図１のインダクタ４がない場合を示す。
【００４７】次に動作について説明する。図１６にトラ
ンジスタ１６のゲート電圧を変化させた場合の入力電力
に対する利得、通過位相特性を示す。図１６より、入力
電力Ｐinの増加に対し、利得Ｇainが増加し、位相Ｐhas
eが遅れる特性が得られることがわかる。また、トラン
ジスタ１６のゲート電圧を変化させることで、容易にト
ランジスタのドレイン（コレクタ）−ソース（エミッ
タ）間の抵抗値を変えることができ、利得、通過位相特
性を調整できる。
ンジスタ１６のゲート電圧を変化させた場合の入力電力
に対する利得、通過位相特性を示す。図１６より、入力
電力Ｐinの増加に対し、利得Ｇainが増加し、位相Ｐhas
eが遅れる特性が得られることがわかる。また、トラン
ジスタ１６のゲート電圧を変化させることで、容易にト
ランジスタのドレイン（コレクタ）−ソース（エミッ
タ）間の抵抗値を変えることができ、利得、通過位相特
性を調整できる。
【００４８】実施の形態７．次に、図１７はこの発明の
実施の形態７に係る歪補償回路の構成を示す回路図であ
る。図中、図１に示す実施の形態１と同一部分は同一符
号を付してその説明は省略する。新たな符号として、１
７はダイオード６に直列に接続されたダイオードであ
る。
実施の形態７に係る歪補償回路の構成を示す回路図であ
る。図中、図１に示す実施の形態１と同一部分は同一符
号を付してその説明は省略する。新たな符号として、１
７はダイオード６に直列に接続されたダイオードであ
る。
【００４９】次に動作について説明する。図１８にダイ
オードを複数個接続した場合の入力電力に対する利得、
通過位相特性を示す。図１８より、入力電力Ｐinの増加
に対し、利得Ｇainが増加し、位相Ｐhaseが遅れる特性
が得られることがわかる。また、ダイオード６と１７の
ように、複数個直列に接続することにより、ダイオード
が１個の場合と比較して、より大きな利得、通過位相特
性の変化が得られる。
オードを複数個接続した場合の入力電力に対する利得、
通過位相特性を示す。図１８より、入力電力Ｐinの増加
に対し、利得Ｇainが増加し、位相Ｐhaseが遅れる特性
が得られることがわかる。また、ダイオード６と１７の
ように、複数個直列に接続することにより、ダイオード
が１個の場合と比較して、より大きな利得、通過位相特
性の変化が得られる。
【００５０】実施の形態８．次に、図１９はこの発明の
実施の形態に係る歪補償回路の構成を示す回路図であ
る。図中、図１に示す実施の形態１と同一部分は同一符
号を付してその説明は省略する。新たな符号として、１
８はダイオード６に並列接続されたダイオードである。
この実施の形態８の歪補償回路の場合、ダイオード６と
１８には順方向バイアスが印加されている。
実施の形態に係る歪補償回路の構成を示す回路図であ
る。図中、図１に示す実施の形態１と同一部分は同一符
号を付してその説明は省略する。新たな符号として、１
８はダイオード６に並列接続されたダイオードである。
この実施の形態８の歪補償回路の場合、ダイオード６と
１８には順方向バイアスが印加されている。
【００５１】次に動作について説明する。図２０にダイ
オードを複数個接続した場合の入力電力に対する利得、
通過位相特性を示す。図２０より、入力電力Ｐinの増加
に対し、利得Ｇainが増加し、位相Ｐhaseが遅れる特性
が得られることがわかる。また、ダイオード６と１８の
ように複数個並列接続することにより、ダイオードが１
個の場合と比較して、より大きな入力電力で、利得、通
過位相特性の変化が得られる。
オードを複数個接続した場合の入力電力に対する利得、
通過位相特性を示す。図２０より、入力電力Ｐinの増加
に対し、利得Ｇainが増加し、位相Ｐhaseが遅れる特性
が得られることがわかる。また、ダイオード６と１８の
ように複数個並列接続することにより、ダイオードが１
個の場合と比較して、より大きな入力電力で、利得、通
過位相特性の変化が得られる。
【００５２】実施の形態９．次に、図２１はこの発明の
実施の形態９に係る歪補償回路の構成を示す回路図であ
る。図中、図１に示す実施の形態１と同一部分は同一符
号を付してその説明は省略する。新たな符号として、１
９と２０は入力整合回路と出力整合回路である。この実
施の形態９の歪補償回路の場合、ダイオード６には順方
向バイアスが印加されている。なお、入力整合回路と出
力整合回路は少なくとも一方だけ設けられていてもよ
い。
実施の形態９に係る歪補償回路の構成を示す回路図であ
る。図中、図１に示す実施の形態１と同一部分は同一符
号を付してその説明は省略する。新たな符号として、１
９と２０は入力整合回路と出力整合回路である。この実
施の形態９の歪補償回路の場合、ダイオード６には順方
向バイアスが印加されている。なお、入力整合回路と出
力整合回路は少なくとも一方だけ設けられていてもよ
い。
【００５３】次に動作について説明する。図２２に入出
力インピーダンスを変化させた場合の入力電力に対する
利得、通過位相特性を示す。図２２より、入出力インピ
ーダンスを変化させることで、利得、通過位相特性を調
整することができる。また、整合回路の通過利得を調整
することで、歪補償回路の前段または後段に接続する増
幅器との電力レベル調整を行うことができる。さら
に、、入出力のインピーダンスを適当な値とすること
で、反射特性を調整することができる。また、図２３に
出力側の反射特性を改善した場合の出力反射特性を示
す。
力インピーダンスを変化させた場合の入力電力に対する
利得、通過位相特性を示す。図２２より、入出力インピ
ーダンスを変化させることで、利得、通過位相特性を調
整することができる。また、整合回路の通過利得を調整
することで、歪補償回路の前段または後段に接続する増
幅器との電力レベル調整を行うことができる。さら
に、、入出力のインピーダンスを適当な値とすること
で、反射特性を調整することができる。また、図２３に
出力側の反射特性を改善した場合の出力反射特性を示
す。
【００５４】次に、広帯域な信号に対して歪補償を行う
場合について述べる。広帯域な信号を扱う場合、周波数
によって増幅器の振幅位相特性が異なる。広帯域にわた
って、増幅器の歪特性を改善するためには、単一周波数
において、歪補償回路の振幅位相特性が増幅器と逆の特
性を有するだけでなく、周波数の変化に対する増幅器の
振幅位相特性の変化をも補償しなければならない。
場合について述べる。広帯域な信号を扱う場合、周波数
によって増幅器の振幅位相特性が異なる。広帯域にわた
って、増幅器の歪特性を改善するためには、単一周波数
において、歪補償回路の振幅位相特性が増幅器と逆の特
性を有するだけでなく、周波数の変化に対する増幅器の
振幅位相特性の変化をも補償しなければならない。
【００５５】そこで、歪補償回路の入出力インピーダン
スが変化すると、歪補償回路の振幅位相特性が変化する
ことに着目し、周波数の変化に応じて、歪補償回路の整
合回路のインピーダンスが増幅器の振幅位相特性を補償
するようなインピーダンスとなるように図２１における
整合回路を設計する。
スが変化すると、歪補償回路の振幅位相特性が変化する
ことに着目し、周波数の変化に応じて、歪補償回路の整
合回路のインピーダンスが増幅器の振幅位相特性を補償
するようなインピーダンスとなるように図２１における
整合回路を設計する。
【００５６】具体的の設計法としては、以下のようにな
る。周波数をパラメータとして、増幅器の振幅位相特性
を測定する。歪補償回路は、歪補償を行う帯域内の周波
数それぞれにおいて、入出力インピーダンスを変えて入
出力位相特性を測定し、増幅器の入出力位相特性を補償
するようなインピーダンスポイントを各周波数ごとに選
択する。
る。周波数をパラメータとして、増幅器の振幅位相特性
を測定する。歪補償回路は、歪補償を行う帯域内の周波
数それぞれにおいて、入出力インピーダンスを変えて入
出力位相特性を測定し、増幅器の入出力位相特性を補償
するようなインピーダンスポイントを各周波数ごとに選
択する。
【００５７】次に、この選択したインピーダンスポイン
トをそれぞれの周波数において実現するように歪補償回
路の整合インピーダンスを決定する。これにより、それ
ぞれの周波数において、増幅器の特性を補償するような
歪補償回路が得られ、広帯域にわたって、歪を補償する
ことができる。この方法を模式的に示したものを図２４
に示す。また、歪補償回路の群遅延特性を考慮した整合
回路の設計を、上記の設計時と同時に行うことで、群遅
延特性をも補償することができる。
トをそれぞれの周波数において実現するように歪補償回
路の整合インピーダンスを決定する。これにより、それ
ぞれの周波数において、増幅器の特性を補償するような
歪補償回路が得られ、広帯域にわたって、歪を補償する
ことができる。この方法を模式的に示したものを図２４
に示す。また、歪補償回路の群遅延特性を考慮した整合
回路の設計を、上記の設計時と同時に行うことで、群遅
延特性をも補償することができる。
【００５８】実施の形態１０．次に、図２５はこの発明
の実施の形態１０に係る歪補償回路の構成を示す回路図
である。図中、１１０は入力端子、１１１は出力端子、
１１２、１１３はターミネータ、１１４、１１５は実施
の形態１〜９の歪補償回路、１１６、１１７は９０度ハ
イブリッド回路である。
の実施の形態１０に係る歪補償回路の構成を示す回路図
である。図中、１１０は入力端子、１１１は出力端子、
１１２、１１３はターミネータ、１１４、１１５は実施
の形態１〜９の歪補償回路、１１６、１１７は９０度ハ
イブリッド回路である。
【００５９】次に動作について説明する。ハイブリッド
回路１１６，１１７を用い、バランス型とすることで、
歪補償回路１１４，１１５の反射特性を改善できる。
回路１１６，１１７を用い、バランス型とすることで、
歪補償回路１１４，１１５の反射特性を改善できる。
【００６０】実施の形態１１．次に、図２６はこの発明
の実施の形態１１に係る歪補償回路の構成を示す回路図
である。図中、１２１は入力端子、１２１は出力端子、
１２３、１２４は実施の形態１〜１０の歪補償回路であ
る。
の実施の形態１１に係る歪補償回路の構成を示す回路図
である。図中、１２１は入力端子、１２１は出力端子、
１２３、１２４は実施の形態１〜１０の歪補償回路であ
る。
【００６１】次に動作について説明する。実施の形態１
〜１０の歪補償回路を縦列に接続することで、利得特性
や通過位相特性が、単純増加や単純減少を有さない増幅
器の特性を補償することができる。
〜１０の歪補償回路を縦列に接続することで、利得特性
や通過位相特性が、単純増加や単純減少を有さない増幅
器の特性を補償することができる。
【００６２】実施の形態１２．次に、図２７はこの発明
の実施の形態１２に係る低歪半導体増幅器の構成を示す
回路図であり、本回路はフィードバック型低歪み増幅器
を構成している。図中、１３１は入力端子、１３２は出
力端子、１３３は帰還回路、１３４は実施の形態１〜１
１の歪補償回路、１３５は増幅器である。
の実施の形態１２に係る低歪半導体増幅器の構成を示す
回路図であり、本回路はフィードバック型低歪み増幅器
を構成している。図中、１３１は入力端子、１３２は出
力端子、１３３は帰還回路、１３４は実施の形態１〜１
１の歪補償回路、１３５は増幅器である。
【００６３】次に動作について説明する。実施の形態１
〜１１の歪補償回路１３４を増幅器１３５と組み合わせ
て用いることで、より一層低歪な増幅器を得ることがで
きる。同様に、実施の形態１〜１１の歪補償回路１３４
をフィードフォワード型増幅器の主増幅器または補助増
幅器に適用することで、より一層低歪な増幅器を得るこ
とができる。
〜１１の歪補償回路１３４を増幅器１３５と組み合わせ
て用いることで、より一層低歪な増幅器を得ることがで
きる。同様に、実施の形態１〜１１の歪補償回路１３４
をフィードフォワード型増幅器の主増幅器または補助増
幅器に適用することで、より一層低歪な増幅器を得るこ
とができる。
【００６４】
【発明の効果】以上のように、この発明によれば、小型
で、モノリシック化が可能な歪補償回路を得る。また、
直流電源の電圧を変化させることで、歪補償回路の利
得、通過位相特性を容易に調整することができる。さら
に、ダイオードと直列に抵抗が接続された場合、抵抗値
を変化させることで、歪補償回路の利得、通過位相特性
を調整でき、入力電力に対する感度を調整することがで
きる。
で、モノリシック化が可能な歪補償回路を得る。また、
直流電源の電圧を変化させることで、歪補償回路の利
得、通過位相特性を容易に調整することができる。さら
に、ダイオードと直列に抵抗が接続された場合、抵抗値
を変化させることで、歪補償回路の利得、通過位相特性
を調整でき、入力電力に対する感度を調整することがで
きる。
【００６５】また、ダイオードと並列に接続されたキャ
パシタの容量を大きくし、インダクタのインダクタンス
を十分大きな値とした場合、入力電力の増加に対し、位
相が遅れる特性のみ得られる。さらに、インダクタと並
列に接続されたキャパシタおよびダイオードの寄生容量
が共振するように、インダクタのインダクタンスを設定
することで、入力電力の増加に対し、利得が増加する特
性のみ得られる。
パシタの容量を大きくし、インダクタのインダクタンス
を十分大きな値とした場合、入力電力の増加に対し、位
相が遅れる特性のみ得られる。さらに、インダクタと並
列に接続されたキャパシタおよびダイオードの寄生容量
が共振するように、インダクタのインダクタンスを設定
することで、入力電力の増加に対し、利得が増加する特
性のみ得られる。
【００６６】また、線路を用いることで構造が単純とな
ることから、モノリシック化をより容易に行うことがで
きる。
ることから、モノリシック化をより容易に行うことがで
きる。
【００６７】また、トランジスタのゲート電圧を変化さ
せることで、容易にトランジスタのドレイン−ソース間
の抵抗値を変えることができ、歪補償回路の利得、位相
特性を調整できる。
せることで、容易にトランジスタのドレイン−ソース間
の抵抗値を変えることができ、歪補償回路の利得、位相
特性を調整できる。
【００６８】また、トランジスタのゲート電圧を変化さ
せることで、容易にトランジスタのドレイン−ソース間
の抵抗値を変えることができ、歪補償回路の利得、位相
特性を調整できる。
せることで、容易にトランジスタのドレイン−ソース間
の抵抗値を変えることができ、歪補償回路の利得、位相
特性を調整できる。
【００６９】また、ダイオードを複数個直列に接続する
ことにより、ダイオードが１個の場合と比較して、より
大きな利得、通過位相特性の変化が得られる。
ことにより、ダイオードが１個の場合と比較して、より
大きな利得、通過位相特性の変化が得られる。
【００７０】また、ダイオードを複数個並列に接続する
ことにより、ダイオードが１個の場合と比較して、より
大きな入力電力になったとき、利得、通過位相特性の変
化が得られる。
ことにより、ダイオードが１個の場合と比較して、より
大きな入力電力になったとき、利得、通過位相特性の変
化が得られる。
【００７１】また、整合回路の入出力インピーダンスを
変化させることで、利得、通過位相特性を変化させるこ
とができる。さらに、整合回路の通過利得を調整するこ
とで、歪補償回路の前段または後段に接続する増幅器と
の電力レベル調整を行うことができる。さらに、整合回
路のインピーダンスを適当な値とすることで、入出力の
反射特性を改善することができる。さらに、整合回路
が、周波数が変化しても、整合回路の入出力インピーダ
ンスが増幅器の振幅位相特性を補償するような歪補償回
路のインピーダンスとなるように設計することで、広帯
域にわたって、歪を補償することができる。このとき、
歪補償回路の群遅延特性を考慮した整合回路の設計を、
上記の設計時と同時に行うことで、群遅延特性をも補償
することができる。
変化させることで、利得、通過位相特性を変化させるこ
とができる。さらに、整合回路の通過利得を調整するこ
とで、歪補償回路の前段または後段に接続する増幅器と
の電力レベル調整を行うことができる。さらに、整合回
路のインピーダンスを適当な値とすることで、入出力の
反射特性を改善することができる。さらに、整合回路
が、周波数が変化しても、整合回路の入出力インピーダ
ンスが増幅器の振幅位相特性を補償するような歪補償回
路のインピーダンスとなるように設計することで、広帯
域にわたって、歪を補償することができる。このとき、
歪補償回路の群遅延特性を考慮した整合回路の設計を、
上記の設計時と同時に行うことで、群遅延特性をも補償
することができる。
【００７２】また、ハイブリッド回路を用い、バランス
型とすることで、歪補償回路の反射特性を改善できる。
型とすることで、歪補償回路の反射特性を改善できる。
【００７３】また、歪補償回路を縦列に接続すること
で、利得特性や通過位相特性が単純増加や単純減少を有
さない増幅器を補償することができる。
で、利得特性や通過位相特性が単純増加や単純減少を有
さない増幅器を補償することができる。
【００７４】上記の歪補償回路を増幅器と組み合わせて
用いることで、より一層低歪なフィードバック型増幅器
を得ることができる。同様に、フィードフォワード型増
幅器の主増幅器や補助増幅器に用いることで、より一層
低歪な増幅器を得ることができる。
用いることで、より一層低歪なフィードバック型増幅器
を得ることができる。同様に、フィードフォワード型増
幅器の主増幅器や補助増幅器に用いることで、より一層
低歪な増幅器を得ることができる。
【図１】 この発明の実施の形態１に係る歪補償回路の
構成を示す回路図である。
構成を示す回路図である。
【図２】 実施の形態１における入力電力に対する利
得、通過位相特性を示す特性図である。
得、通過位相特性を示す特性図である。
【図３】 実施の形態１における直流電源の直流電圧を
パラメータとした時の入力電力に対する利得、通過位相
特性を示す特性図である。
パラメータとした時の入力電力に対する利得、通過位相
特性を示す特性図である。
【図４】 実施の形態１における抵抗の抵抗値をパラメ
ータとしたときの入力電力に対する利得、通過位相特性
を示す特性図である。
ータとしたときの入力電力に対する利得、通過位相特性
を示す特性図である。
【図５】 この発明の実施の形態２に係る歪補償回路の
構成を示す回路図である。
構成を示す回路図である。
【図６】 実施の形態２における入力電力に対する利
得、通過位相特性を示す特性図である。
得、通過位相特性を示す特性図である。
【図７】 実施の形態２におけるダイオードと並列に接
続されたキャパシタ１０の容量を十分大きくした場合の
入力電力に対する利得、通過位相特性を示す特性図であ
る。
続されたキャパシタ１０の容量を十分大きくした場合の
入力電力に対する利得、通過位相特性を示す特性図であ
る。
【図８】 実施の形態２における共振するようにインダ
クタンスを設定した場合の利得、通過位相特性を示す特
性図である。
クタンスを設定した場合の利得、通過位相特性を示す特
性図である。
【図９】 この発明の実施の形態３に係る歪補償回路の
構成を示す回路図である。
構成を示す回路図である。
【図１０】 実施の形態３における入力電力に対する利
得、通過位相特性を示す特性図である。
得、通過位相特性を示す特性図である。
【図１１】 この発明の実施の形態４に係る歪補償回路
の構成を示す回路図である。
の構成を示す回路図である。
【図１２】 実施の形態４における入力電力に対する利
得、通過位相特性を示す特性図である。
得、通過位相特性を示す特性図である。
【図１３】 この発明の実施の形態５に係る歪補償回路
の構成を示す回路図である。
の構成を示す回路図である。
【図１４】 実施の形態５における入力電力に対する利
得、通過位相特性を示す特性図である。
得、通過位相特性を示す特性図である。
【図１５】 この発明の実施の形態６に係る歪補償回路
の構成を示す回路図である。
の構成を示す回路図である。
【図１６】 実施の形態６における入力電力に対する利
得、通過位相特性を示す特性図である。
得、通過位相特性を示す特性図である。
【図１７】 この発明の実施の形態７に係る歪補償回路
の構成を示す回路図である。
の構成を示す回路図である。
【図１８】 実施の形態７における入力電力に対する利
得、通過位相特性を示す特性図である。
得、通過位相特性を示す特性図である。
【図１９】 この発明の実施の形態８に係る歪補償回路
の構成を示す回路図である。
の構成を示す回路図である。
【図２０】 実施の形態８における入力電力に対する利
得、通過位相特性を示す特性図である。
得、通過位相特性を示す特性図である。
【図２１】 この発明の実施の形態９に係る歪補償回路
の構成を示す回路図である。
の構成を示す回路図である。
【図２２】 実施の形態９における入力電力に対する利
得、通過位相特性を示す特性図である。
得、通過位相特性を示す特性図である。
【図２３】 実施の形態９における反射特性を示す特性
図である。
図である。
【図２４】 実施の形態９における広帯域に整合回路の
インピーダンスを設定する方法を模式的に示した説明図
である。
インピーダンスを設定する方法を模式的に示した説明図
である。
【図２５】 この発明の実施の形態１０に係る歪補償回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図２６】 この発明の実施の形態１１に係る歪補償回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図２７】 この発明の実施の形態１２に係る低歪半導
体増幅器の構成を示す回路図である。
体増幅器の構成を示す回路図である。
【図２８】 従来例１に係る歪補償回路の構成を示す回
路図である。
路図である。
【図２９】 従来例２に係る非線形信号発生回路の構成
を示す回路図である。
を示す回路図である。
【図３０】 従来例３に係る先行歪線形化器の構成を示
す回路図である。
す回路図である。
【図３１】 従来例４に係る水平偏向回路の構成を示す
回路図である。
回路図である。
１、２ キャパシタ、３ 抵抗、４ インダクタ、５
抵抗、６ ダイオード、７ 直流電源、８ 入力端子、
９ 出力端子、１０ キャパシタ、１１ インダクタ、
１２ キャパシタ、１３ 抵抗、１４ 線路、１５、１
６ トランジスタ、１７、１８ ダイオード、１９ 入
力整合回路、２０ 出力整合回路、１１０ 入力端子、
１１１ 出力端子、１１２、１１３ ターミネータ、１
１４、１１５ 歪補償回路、１１６、１１７ ９０度ハ
イブリッド回路、１２１ 入力端子、１２１ 出力端
子、１２３、１２４ 歪補償回路、１３１ 入力端子、
１３２ 出力端子、１３３ 帰還回路、１３４ 歪補償
回路、１３５ 増幅器。
抵抗、６ ダイオード、７ 直流電源、８ 入力端子、
９ 出力端子、１０ キャパシタ、１１ インダクタ、
１２ キャパシタ、１３ 抵抗、１４ 線路、１５、１
６ トランジスタ、１７、１８ ダイオード、１９ 入
力整合回路、２０ 出力整合回路、１１０ 入力端子、
１１１ 出力端子、１１２、１１３ ターミネータ、１
１４、１１５ 歪補償回路、１１６、１１７ ９０度ハ
イブリッド回路、１２１ 入力端子、１２１ 出力端
子、１２３、１２４ 歪補償回路、１３１ 入力端子、
１３２ 出力端子、１３３ 帰還回路、１３４ 歪補償
回路、１３５ 増幅器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高木 直 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 平６−216648（ＪＰ，Ａ) 特開 平８−250937（ＪＰ，Ａ) 特開 昭63−292708（ＪＰ，Ａ) 実開 平５−23612（ＪＰ，Ｕ) 実開 昭57−15507（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/32
Claims (11)
- 【請求項１】 前段または後段に接続される増幅器の特
性と逆特性を持つことにより振幅位相歪を低減する歪補
償回路において、 抵抗と直流電源が直列に接続された回路と、インダクタ
または抵抗のいずれか少なくとも一つを含む回路と順方
向にバイアスされたダイオードが直列に接続された回路
とが、入力端子と出力端子間の信号路に対しそれぞれ並
列に接続され、当該信号路の入力側及び出力側にはキャ
パシタが直列に接続され、 前記直流電源の直流電圧をパラメータとして変化させる
ことで入力電力に対する利得、通過位相特性を調整する
ことを特徴とする歪補償回路。 - 【請求項２】 請求項１記載の歪補償回路において、上
記ダイオードに対し、インダクタ、抵抗またはキャパシ
タのいずれか少なくとも一つを並列に接続したことを特
徴とする歪補償回路。 - 【請求項３】 請求項１または２記載の歪補償回路にお
いて、上記順方向バイアスされたダイオードと直列に接
続されたインダクタまたは抵抗のいずれか少なくとも一
つを含む回路のインダクタを、線路を用いて分布定数的
に構成したことを特徴とする歪補償回路。 - 【請求項４】 請求項１ないし３のいずれかに記載の歪
補償回路において、上記抵抗と直流電源が直列に接続し
た回路の抵抗を、トランジスタのドレイン（コレク
タ）、ソース（エミッタ）間の抵抗で置き換えたことを
特徴とする歪補償回路。 - 【請求項５】 請求項１ないし４のいずれかに記載の歪
補償回路において、上記順方向バイアスされたダイオー
ドと直列に接続されたインダクタまたは抵抗のいずれか
少なくとも一つを含む回路の抵抗を、トランジスタのド
レイン（コレクタ）、ソース（エミッタ）間の抵抗で置
き換えたことを特徴とする歪補償回路。 - 【請求項６】 請求項１ないし５のいずれかに記載の歪
補償回路において、上記順方向バイアスされたダイオー
ドを直列に複数個接続したことを特徴とする歪補償回
路。 - 【請求項７】 請求項１ないし６のいずれかに記載の歪
補償回路において、上記順方向バイアスされたダイオー
ドを並列に複数個接続したことを特徴とする歪補償回
路。 - 【請求項８】 請求項１ないし７のいずれかに記載の歪
補償回路において、入力側または出力側のいずれか少な
くとも一つに整合回路を有することを特徴とする歪補償
回路。 - 【請求項９】 請求項１ないし８のいずれかに記載の歪
補償回路において、９０度ハイブリッドを用いてバラン
ス型としたことを特徴とする歪補償回路。 - 【請求項１０】 請求項１ないし９のいずれかに記載の
歪補償回路を縦列に接続したことを特徴とする歪補償回
路。 - 【請求項１１】 請求項１ないし１０のいずれかに記載
の歪補償回路を高出力増幅器と組み合わせてフィードフ
ォワード型またはフィードバック型低歪半導体増幅器と
したことを特徴とする低歪半導体増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15624398A JP3335907B2 (ja) | 1998-06-04 | 1998-06-04 | 歪補償回路及び低歪半導体増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15624398A JP3335907B2 (ja) | 1998-06-04 | 1998-06-04 | 歪補償回路及び低歪半導体増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11355055A JPH11355055A (ja) | 1999-12-24 |
| JP3335907B2 true JP3335907B2 (ja) | 2002-10-21 |
Family
ID=15623514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15624398A Expired - Lifetime JP3335907B2 (ja) | 1998-06-04 | 1998-06-04 | 歪補償回路及び低歪半導体増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3335907B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045656A (ja) * | 2003-07-24 | 2005-02-17 | Nec Corp | Ａｍ−ｐｍ歪補償回路および方法 |
| US7321265B2 (en) | 2004-11-29 | 2008-01-22 | Sharp Kabushiki Kaisha | Distortion compensating circuit having negative gain deviation, power amplifier using the same, and communication device having power amplifier |
| US9596120B2 (en) | 2013-09-26 | 2017-03-14 | Nec Corporation | Signal transmission apparatus, distortion compensation apparatus, and signal transmission method |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4267983B2 (ja) * | 2002-09-25 | 2009-05-27 | 株式会社豊田中央研究所 | 起動信号出力回路 |
| JP4492169B2 (ja) * | 2004-03-24 | 2010-06-30 | 日本電気株式会社 | 増幅器 |
| JP4739717B2 (ja) * | 2004-09-21 | 2011-08-03 | 古野電気株式会社 | 歪補償回路 |
| JP2007312003A (ja) * | 2006-05-17 | 2007-11-29 | Mitsubishi Electric Corp | アッテネータ |
| JP5235750B2 (ja) * | 2009-03-27 | 2013-07-10 | 三菱電機株式会社 | 歪補償回路 |
| JP5452283B2 (ja) * | 2010-03-01 | 2014-03-26 | 三菱電機株式会社 | 歪み補償装置 |
| JP2012244545A (ja) * | 2011-05-23 | 2012-12-10 | Mitsubishi Electric Corp | リニアライザ |
| WO2015163457A1 (ja) * | 2014-04-25 | 2015-10-29 | 三菱電機株式会社 | 歪補償回路 |
| CA3001095C (en) | 2015-11-18 | 2018-12-04 | Yuji KOMATSUZAKI | Distortion compensation circuit |
| DE112017007373T5 (de) | 2017-03-28 | 2019-12-05 | Mitsubishi Electric Corporation | Diodenlinearisierer |
| JP2020129721A (ja) * | 2019-02-07 | 2020-08-27 | 株式会社東芝 | 高周波増幅回路 |
-
1998
- 1998-06-04 JP JP15624398A patent/JP3335907B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045656A (ja) * | 2003-07-24 | 2005-02-17 | Nec Corp | Ａｍ−ｐｍ歪補償回路および方法 |
| JP4546052B2 (ja) * | 2003-07-24 | 2010-09-15 | 日本電気株式会社 | Ａｍ−ｐｍ歪補償回路および方法 |
| US7321265B2 (en) | 2004-11-29 | 2008-01-22 | Sharp Kabushiki Kaisha | Distortion compensating circuit having negative gain deviation, power amplifier using the same, and communication device having power amplifier |
| US9596120B2 (en) | 2013-09-26 | 2017-03-14 | Nec Corporation | Signal transmission apparatus, distortion compensation apparatus, and signal transmission method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11355055A (ja) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6369657B2 (en) | Bias network for high efficiency RF linear power amplifier | |
| JP3335907B2 (ja) | 歪補償回路及び低歪半導体増幅器 | |
| US20060238245A1 (en) | RF amplifier employing active load linearization | |
| JP2529114B2 (ja) | 進行波管増幅器のためのリニアライザ | |
| US20220416730A1 (en) | Compensation circuit of amplitude modulation-phase modulation, radio frequency power amplifier and device | |
| US6724253B2 (en) | Predistortion type linearizer controlled by two control voltages | |
| JP3405401B2 (ja) | 前置補償型線形化器および線形化増幅器 | |
| US20120242405A1 (en) | Frequency-Desensitizer for Broadband Predistortion Linearizers | |
| US6388527B1 (en) | Semiconductor circuit with a stabilized gain slope | |
| US20220416726A1 (en) | Adaptive bias circuits and methods for cmos millimeter-wave power amplifiers | |
| US6262631B1 (en) | Silicon power bipolar junction transistor with an integrated linearizer | |
| US5939920A (en) | Method and apparatus which adds distortion to a signal to compensate for distortion added at a later stage by a nonlinear element | |
| US7557654B2 (en) | Linearizer | |
| US6933787B1 (en) | Linearized darlington amplifier | |
| US20240088847A1 (en) | Amplification circuit and communication device | |
| US20050140439A1 (en) | Predistortion linearizer for power amplifier | |
| JP2002076784A (ja) | 歪補償回路 | |
| JP3319252B2 (ja) | 歪補償回路 | |
| JP7566208B2 (ja) | 帰還型増幅器 | |
| US20220271719A1 (en) | Semiconductor device | |
| JP2004254095A (ja) | 歪補償回路及び低歪半導体増幅器 | |
| US4531101A (en) | High-frequency amplifier with enhanced gain from use of the Miller effect capacitance | |
| JP2005184258A (ja) | 高周波増幅器 | |
| KR100367825B1 (ko) | 밸런스형 전치왜곡기 | |
| CN118659749A (zh) | 一种具有多种可调性的非对称反射式模拟预失真线性化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130802 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |