JP4267983B2 - 起動信号出力回路 - Google Patents

起動信号出力回路 Download PDF

Info

Publication number
JP4267983B2
JP4267983B2 JP2003308263A JP2003308263A JP4267983B2 JP 4267983 B2 JP4267983 B2 JP 4267983B2 JP 2003308263 A JP2003308263 A JP 2003308263A JP 2003308263 A JP2003308263 A JP 2003308263A JP 4267983 B2 JP4267983 B2 JP 4267983B2
Authority
JP
Japan
Prior art keywords
circuit
diode
npn transistor
signal output
reference circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003308263A
Other languages
English (en)
Other versions
JP2004140805A (ja
Inventor
尚典 宇田
宏明 林
一男 水野
竜 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2003308263A priority Critical patent/JP4267983B2/ja
Priority to PCT/JP2003/012175 priority patent/WO2004030205A1/ja
Priority to EP03753944A priority patent/EP1553695B1/en
Priority to US10/523,352 priority patent/US7215162B2/en
Priority to CNB038173301A priority patent/CN100471040C/zh
Publication of JP2004140805A publication Critical patent/JP2004140805A/ja
Application granted granted Critical
Publication of JP4267983B2 publication Critical patent/JP4267983B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/14Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
    • H03D1/18Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices

Description

本発明は新規な起動信号出力回路に関する。ここで起動信号出力回路とは、ある周波数帯域の高周波電力(RF)が入力されている間、直流電位(DC)を出力する回路と定義する。この定義において、微小間隔で間欠的に当該周波数帯域の高周波電力(RF)が入力された場合、それに対応して間欠的に直流電位(DC)を出力する回路を当然に含む。本発明の関連分野としては、ダイオード検波、レクティナーの技術があげられる。
まず、本発明に係る起動信号出力回路の特徴を端的に指摘する。第1に、通常のダイオード検波回路(例えば図11)では、低電流化しようとすると、抵抗値が極めて高くなり、集積化に適さない。本発明はトランジスタを用い、集積化(小型化)と低電流化(低消費電力化)を実現するものである。第2に、直流電位(DC)の増幅部を接続するにあたり、当該増幅部を低電流化することで帯域制限作用を付与させ、更に増幅部の前後段にフィルタ回路を設けて帯域制限作用を強化することである。この帯域制限により、出力する直流電位(DC)近傍の高感度化が図れる。こうして増幅部の低消費電力化と高感度化が両立する。
ダイオード検波、レクティナーの技術としては、下記の技術が知られている。これらのうち、特許文献1乃至4はダイオード検波による高周波検波の技術であり、特許文献5及び6はレクティナーの技術である。これらのうち特許文献4の技術は、入力された高周波の電力レベルに応じた直流電位を発生させるものである。また、特許文献5、6の技術は受信したマイクロ波を電力源として用いるものである。
特許第2561023号公報 特許第2605827号公報 特開平4−291167号公報 特開平9−162644号公報 特許第2533800号公報 特公平6−48895号公報
これに対し本願の目的は、小さな電力源により、特定周波数帯域の高周波電力を受信した場合にのみ直流電位を発生させ、例えばそれにより通信装置を起動させて目的の信号を送受信するための回路である。特許文献4の技術は実質的に任意の周波数の高周波電力を直流に変換するものである。また、特許文献5、6の技術は受信したマイクロ波を電力源として用いるものであって、いわゆる通信装置を起動させるものとは異なる。即ち、本願のように電力源を有するものではこれらレクティナーの技術を用いる必要性はない。
また、特許文献1乃至3の技術、即ち一般のダイオード検波技術を用いた場合の問題点は次の通りである。図11に周知技術のダイオード回路を示す。図11(a)は一般的なダイオード検波回路で、ダイオードDのアノード側にインダクタンスL0を介してバイアス電圧源B、ダイオードDのカソード側にアースに接続する抵抗R01と容量C2を並列に接続する。また、バイアス電圧を印加しないで動作させる場合もある。低レベルの高周波電力を検波する場合、一般的に、-40dBm程度まではゼロバイアスショットキーダイオードなどを用いることができるが、それよりも低レベルでは、わずかにバイアスして使用する。しかし、バイアスした場合でも、後述するように、-50dBm程度が検知下限となる。高周波電力を直流に変換するには半波整流を用いるが、低レベルの高周波電力に反応させるためには直流バイアスを絞っておく必要がある。例えば1μAのバイアスを3Vの電池で実現するには3MΩの抵抗が必要となる。すると、図11(a)のダイオードDのアノード側のインダクタンスL0は抵抗R02に置き換えることができる(図11(b))。しかし図11(a)、(b)いずれの場合もそこに用いられる抵抗R01、R02は数MΩのものが必要であり、これをICチップ上で実現すると抵抗素子が長くなり、大きなスペースが必要となる。その結果、抵抗素子のグランドに対する対向面積が大きくなり、チップ上の抵抗と基板内のグランド間に寄生容量と寄生抵抗を生じ、高周波電力は基板にリークすることとなる。よって、このような単純な構成では、例えば5.8GHz、-60dBmといった低レベルの高周波電力をダイオードで直流に変換することができない。
ヘテロダイン検波を用いれば-60dBmといった低レベルの高周波から検波できるが、発信機やLAN、ミキサを常に動作させていなければならず、待ち受け時間中に消費する電力が大きく、小さな電力源で達成する本願の目的と相いれない。また、ダイオード検波の他の問題点としては、負荷抵抗が大きくなる場合、ダイオードのアノード/カソード間の印加電圧が小さくなることにより高周波を変換できなくなること、変換後の出力がバイアスの変動によるものであっても高周波電力の変換された直流電位と区別がつかないことがあげられる。
本発明は実用化されていない、高周波を受信して直流電位を発生させる起動信号出力回路を実現し、集積化に適した構成を提供することを目的とする。また、低ノイズ即ち高感度の直流電位を発生させる起動信号出力回路を提供することをも目的とする。
本発明は、まず請求項1に記載の構成の起動信号出力回路である。即ち、ダイオードとして働く素子と、そのダイオードのアノード側に設けられ、入力される高周波電力に対して整合をとる整合回路と、ダイオードのアノード側と固定電位の間に挿入され、定電流源として働く第1のトランジスタと、ダイオードのカソード側とアースとの間に挿入され、定電流源として働く第2のトランジスタとを有した、整合回路を介してダイオードのアノードに入力された特定周波数の高周波電力を変換してダイオードのカソードから直流成分として出力するRF/DC変換回路を有することを特徴とする。また、請求項2に記載の発明は、ダイオードのカソード側とアース間に接続され、特定周波数に対しショートとなる共振回路を更に有することを特徴とする。既に述べた通り、「特定周波数の高周波電力を変換して直流成分を出力するRF/DC変換回路」には、「微小間隔で間欠的に当該周波数帯域の高周波電力(RF)が入力された場合、それに対応して間欠的に直流電位(DC)を出力する回路」を当然に含む。更には「当該周波数帯域の高周波電力(RF)が入力された場合、それに対応する直流電位(DC)(High Level)を出力し、当該周波数帯域の高周波電力(RF)が入力されない場合、直流電位(DC)(Low Level)を出力する回路」をも含む。以下の各請求項でも同様である。
また、請求項3に記載の構成の起動信号出力回路は、ダイオードとして働く素子と、ダイオードのアノード側に設けられ、入力される高周波電力に対して整合をとる整合回路と、ダイオードのアノード側にエミッタが接続され、ベースとコレクタに所定の正電位が印加された第1のnpnトランジスタと、ダイオードのカソード側にコレクタが接続され、エミッタが抵抗を介してアースに接続された第2のnpnトランジスタと、第2のnpnトランジスタのベースにエミッタが接続され、ベースとコレクタに所定の正電位が印加された第3のnpnトランジスタとダイオードのカソード側とアース間に接続され、特定周波数に対しショートとなる共振回路とを有した、整合回路を介してダイオードとして働く素子のアノードに入力された特定周波数の高周波出力を変換してダイオードとして働く素子のカソードから直流成分として出力するRF/DC変換回路を有することを特徴とする。
また、請求項4に記載の構成の起動信号出力回路は、請求項3に記載のRF/DC変換回路とは、高周波電力が入力されないことと整合回路がないことを除き同一の構成の対照回路を有し、RF/DC変換回路と対照回路の出力の差を特定周波数の高周波出力を変換した当該直流成分として出力する差動RF/DC変換部を有することを特徴とする。
また、請求項5に記載の構成の起動信号出力回路は、更に、差動RF/DC変換部の出力に対し1段以上の差動増幅を行う差動増幅部と、差動RF/DC変換部と差動増幅部との間、及び、前記差動増幅部の後段の少なくとも一方に低域フィルタを有し、差動増幅部と低域フィルタの出力は特定周波数の高周波電力の帯域に比較して1/1000以下の帯域だけを伝送増幅することを特徴とする。
また、請求項6に記載の構成の起動信号出力回路は、更に、低域フィルタと差動増幅部とから構成される部分においては、伝達関数が周波数に対し単調減少の特性となっていることを特徴とすることを特徴とする。
トランジスタのベース/エミッタ間の高抵抗と、コレクタ/エミッタ間に発生する電流源を利用することで、高周波のリークの少ない高抵抗を実現することが可能である(請求項1、3)。また、特定周波数に対しショートとなる回路をダイオードのカソード側に設けることで、高周波電力が効率よくダイオードに印加される(請求項2、3)。ダイオードのカソード側のトランジスタを2段とし、アースとの間に抵抗を設けることで、ダイオードのカソード電位調整が容易となるとともにより一層の回路の安定化を図ることができる(請求項3)。
RF/DC変換部を差動方式とすることで、バイアス電位の変動(ドリフト)の影響を除去し、その出力を高周波電力を直流変換させた成分のみとすることができる(請求項4)。
差動増幅器を低電流動作させた場合に低域濾波の効果があることを利用し、低域フィルタとの組み合わせや、更にこれらの差動増幅器を複数段とすることで、高周波信号の帯域に比較して1/1000以下の帯域だけを伝送増幅するようにすると本発明において更に効果的である。即ち、高周波の帯域に対し、直流近傍の帯域のみの低域濾波及び増幅するので、従来のダイオード検波よりも感度を大幅に引き上げることができる(請求項5)。高周波成分の不要波を除くためには、伝達関数は周波数に対し単調減少となっていることが望ましい(請求項6)。
以上の発明による起動信号出力回路を用いて、特定の高周波を受けた場合に通信装置を起動させ、通信装置用一次電池を当該特定の高周波を受けた場合に消費させるようにすることができる。これにより、通信装置用一次電池を数年間使用できるような移動体通信機の実現化を図ることができる。
本願発明の起動信号出力回路を有する移動体通信機に適する分野は、ETC、LAN、監視システム等を挙げることができる。例えばITSの分野では、ゲート通過時等にのみ車両番号を通信し、ゲート通過時等以外はそのような通信を行わない電子ナンバープレートの実現を可能とすることができる。また、例えば監視システムにおいては入退室時のみID番号を発信するIDカードを実現可能とすることができる。このように、本願発明の起動信号出力回路は通信装置用一次電池の消費が必要時に限ってされるようにするものであり、極めて有用であって、その用途は極めて広範囲に及ぶものである。
図1は本発明の具体的な第1の実施例に係る起動信号出力回路の要部であるRF/DC変換回路11を示した回路図である。RF/DC変換回路11の構成は、整合回路MC、ダイオードとして用いるnpnトランジスタQD、npnトランジスタQDのベース(アノード側)にエミッタの接続されたnpnトランジスタQ1、npnトランジスタQ1のベースに接続された抵抗R1、npnトランジスタQDのエミッタ(カソード側)にコレクタの接続されたnpnトランジスタQ2、npnトランジスタQ2のベースに接続された抵抗R2、ダイオードとして働くnpnトランジスタQDのエミッタ(カソード側)に直列に接続された容量C1及びインダクタンスL1、同じくダイオードとして働くnpnトランジスタQDのエミッタ(カソード側)に接続された容量C2から成る。npnトランジスタQ2のエミッタは接地され、インダクタンスL1と容量C2の他端は接地され、npnトランジスタQ1のコレクタには電位B0、抵抗R1には電位B1、抵抗R2には電位B2が印加される。整合回路MCは、スタブや伝送線路、チップ容量を利用して形成し、npnトランジスタQDのアノード端面に対してインピーダンス整合をとるようにする。また、ダイオードとして働くnpnトランジスタQDのエミッタ(カソード側)に直列に接続された容量C1及びインダクタンスL1は接地されてやはりキャリアに対してショートするよう形成されている。
図1のRF/DC変換回路11の作用は次の通りである。高周波は整合回路MCを通過してダイオードとして働くnpnトランジスタQDのベース(アノード側)に印加される。ここで整合回路MCによりインピーダンス整合しているので、高周波電力が効率よく印加される。npnトランジスタQ1は、ベースエミッタ間が高抵抗であり、コレクタエミッタ間が定電流源として働くため、ダイオードとして働くnpnトランジスタQDのアノード側(ベース)の高抵抗として働く。npnトランジスタQ2は、コレクタエミッタ間が定電流源として働くため、ダイオードとして働くnpnトランジスタQDのカソード側(エミッタ)の高抵抗として働く。尚、npnトランジスタQ2のコレクタベース間は容量で結合するが、その容量は小さい。また更に抵抗R2で高周波リークを防いでいる。ダイオードとして働くnpnトランジスタQDのカソード側(エミッタ)の容量C1及びインダクタンスL1は接地されて特定キャリアに対してショートとするので、高周波電力は効率的にnpnトランジスタQDに印加される。こうしてダイオードとして働くnpnトランジスタQDのカソード側(エミッタ)の直流電位DCが出力される。この直流電位DCは後段に増幅器を用いても良く、またそのまま所望の出力先の通信装置等を起動させる信号として用いても良い。後段の増幅器等がない場合はRF/DC変換回路11がそのまま起動信号出力回路全体となる。本実施例は請求項1及び請求項2の具体的な実施例にあたる。
図2は本発明の具体的な第2の実施例に係る起動信号出力回路の要部であるRF/DC変換回路12示した回路図である。図2のRF/DC変換回路12は、図1のRF/DC変換回路11の構成からnpnトランジスタQ2のベースに接続された抵抗R2をバイアスB2とともに除き、npnトランジスタQ2のエミッタとアース間に抵抗R'2を設け、npnトランジスタQ2のベースにnpnトランジスタQ3のエミッタを接続し、npnトランジスタQ3のベースに抵抗R3を接続し、npnトランジスタQ3のコレクタにバイアスB0を、抵抗R3にバイアスB3を印加する構成としたものである。図2のRF/DC変換回路12は、図1のRF/DC変換回路11のダイオードとして働くnpnトランジスタQDのカソード側(エミッタ)の電位を適当に調節することが困難であることからなされたものである。
即ち、まずダイオードとして働くnpnトランジスタQDのカソード側(エミッタ)の電位を抵抗R'2の電圧降下分だけ上げる。抵抗R'2は温度変化によるバイアス電位の変動を防ぐフィードバック抵抗としても作用する。npnトランジスタQ3を追加することで、図1のRF/DC変換回路11の高抵抗(抵抗R2)をnpnトランジスタQ3で形成し、npnトランジスタQ2のベース電位の制御性を向上させ、コレクタ電流及びnpnトランジスタQDのカソード側(エミッタ)の電位のバイアス電位を制御できるようにしている。
図3に図2のRF/DC変換回路12の作動シミュレーションを示す。図3(a)のVout0は、図2のRF/DC変換回路12の高周波を入力しない場合の出力電位であり、1.55554Vである。図3(a)のVoutは、図2のRF/DC変換回路12に5.8GHz、-50dBmの高周波を入力した場合の出力電位であり、1.55566Vである。図3(b)にこれらの差を示す。118μVの直流電位と、若干の高周波による交流電位成分が現れていることがわかる。若干の高周波による交流電位成分は、本来、容量C1とインダクタンスL1によるショートが完全ではないことによるものである。118μVの直流電位は図2のRF/DC変換回路12が5.8GHz、-50dBmの高周波電力直流電位に変換した結果である。比較のため、図12のような、図1のRF/DC変換回路11の抵抗とトランジスタによる2つのバイアスを単に抵抗R01、R02と置き換えたRF/DC変換回路による作動シミュレーションを図3(c)に示す。図12のRF/DC変換回路は5.8GHz、-50dBmの高周波電力をわずか14μVの直流電位に変換するのみであり、本発明の実施例である図2のRF/DC変換回路12が高周波電力を効率よく直流電位に変換していることがわかる。
本実施例は請求項3の具体的な実施例にあたる。後段の増幅器等がない場合はRF/DC変換回路12がそのまま起動信号出力回路全体となる。
図4に図2のRF/DC変換回路12を差動方式としたRF/DC変換回路150を示す。RF/DC変換回路150は整合回路110、差動RF/DC変換部100、フィルタ部120から成る。高周波信号は整合回路110を介して差動RF/DC変換部100に入力される。差動RF/DC変換部100は、図2のRF/DC変換回路12の4つのトランジスタとほぼ同様な構成を2重に有するものであり、直流出力を2つ有する。フィルタ部120は差動RF/DC変換部100の2つの出力に対し各々低域濾波を行う。
図4のRF/DC変換回路150の差動RF/DC変換部100のうち、高周波を直流電位に変換する構成はnpnトランジスタQRD、QR1、QR2、QR3、抵抗RR1、RR2、RR3によって構成され、全て図2のRF/DC変換回路12のnpnトランジスタQD、Q1、Q2、Q3、抵抗R1、R'2、R3と対応し、同様に接続されている。異なるのは図2のRF/DC変換回路12においては3つのバイアスB0、B1、B3を用いたのに対し、図4のRF/DC変換回路150の差動RF/DC変換部100のうち、高周波を直流電位に変換する構成においては2つのバイアスVB0とVB1で済ましていることである。バイアスVB0はnpnトランジスタQR1とQR3のコレクタバイアス電位と抵抗RR1を介してnpnトランジスタQR1のベースバイアス電位を供給する。バイアスVB1は抵抗RR3を介してnpnトランジスタ R3 のベースバイアス電位を供給する。
図4のRF/DC変換回路150の差動RF/DC変換部100のうち、高周波を直流電位に変換する構成と、高周波が直接には入力されない構成をnpnトランジスタQDD、QD1、QD2、QD3、抵抗RD1、RD2、RD3によって構成する。こうして、高周波変換側のnpnトランジスタQRDのアノード側に高周波が入力されてカソード側から直流電位が出力される。対照側のnpnトランジスタQDDのアノード側には、バイアスVB0が抵抗RD1、npnトランジスタQD1を介して印加されるだけである。よって高周波変換側のnpnトランジスタQRDのカソード側出力と対照側のnpnトランジスタQDDのカソード側出力との差をとることによりバイアス電位の変動は除去され、高周波電力の変換による直流電位のみが出力される。
フィルタ部120では差動RF/DC変換部100の2つの出力に対し、各々2つの容量CR1、CR2、CD1、CD2と2つのインダクタンスLR1、LR2、LD1、LD2を用いてキャリア周波数に対するショートを形成し、各々2つの平滑コンデンサ(容量)CR3、CR4、CD3、CD4で交流成分を平滑化する本実施例は請求項4の具体的な実施例にあたる。後段の増幅器等がない場合はRF/DC変換回路150がそのまま起動信号出力回路全体となる。
次に、図5のスペクトル図を用いて本発明の第2の要部であるフィルタ部及び増幅器の特性を説明する。図5(a)のように中心周波数ω0、帯域Δω、振幅Aの高周波信号を二乗検波により検波すると図5(b)の状態となる。このとき、ノイズは3つの三角形状の面積に比例するものとなっている。このうち、直流成分(ω=0)付近の信号を取り出すため、通常の検波回路では図5(c)のような特性の低域濾波器を用いて図5(d)の信号を得ている。
さて、本発明においては直流電位のみ必要であって、高周波信号の検波を目的としているわけではない。そこで図5(e)のような、元の帯域Δωに対して極めて狭い低域濾波器を用いると、図5(f)の信号を得る。これによりノイズもほとんど除去できることとなる。例えば元の帯域Δω=4.4MHzに対し、2kHzの低域のみ濾波することで、ノイズを1/1100にできる。これは30dBの改善となる。
また、T. Vlasits, et al, "A 5.8 GHz Microwave Link Automatic Debiting Applications," Microwave Journal July 1995によると、ASK信号を直接ダイオードにより検波する構成で、受信信号のビット誤り率を10-6とする受信電力は、
Figure 0004267983
また、Hewlett Packard Application note 923によれば、
Figure 0004267983
ここでIdはダイオードの電流、RA、RS、Cjはダイオードを等価回路で置き換えた際のパラメータである。Id=2μA、RA=0.909kΩ、RS=43.7Ω、Cj=0.4278pF、BV=4.4MHz、f=5.8GHzとすると、PTSS=-52.7dBm、Pres=-47.4dBmとなる。上述の通りDCレベル検波では約30dB改善できるので、検知限界が77dBmであることがわかる。これが本発明の請求項5乃至請求項8のフィルタ効果の説明である。
図6は差動増幅器を3段に組んだ差動増幅器200の構成を示す回路図である。第n段(n=1,2,3)の増幅の構成は、2つのnpnトランジスタQnRとQnD、2つのトランジスタQnRとQnDのそれぞれのコレクタに定電圧源VB0からそれぞれ抵抗RnR、RnDを介してバイアス電位が供給され、2つのトランジスタQnRとQnDのエミッタは接続されて定電流回路を介して接地される。当該定電流回路はnpnトランジスタQinと2つの抵抗RinB、RinEから成る。npnトランジスタQinのコレクタが2つのトランジスタQnRとQnDのエミッタと接続され、抵抗RinBを介してバイアス電位VB2がトランジスタQinのベースに供給され、トランジスタQinのエミッタから抵抗RinEを介して接地される。また、定電圧源VB0は別途容量CVB02を介して接地される。
高周波変換側入力端子は、抵抗R0Rを介してnpnトランジスタQ1Rのべースに接続されている。npnトランジスタQ1RのコレクタはnpnトランジスタQ2Rのべースに接続され、npnトランジスタQ2RのコレクタはnpnトランジスタQ3Rのべースに接続され、npnトランジスタQ3Rのコレクタは出力端子となる。同様に対照側入力端子は、抵抗R0Dを介してnpnトランジスタQ1Dのべースに接続されている。npnトランジスタQ1DのコレクタはnpnトランジスタQ2Dのべースに接続され、npnトランジスタQ2DのコレクタはnpnトランジスタQ3Dのべースに接続され、npnトランジスタQ3Dのコレクタは出力端子となる。
各段の増幅器の接続部についても4つの定電流回路が形成されている。npnトランジスタQ1RのコレクタとnpnトランジスタQ2Rのべースには、npnトランジスタQi12Rと2つの抵抗Ri12RB、Ri12REから成る定電流回路が接続され接地されている。npnトランジスタQi12Rと2つの抵抗Ri12RB、Ri12REとバイアスVB3から成る定電流回路は、npnトランジスタQi1と2つの抵抗Ri1B、Ri1EとバイアスVB2から成る定電流回路と対応し、それらは同様に接続されている。各段の増幅器の他の3つの接続部の定電流回路は、npnトランジスタQi23Rと2つの抵抗Ri23RB、Ri23RE、npnトランジスタQi12Dと2つの抵抗Ri12DB、Ri12DE、npnトランジスタQi23Dと2つの抵抗Ri23DB、Ri23DEとからなり、バイアスVB3を用いて全く同様に構成される。
図7は本発明の具体的な第4の実施例である起動信号出力回路の要部であるフィルタ付き増幅部250の構成を示す回路図である。フィルタ付き増幅部250は、図示しない前段のRF/DC変換回路と相まって起動信号出力回路を構成するものである。フィルタ付き増幅部250は前段フィルタ部120、差動増幅器200、後段フィルタ部210を有する。図7のフィルタ付き増幅部250の、前段フィルタ部120の構成は、図4のRF/DC回路150のフィルタ部120の構成と同一である。また、図7のフィルタ付き増幅部250の、差動増幅器200の構成は図6の差動増幅器200のそれと同一である。後段フィルタ部210は、差動増幅器200の高周波変換側出力と対照側出力の各々に、接地された容量CR0とCD0を接続しインダクタンスLRとLDを介して高周波変換側出力端子と対照側出力端子としている。
図8(a)に図6の差動増幅器200の増幅特性を、図8(b)に図7のフィルタ付き増幅部250の増幅特性を示す。フィルタの無い図6の差動増幅器200はDC付近で88dBのゲインを示し、周波数の増加に伴ってゲインは単調減少し、5MHzで35dB程度である(図8(a))。これは直流増幅器が低域フィルタの作用を有していることによる。図7のフィルタ付き増幅部250は、DC付近のゲインはフィルタの無い図6の差動増幅器200と同じぐらいであるが、2kHzでのゲインが22dBと大幅に減少し、40kHz以上では0dB以下となっている(図8(b))。これは図7のフィルタ付き増幅部250は、前段フィルタ部120と後段フィルタ部210により極めて狭い低域濾波器の役割をも果たしていることを示す。本実施例は請求項5乃至請求項8の実施例にあたる。
図9は本発明の具体的な第5の実施例である起動信号出力回路1000の構成を示す回路図である。起動信号出力回路1000は、整合回路110、差動RF/DC変換部100、前段フィルタ部120、差動増幅器200、後段フィルタ部210、定電圧源300、バイアス電位発生回路301、302、303とから構成される。図9の起動信号出力回路1000は図4のRF/DC変換回路150と図7のフィルタ付き増幅部250の(前段)フィルタ部120を重ねて併せたものである。図9において、差動増幅器200については煩雑さを避けるため、7つの定電流回路の構成素子の符号を大幅に削除したが、その構成が図6、図7の差動増幅器200と全く同一の構成であり、対応する各素子が同一の符号が付されるべきであることは言うまでもない。また、図9においては定電圧源300とその定電圧源300から電位VB0を供給される先、バイアス電位発生回路301、302、303とそのバイアス電位発生回路301、302、303からバイアス電位VB1、VB2、VB3を供給される先との間の結線は省略してある。整合回路110は入力の直流成分を除去する容量C00(整合回路の外部、即ち前段としても良い)、オープンハーフスタブSH、接地された容量C0、スタブSから構成される。差動RF/DC変換部100は図4の差動RF/DC変換部100と同一の構成であって、定電圧源300から電位VB0をバイアス電位発生回路301からバイアス電位VB1を供給される。また、前段フィルタ部120、差動増幅器200、後段フィルタ部210の構成は図7のそれと全く同一であって、定電圧源300から電位VB0を、バイアス電位発生回路302、303からバイアス電位VB2、VB3を供給される。
バイアス電位発生回路301は、npnトランジスタQB1を用いて構成される。トランジスタQB1のコレクタに抵抗RB11、エミッタに抵抗RB12、ベースに抵抗RB13、RB14を接続し、抵抗RB12とRB14の他端を接地し、抵抗RB11とRB13の他端に定圧電源300から電位VB0を供給する。バイアス電位VB1はトランジスタQB1のコレクタ電位とする。バイアス電位発生回路302は、npnトランジスタQB2を用いて構成される。トランジスタQB2のコレクタに抵抗RB21、エミッタに抵抗RB22、ベースに抵抗RB25を接続し、抵抗RB25の他端に抵抗RB23、RB24を接続し、抵抗RB22とRB24の他端を接地し、抵抗RB21とRB23の他端に定圧電源300から電位VB0を供給する。バイアス電位VB2はトランジスタQB2のベース電位とする。バイアス電位発生回路303は、npnトランジスタQB3を用いて構成される。トランジスタQB3のコレクタに抵抗RB31、エミッタに抵抗RB32、ベースに抵抗RB35と抵抗RB36を接続し、抵抗RB35の他端に抵抗RB33、RB34を接続し、抵抗 B32 とRB34の他端を接地し、抵抗RB31とRB33の他端に定圧電源300から電位VB0を供給する。バイアス電位VB3はトランジスタQB3のベースに接続された抵抗RB36の他端の電位とする。
図10は図9の起動信号出力回路1000の特性を示す特性図である。このうち図10(a)は入力する高周波電力を変化させたときの前段フィルタ部120の差動出力(2端子の電位の差)、図10(b)は入力する高周波電力を変化させたときの後段フィルタ部210の差動出力(2端子の電位の差)である。図10(a)のように、入力する高周波電力が-70dBmと微弱でも差動RF/DC変換部100により1μV程度の変換出力(直流電位)を得ることができる。入力する高周波電力が-60dBmであると差動RF/DC変換部100により10μVの変換出力(直流電位)を得て、3段増幅の後、0.3Vの直流出力を得ることができる。高周波電力が-40dBm以上であると差動RF/DC変換部100により10mV以上の変換出力(直流電位)を得て、3段増幅の後、2.4V程度の直流出力を得ることができる。
このように本発明によれば、所望の高周波を受信したときに通信装置を起動させる起動信号出力回路を構成することができる。上記いずれの実施例記載の回路も、集積化が極めて容易であり、且つ、2μA程度の電流を流すのみであるので、高周波の「待ち時間」において消費する電力も極めて小さい。また、増幅器を用いる場合、当該増幅器を流れる電流も極めて小さいものとできるので、低域濾波作用のしきい値周波数を下げることとなり、低域濾波がより確実となり、低消費電力化も達成できる。
本発明の第1実施例に係る起動信号出力回路の要部であるRF/DC変換回路を示した回路図。 本発明の第2実施例に係る起動信号出力回路の要部であるRF/DC変換回路を示した回路図。 (a)は第2実施例の起動信号出力回路の作動シミュレーション結果を示すグラフ図、(b)はそのシミュレーションにおける高周波電力の変換による電位増加部分を示すグラフ図、(c)は比較例として図12の起動信号出力回路の作動シミュレーション結果を示すグラフ図。 本発明の第3実施例に係る起動信号出力回路の要部であるRF/DC変換回路を示した回路図。 本発明のフィルタ作用の説明図。 3段差動増幅器の構成を示す回路図。 本発明の第4実施例に係る起動信号出力回路の要部であるフィルタ付き増幅部を示した回路図。 (a)は図6の差動増幅器の周波数に対する増幅特性図、(b)は図7のフィルタ付き増幅部の周波数に対する増幅特性図。 本発明の第5実施例に係る起動信号出力回路を示した回路図。 第5実施例の起動信号出力回路の特性図であって、(a)は前段フィルタ部の出力特性、(b)は後段フィルタ部の出力特性。 従来のダイオードRF/DC変換回路の回路図であって、(a)は一例、(b)は他の例。 第2実施例に対する比較例に係るRF/DC変換回路の回路図。
符号の説明
Q(下付き有り):トランジスタ
R(下付き有り):抵抗
C(下付き有り):容量
L(下付き有り):インダクタンス

Claims (6)

  1. ダイオードとして働く素子と、
    前記ダイオードのアノード側に設けられ、入力される高周波電力に対して整合をとる整合回路と、
    前記ダイオードのアノード側と固定電位の間に挿入され、定電流源として働く第1のトランジスタと、
    前記ダイオードのカソード側とアースとの間に挿入され、定電流源として働く第2のトランジスタと
    を有し、前記整合回路を介して前記ダイオードのアノードに入力された特定周波数の高周波電力(RF)を変換して前記ダイオードのカソードから直流電位(DC)として出力するRF/DC変換回路を有することを特徴とする起動信号出力回路。
  2. 前記ダイオードのカソード側とアース間に接続され、前記特定周波数に対しショートとなる共振回路を更に有することを特徴とする請求項1に記載の起動信号出力回路。
  3. ダイオードとして働く素子と、
    前記ダイオードのアノード側に設けられ、入力される高周波電力に対して整合をとる整合回路と、
    前記ダイオードのアノード側にエミッタが接続され、ベースとコレクタに所定の正電位が印加された第1のnpnトランジスタと、
    前記ダイオードのカソード側にコレクタが接続され、エミッタが抵抗を介してアースに接続された第2のnpnトランジスタと、
    前記第2のnpnトランジスタのベースにエミッタが接続され、ベースとコレクタに所定の正電位が印加された第3のnpnトランジスタと
    前記ダイオードのカソード側とアース間に接続され、特定周波数に対しショートとなる共振回路と
    を有し、前記整合回路を介して前記ダイオードのアノードに入力された前記特定周波数の高周波電力(RF)を変換して前記ダイオードのカソードから直流電位(DC)として出力するRF/DC変換回路を有することを特徴とする起動信号出力回路。
  4. 前記RF/DC変換回路を構成する前記ダイオードとして働く素子と対応し、前記特定周波数の高周波電力が入力されない対照回路ダイオードと、
    前記対照回路ダイオードのアノード側にエミッタが接続され、ベースとコレクタに所定の正電位が印加された第1の対照回路npnトランジスタと、
    前記対照回路ダイオードのカソード側にコレクタが接続され、エミッタが抵抗を介してアースに接続された第2の対照回路npnトランジスタと、
    前記第2の対照回路npnトランジスタのベースにエミッタが接続され、ベースとコレクタに所定の正電位が印加された第3の対照回路npnトランジスタと、
    前記対照回路ダイオードのカソード側とアース間に接続され、前記特定周波数に対しショートとなる対照回路共振回路と
    から成る対照回路を有し、
    当該対照回路を構成する前記対照回路ダイオード、前記第1の対照回路npnトランジスタ、前記第2の対照回路npnトランジスタ、前記第3の対照回路npnトランジスタは、前記RF/DC変換回路を構成する前記ダイオード、前記第1のnpnトランジスタ、前記第2のnpnトランジスタ、前記第3のnpnトランジスタと同一特性であって、且つ対応する端子に印加される固定電位は同じであり、
    前記RF/DC変換回路の前記ダイオードのカソードの出力と前記対照回路の前記対照回路ダイオードのカソードの出力とを出力する差動RF/DC変換部を有することを特徴とする請求項3に記載の起動信号出力回路。
  5. 更に、前記差動RF/DC変換部の出力に対し1段以上の差動増幅を行う差動増幅部と、
    前記差動RF/DC変換部と前記差動増幅部との間、及び、前記差動増幅部の後段の少なくとも一方に低域フィルタを有し、
    当該差動増幅部と低域フィルタの出力は前記特定周波数の高周波電力の帯域に比較して1/1000以下の帯域だけを伝送増幅することを特徴とする請求項4に記載の起動信号出力回路。
  6. 前記低域フィルタと前記差動増幅部とから構成される部分においては、伝達関数が周波数に対し単調減少の特性となっていることを特徴とする請求項5に記載の起動信号出力回路。
JP2003308263A 2002-09-25 2003-09-01 起動信号出力回路 Expired - Fee Related JP4267983B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003308263A JP4267983B2 (ja) 2002-09-25 2003-09-01 起動信号出力回路
PCT/JP2003/012175 WO2004030205A1 (ja) 2002-09-25 2003-09-24 起動信号出力回路
EP03753944A EP1553695B1 (en) 2002-09-25 2003-09-24 Start signal output circuit
US10/523,352 US7215162B2 (en) 2002-09-25 2003-09-24 Start signal outputting circuit
CNB038173301A CN100471040C (zh) 2002-09-25 2003-09-24 起动信号输出电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002279567 2002-09-25
JP2003308263A JP4267983B2 (ja) 2002-09-25 2003-09-01 起動信号出力回路

Publications (2)

Publication Number Publication Date
JP2004140805A JP2004140805A (ja) 2004-05-13
JP4267983B2 true JP4267983B2 (ja) 2009-05-27

Family

ID=32044609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003308263A Expired - Fee Related JP4267983B2 (ja) 2002-09-25 2003-09-01 起動信号出力回路

Country Status (5)

Country Link
US (1) US7215162B2 (ja)
EP (1) EP1553695B1 (ja)
JP (1) JP4267983B2 (ja)
CN (1) CN100471040C (ja)
WO (1) WO2004030205A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689591B2 (ja) * 2006-12-13 2011-05-25 三菱電機株式会社 検波回路
JP4917567B2 (ja) * 2008-04-17 2012-04-18 ルネサスエレクトロニクス株式会社 起動信号検出回路
WO2009150625A1 (en) * 2008-06-13 2009-12-17 Nxp B.V. Rf switch for an rf splitter

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US706262A (en) * 1902-03-29 1902-08-05 Cottrell C B & Sons Co Machinery for folding, packing, and stacking sheets of paper, &c.
US3681700A (en) * 1969-09-29 1972-08-01 Northrop Corp Accurate square-law detector circuit
US4079325A (en) * 1976-08-16 1978-03-14 Rca Corporation Microwave frequency discriminator
US4253057A (en) * 1979-04-26 1981-02-24 Tektronix, Inc. Compensation indicator for attenuation probe
US4496858A (en) * 1981-12-24 1985-01-29 Motorola, Inc. Frequency to voltage converter
US4706262A (en) 1984-03-30 1987-11-10 Nec Corporation FSK or FM burst signal generating apparatus
JP2605827B2 (ja) 1988-09-19 1997-04-30 松下電器産業株式会社 移動体識別用応答器
JP2533800B2 (ja) 1989-06-02 1996-09-11 山武ハネウエル株式会社 マイクロ波応答装置
US5130571A (en) * 1990-08-29 1992-07-14 Ventritex Optimizing speed and charge injection parameters of a switched capacitor circuit
JPH04291167A (ja) 1991-03-20 1992-10-15 Fujitsu Ltd 高周波電力検出用検波器
JPH0648895A (ja) 1992-07-28 1994-02-22 Nikon Corp 酸化物強誘電薄膜の製造方法および酸化物強誘電材料
JPH06303036A (ja) 1993-04-14 1994-10-28 Sony Corp 検波回路
JP3259117B2 (ja) 1994-04-27 2002-02-25 日本電気エンジニアリング株式会社 検波回路
JP2561023B2 (ja) 1994-05-30 1996-12-04 日本電気株式会社 高周波信号レベル検出回路および高周波信号レベル検出方法
JPH08139635A (ja) * 1994-11-07 1996-05-31 Yokogawa Electric Corp 無線通信装置
FR2737622B1 (fr) * 1995-08-02 1997-09-12 Em Microelectronic Marin Sa Dispositif d'interface radiofrequence pour transpondeur
JPH09162644A (ja) * 1995-12-04 1997-06-20 Fujitsu Ltd 検波回路
JPH09162944A (ja) 1995-12-07 1997-06-20 Fujitsu Ltd 多重遅延検波復調回路
GB2318004A (en) * 1996-10-01 1998-04-08 Nokia Mobile Phones Ltd A diode detector
US6173160B1 (en) * 1996-11-18 2001-01-09 Nokia Mobile Phones Limited Mobile station having drift-free pulsed power detection method and apparatus
JP3335907B2 (ja) * 1998-06-04 2002-10-21 三菱電機株式会社 歪補償回路及び低歪半導体増幅器
FI106411B (fi) * 1999-02-03 2001-01-31 Nokia Mobile Phones Ltd Menetelmä ja järjestely ilmaisimen ja ohjaussignaalin lämpöryöminnän kompensoimiseksi jaksoittaisessa säädössä
EP1093221A1 (en) 1999-07-19 2001-04-18 Interuniversitair Micro-Elektronica Centrum Vzw A compact differential transconductance amplifier and a method of operation thereof
JP2001203536A (ja) * 2000-01-18 2001-07-27 Mitsubishi Electric Corp 検波回路及び送信装置
JP2002185257A (ja) * 2000-12-12 2002-06-28 Fujitsu Ltd ダイオード検波回路
US6841981B2 (en) * 2002-04-09 2005-01-11 Mstar Semiconductor, Inc. Radio frequency data communication device in CMOS process
US6859190B2 (en) * 2002-06-04 2005-02-22 Intermec Ip Corp RFID tag with a quadrupler or N-tupler circuit for efficient RF to DC conversion

Also Published As

Publication number Publication date
US20060114035A1 (en) 2006-06-01
JP2004140805A (ja) 2004-05-13
EP1553695A4 (en) 2006-01-18
CN1669214A (zh) 2005-09-14
EP1553695B1 (en) 2009-04-15
US7215162B2 (en) 2007-05-08
CN100471040C (zh) 2009-03-18
WO2004030205A1 (ja) 2004-04-08
EP1553695A1 (en) 2005-07-13

Similar Documents

Publication Publication Date Title
US6972628B2 (en) Integratable, voltage-controlled RF power amplifier
US7446613B2 (en) Power amplifier input structure having a differential output
US6606489B2 (en) Differential to single-ended converter with large output swing
US7202749B2 (en) AC coupling technique for improved noise performance and simple biasing
US6205325B1 (en) Active radio frequency mixer circuit with feedback
US7324791B2 (en) Low-noise differential bias circuit and differential signal processing apparatus
US10627430B2 (en) Fast current-based envelope detector
US20150131813A1 (en) Capacitor-type sensor read-out circuit
US20190173441A1 (en) Method And System For A Pseudo-Differential Low-Noise Amplifier At KU-Band
US8471550B2 (en) Delivered power detection for power amplifiers and related systems and methods
US7907921B2 (en) Wireless transmitter having multiple power amplifier drivers (PADs) that are selectively biased to provide substantially linear magnitude and phase responses
JP4267983B2 (ja) 起動信号出力回路
US20070096827A1 (en) Multi controlled output levels cmos power amplifier (pa)
JP3853604B2 (ja) 周波数変換回路
US6369658B1 (en) Single-ended to differential transconductor
KR101552896B1 (ko) 광대역 증폭기
JP2008035203A (ja) 電力増幅回路およびそれを用いた送信機ならびに送受信機
JP2007174367A (ja) 信号検出回路
US7755214B2 (en) Diode circuit having passive element property, impedance modulator including the diode circuit, and DC source including the diode circuit
US7088184B2 (en) High frequency amplifier in an integrated circuit
US20060094389A1 (en) Push-pull amplifier and frequency converter circuit
US7236752B2 (en) Circuit arrangement for increasing a supply voltage
JP2010004304A (ja) 電力増幅回路及び送信機並びに送受信機
CN101569090B (zh) 放大设备
JP2019179992A (ja) 利得可変増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090219

R150 Certificate of patent or registration of utility model

Ref document number: 4267983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees