JP2002185257A - ダイオード検波回路 - Google Patents
ダイオード検波回路Info
- Publication number
- JP2002185257A JP2002185257A JP2000377421A JP2000377421A JP2002185257A JP 2002185257 A JP2002185257 A JP 2002185257A JP 2000377421 A JP2000377421 A JP 2000377421A JP 2000377421 A JP2000377421 A JP 2000377421A JP 2002185257 A JP2002185257 A JP 2002185257A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- circuit
- operational amplifier
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/10—Arrangements for measuring electric power or power factor by using square-law characteristics of circuit elements, e.g. diodes, to measure power absorbed by loads of known impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/08—Demodulation of amplitude-modulated oscillations by means of non-linear two-pole elements
- H03D1/10—Demodulation of amplitude-modulated oscillations by means of non-linear two-pole elements of diodes
Abstract
(57)【要約】
【課題】
【解決手段】交流信号が入力される第１のダイオード
と、前記第１のダイオードの検波出力を入力する抵抗と
コンデンサの第１の並列回路と、一端に前記第１の並列
回路のコンデンサの充電電圧が正入力端に入力される第
１の演算増幅器と、前記第１の演算増幅器の出力が入力
される第２のダイオードと、前記第２のダイオードの出
力を入力し、前記第１及び第２のダイオードの導通／非
導通の比を制御する第１のスイッチと発振器を備える第
１のスイッチ回路と、前記第１のスイッチ回路の出力を
入力する抵抗とコンデンサの第２の並列回路とを有す
る。前記第２の並列回路のコンデンサの充電電圧が前記
第１の演算増幅器の負入力端に挿入され、更に、前記第
１の演算増幅器の出力を保持する保持回路とを有する。
と、前記第１のダイオードの検波出力を入力する抵抗と
コンデンサの第１の並列回路と、一端に前記第１の並列
回路のコンデンサの充電電圧が正入力端に入力される第
１の演算増幅器と、前記第１の演算増幅器の出力が入力
される第２のダイオードと、前記第２のダイオードの出
力を入力し、前記第１及び第２のダイオードの導通／非
導通の比を制御する第１のスイッチと発振器を備える第
１のスイッチ回路と、前記第１のスイッチ回路の出力を
入力する抵抗とコンデンサの第２の並列回路とを有す
る。前記第２の並列回路のコンデンサの充電電圧が前記
第１の演算増幅器の負入力端に挿入され、更に、前記第
１の演算増幅器の出力を保持する保持回路とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、ダイオード検波回
路に関し、特に高周波信号の検波に適したダイオード検
波回路に関する。
路に関し、特に高周波信号の検波に適したダイオード検
波回路に関する。
【０００２】
【従来の技術】ダイオードを用いた検波回路あるいは整
流回路が知られている。図１は、その一構成例である。
ダイオードＤ１のカソード側に抵抗Ｒ１とコンデンサＣ
１の並列回路が接続されている。
流回路が知られている。図１は、その一構成例である。
ダイオードＤ１のカソード側に抵抗Ｒ１とコンデンサＣ
１の並列回路が接続されている。
【０００３】ここで、図１のダイオード検波回路を携帯
電話と基地局間の高周波信号のレベルを検知することに
用いる場合など、入力信号の高周波電圧レベルが小さい
時は、ダイオードＤ１の順方向電圧降下が無視出来ない
ものとなる。
電話と基地局間の高周波信号のレベルを検知することに
用いる場合など、入力信号の高周波電圧レベルが小さい
時は、ダイオードＤ１の順方向電圧降下が無視出来ない
ものとなる。
【０００４】すなわち、入力された高周波電圧がダイオ
ードＤ１の順方向電圧により減圧（電圧降下）されて、
抵抗Ｒ１の両端に出力される。また、ダイオードＤ１の
電圧・電流特性が非直線性を有するので、上記の携帯電
話と基地局間の高周波信号の如き微小高周波電圧の領域
では、検波直線性が劣化する。
ードＤ１の順方向電圧により減圧（電圧降下）されて、
抵抗Ｒ１の両端に出力される。また、ダイオードＤ１の
電圧・電流特性が非直線性を有するので、上記の携帯電
話と基地局間の高周波信号の如き微小高周波電圧の領域
では、検波直線性が劣化する。
【０００５】さらにダイオードＤ１の温度特性の影響に
よって、検波特性の温度変動が大きくなる。温度変化に
よる順方向電圧の変動は、−２ｍＶ／℃程度で温度によ
って変化することから、５０℃の変化で、出力電圧が−
１００ｍＶも変動することになる。
よって、検波特性の温度変動が大きくなる。温度変化に
よる順方向電圧の変動は、−２ｍＶ／℃程度で温度によ
って変化することから、５０℃の変化で、出力電圧が−
１００ｍＶも変動することになる。
【０００６】そこで、検波直線性や温度変動を改善した
図２に示すダイオード検波回路が提案されている（特開
平７−１１１４２１号公報記載の「ダイオード検波回
路」）。図２に示すダイオード検波回路は、演算増幅器
ＯＡ１により検波用ダイオードＤ１の電圧降下及び変動
を、補償用ダイオードＤ２の電圧降下及び変動で打ち消
す様に構成している。
図２に示すダイオード検波回路が提案されている（特開
平７−１１１４２１号公報記載の「ダイオード検波回
路」）。図２に示すダイオード検波回路は、演算増幅器
ＯＡ１により検波用ダイオードＤ１の電圧降下及び変動
を、補償用ダイオードＤ２の電圧降下及び変動で打ち消
す様に構成している。
【０００７】検波用ダイオードＤ１に抵抗Ｒ１を、補償
用ダイオードＤ２には抵抗Ｒ２を対応させ、抵抗Ｒ１と
Ｒ２の比を検波用ダイオードＤ１の飽和電流値と補償用
ダイオードＤ２の飽和電流値との比に等しく設定してい
る。これによりダイオードＤ１とＤ２に異なる種別のダ
イオードが使用できる。
用ダイオードＤ２には抵抗Ｒ２を対応させ、抵抗Ｒ１と
Ｒ２の比を検波用ダイオードＤ１の飽和電流値と補償用
ダイオードＤ２の飽和電流値との比に等しく設定してい
る。これによりダイオードＤ１とＤ２に異なる種別のダ
イオードが使用できる。
【０００８】図３は、他のダイオード検波回路であっ
て、演算増幅器ＯＡ１を検波用ダイオードＤ１の入力側
に設け、検波用ダイオードＤ１の出力を演算増幅器ＯＡ
１の負入力側に帰還することにより順方向電圧がゼロの
ダイオードＤ１として働く。なお、図３の回路のままで
あれば、回路出力は脈流になる。図１、図２の例と同様
に、出力側にコンデンサを付加すると、高周波電圧の尖
頭値を保持することができる。
て、演算増幅器ＯＡ１を検波用ダイオードＤ１の入力側
に設け、検波用ダイオードＤ１の出力を演算増幅器ＯＡ
１の負入力側に帰還することにより順方向電圧がゼロの
ダイオードＤ１として働く。なお、図３の回路のままで
あれば、回路出力は脈流になる。図１、図２の例と同様
に、出力側にコンデンサを付加すると、高周波電圧の尖
頭値を保持することができる。
【０００９】
【発明が解決しようとする課題】上記図２の回路では、
高周波電圧をダイオードＤ１で整流した後に、演算増幅
器ＯＡ１とダイオードＤ２で補正することにより、ダイ
オードＤ１の電圧降下及び温度変動を救済することを目
的としている。
高周波電圧をダイオードＤ１で整流した後に、演算増幅
器ＯＡ１とダイオードＤ２で補正することにより、ダイ
オードＤ１の電圧降下及び温度変動を救済することを目
的としている。
【００１０】しかし、この回路は、図４に示すように、
ダイオードＤ１が高周波信号を整流する時に半サイクル
のみ電流ＷＣ１が流れるのに対し、ダイオードＤ２は直
流電流ＤＣ１が流れる。従って、ダイオードＤ１とＤ２
の動的な動作が大きく異なる。
ダイオードＤ１が高周波信号を整流する時に半サイクル
のみ電流ＷＣ１が流れるのに対し、ダイオードＤ２は直
流電流ＤＣ１が流れる。従って、ダイオードＤ１とＤ２
の動的な動作が大きく異なる。
【００１１】さらに、図２に示すコンデンサ入力の検波
回路の場合は、高周波電圧ＷＣ１とサージ電流ＳＣの関
係を図５に示すごとく、高周波電圧の尖頭値近くの短い
時間にダイオードＤ１を通ってサージ電流ＳＣが流れ
て、コンデンサＣ１を充電する。そして、次の半サイク
ルまで徐々に放電し（図中ＰＶ）、また、次の尖頭値近
くで充電することを繰り返す。直流電圧の平均値が交流
電圧ＷＣ１の尖頭値に近くなるにつれ、サージ電流ＳＣ
の流れる時間が減少し、サージ電流ＳＣと平均直流電流
との比は大きくなる。
回路の場合は、高周波電圧ＷＣ１とサージ電流ＳＣの関
係を図５に示すごとく、高周波電圧の尖頭値近くの短い
時間にダイオードＤ１を通ってサージ電流ＳＣが流れ
て、コンデンサＣ１を充電する。そして、次の半サイク
ルまで徐々に放電し（図中ＰＶ）、また、次の尖頭値近
くで充電することを繰り返す。直流電圧の平均値が交流
電圧ＷＣ１の尖頭値に近くなるにつれ、サージ電流ＳＣ
の流れる時間が減少し、サージ電流ＳＣと平均直流電流
との比は大きくなる。
【００１２】このサージ電流ＳＣが流れている時間率
は、ダイオードＤ１の内部抵抗とカソード側に外部容量
の積に関係するが、概ね１サイクルの２０分の１程度で
ある。さらに、ダイオードＤ２に流れる直流電流ＤＣ
は、サージ電流ＳＣの約１／１２である。
は、ダイオードＤ１の内部抵抗とカソード側に外部容量
の積に関係するが、概ね１サイクルの２０分の１程度で
ある。さらに、ダイオードＤ２に流れる直流電流ＤＣ
は、サージ電流ＳＣの約１／１２である。
【００１３】従って、ダイオードＤ１とＤ２の内部抵抗
が同じであっても、流れるサージ電流ＳＣと直流電流Ｄ
Ｃとの差が大きく異なることから、ダイオードＤ１とダ
イオードＤ２の順方向電圧に違いが生じると云う欠点が
ある。
が同じであっても、流れるサージ電流ＳＣと直流電流Ｄ
Ｃとの差が大きく異なることから、ダイオードＤ１とダ
イオードＤ２の順方向電圧に違いが生じると云う欠点が
ある。
【００１４】さらに、入力の高周波電圧の尖頭値ＰＶが
忠実に直流出力として出力出来ないという問題がある。
忠実に直流出力として出力出来ないという問題がある。
【００１５】一方、図３の回路は、理想ダイオード検波
（整流）回路として紹介されている回路であるが、演算
増幅器ＯＡ１の出力をダイオードＤ１で整流しているた
めに、演算増幅器ＯＡ１で高周波信号を増幅する必要が
ある。さらに、スルーレートの関係から整流する高周波
信号よりも十分高い（１０倍以上）帯域幅が演算増幅器
ＯＡ１に要求されるという欠点がある。
（整流）回路として紹介されている回路であるが、演算
増幅器ＯＡ１の出力をダイオードＤ１で整流しているた
めに、演算増幅器ＯＡ１で高周波信号を増幅する必要が
ある。さらに、スルーレートの関係から整流する高周波
信号よりも十分高い（１０倍以上）帯域幅が演算増幅器
ＯＡ１に要求されるという欠点がある。
【００１６】当然、演算増幅器ＯＡ１の性能さえ良けれ
ば、図３の回路は理想的であるが、１〜２ＧＨｚの高い
高周波電圧で利得増幅することさえ簡単ではないとこ
ろ、更に、１０〜２０ＧＨｚの高い高周波電圧を高い利
得で増幅することは著しくコストアップになってしま
う。
ば、図３の回路は理想的であるが、１〜２ＧＨｚの高い
高周波電圧で利得増幅することさえ簡単ではないとこ
ろ、更に、１０〜２０ＧＨｚの高い高周波電圧を高い利
得で増幅することは著しくコストアップになってしま
う。
【００１７】上記の様に、図２及び図３の従来例回路で
は、それぞれに上記問題点を有することになる。
は、それぞれに上記問題点を有することになる。
【００１８】したがって、本発明の目的は、上記従来の
ダイオード検波回路における問題を解決し、微小入力の
高周波電圧に対しも理想的な整流電圧を得ることができ
るダイオード検波回路を提供することにある。
ダイオード検波回路における問題を解決し、微小入力の
高周波電圧に対しも理想的な整流電圧を得ることができ
るダイオード検波回路を提供することにある。
【００１９】
【課題を解決するための手段】上記課題を達成する本発
明に従うダイオード検波回路は、交流信号が入力される
第１のダイオードと、前記第１のダイオードの検波出力
を入力する抵抗とコンデンサの第１の並列回路と、一端
に前記第１の並列回路のコンデンサの充電電圧が正入力
端に入力される第１の演算増幅器と、前記第１の演算増
幅器の出力が入力される第２のダイオードと、前記第２
のダイオードの出力を入力し、前記第１及び第２のダイ
オードの導通／非導通の比を制御する第１のスイッチと
発振器を備える第１のスイッチ回路と、前記第１のスイ
ッチ回路の出力を入力する抵抗とコンデンサの第２の並
列回路とを有し、前記第２の並列回路のコンデンサの充
電電圧が前記第１の演算増幅器の負入力端に挿入され、
更に、前記第１の演算増幅器の出力を保持する保持回路
とを有することを特徴とする。
明に従うダイオード検波回路は、交流信号が入力される
第１のダイオードと、前記第１のダイオードの検波出力
を入力する抵抗とコンデンサの第１の並列回路と、一端
に前記第１の並列回路のコンデンサの充電電圧が正入力
端に入力される第１の演算増幅器と、前記第１の演算増
幅器の出力が入力される第２のダイオードと、前記第２
のダイオードの出力を入力し、前記第１及び第２のダイ
オードの導通／非導通の比を制御する第１のスイッチと
発振器を備える第１のスイッチ回路と、前記第１のスイ
ッチ回路の出力を入力する抵抗とコンデンサの第２の並
列回路とを有し、前記第２の並列回路のコンデンサの充
電電圧が前記第１の演算増幅器の負入力端に挿入され、
更に、前記第１の演算増幅器の出力を保持する保持回路
とを有することを特徴とする。
【００２０】上記課題を達成する本発明に従うダイオー
ド検波回路は、更に好ましい態様として、前記保持回路
の入力側に前記第１のスイッチ回路と交互に開閉する第
２のスイッチ回路を有し、前記保持回路は、前記第１の
演算増幅器の出力の正側尖頭値を保持することを特徴と
することを特徴とする。
ド検波回路は、更に好ましい態様として、前記保持回路
の入力側に前記第１のスイッチ回路と交互に開閉する第
２のスイッチ回路を有し、前記保持回路は、前記第１の
演算増幅器の出力の正側尖頭値を保持することを特徴と
することを特徴とする。
【００２１】また、本発明に従うダイオード検波回路
は、更に好ましい態様として、前記保持回路は、前記第
１の演算増幅器の出力の負側尖頭値を保持することを特
徴とする。
は、更に好ましい態様として、前記保持回路は、前記第
１の演算増幅器の出力の負側尖頭値を保持することを特
徴とする。
【００２２】さらにまた、本発明に従うダイオード検波
回路は、好ましい態様として、前記第１のダイオードの
順方向で越える正電圧源を有することを特徴とする。さ
らに、本発明に従うダイオード検波回路は、好ましい態
様として、前記第１の演算増幅器の正入力端に前記第１
のダイオードの順方向で越える負電圧源を有することを
特徴とする。
回路は、好ましい態様として、前記第１のダイオードの
順方向で越える正電圧源を有することを特徴とする。さ
らに、本発明に従うダイオード検波回路は、好ましい態
様として、前記第１の演算増幅器の正入力端に前記第１
のダイオードの順方向で越える負電圧源を有することを
特徴とする。
【００２３】さらに、本発明に従うダイオード検波回路
は、好ましい態様として、前記第１のスイッチ回路は、
前記第２のダイオードの導通時間を第１のダイオードの
導通時間に近似させることを特徴とする。
は、好ましい態様として、前記第１のスイッチ回路は、
前記第２のダイオードの導通時間を第１のダイオードの
導通時間に近似させることを特徴とする。
【００２４】また、本発明に従うダイオード検波回路
は、好ましい態様として、前記第１及び第２の並列回路
の抵抗の抵抗値を同一又は近似の値とし、前記第１の並
列回路の抵抗とコンデンサと入力周波数の積と、前記第
２の並列回路の抵抗とコンデンサと前記発振器の周波数
の積を一致させることにより、前記第１及び第２のダイ
オードの充電電流の尖頭値と放電電流の平均値の比を合
わせることを特徴とする。
は、好ましい態様として、前記第１及び第２の並列回路
の抵抗の抵抗値を同一又は近似の値とし、前記第１の並
列回路の抵抗とコンデンサと入力周波数の積と、前記第
２の並列回路の抵抗とコンデンサと前記発振器の周波数
の積を一致させることにより、前記第１及び第２のダイ
オードの充電電流の尖頭値と放電電流の平均値の比を合
わせることを特徴とする。
【００２５】本発明の特徴は、更に図面に従って説明さ
れる発明の実施の形態から明らかになる。
れる発明の実施の形態から明らかになる。
【００２６】
【発明の実施の形態】以下図面に従い本発明の実施の形
態を説明する。なお、図示される実施の形態は本発明の
説明のためのものであり、本発明の適用がこれに限定さ
れるものではない。
態を説明する。なお、図示される実施の形態は本発明の
説明のためのものであり、本発明の適用がこれに限定さ
れるものではない。
【００２７】図６は、本発明の第１の実施の形態例であ
る。図６の実施の形態例の特徴は、図２のダイオード検
波回路では、検波用ダイオードＤ１が半サイクル又は、
サージ電流ＳＣを流し、補償用ダイオードＤ２に直流が
流れることが問題であった。
る。図６の実施の形態例の特徴は、図２のダイオード検
波回路では、検波用ダイオードＤ１が半サイクル又は、
サージ電流ＳＣを流し、補償用ダイオードＤ２に直流が
流れることが問題であった。
【００２８】したがって、本発明に従う図６の回路で
は、補償用ダイオードＤ２にも半サイクル又は、サージ
電流が流れるようにしている。
は、補償用ダイオードＤ２にも半サイクル又は、サージ
電流が流れるようにしている。
【００２９】このために、補償用ダイオードＤ２と演算
増幅器ＯＡ１の−端子の間に、発振器ＯＳＣの出力で開
閉制御される第１のスイッチＳＷ１を設けている。
増幅器ＯＡ１の−端子の間に、発振器ＯＳＣの出力で開
閉制御される第１のスイッチＳＷ１を設けている。
【００３０】この第１のスイッチＳＷ１を開閉して、補
償用ダイオードＤ２の導通時間と不導通時間の比が検波
用ダイオードＤ１のそれらに同じになるようにしてい
る。すなわち、図６において、検波用ダイオードＤ１に
流れる電流は、図５に示したごとく、サージ電流ＳＣと
なる。したがって、図６の回路は、補償用ダイオードＤ
２に流れる電流もサージ電流とするべく、発振器ＯＳＣ
により第１のスイッチＳＷ１を駆動して開閉させる。
償用ダイオードＤ２の導通時間と不導通時間の比が検波
用ダイオードＤ１のそれらに同じになるようにしてい
る。すなわち、図６において、検波用ダイオードＤ１に
流れる電流は、図５に示したごとく、サージ電流ＳＣと
なる。したがって、図６の回路は、補償用ダイオードＤ
２に流れる電流もサージ電流とするべく、発振器ＯＳＣ
により第１のスイッチＳＷ１を駆動して開閉させる。
【００３１】すなわち、入力される高周波信号の周波数
と、コンデンサＣ１と抵抗Ｒ１の積、第１のスイッチＳ
Ｗ１の開閉周波数と、コンデンサＣ２と抵抗Ｒ２の積を
対応してそれぞれ同じにすることにより、検波用ダイオ
ードＤ１の尖頭電流と平均電流、補償用ダイオードＤ２
の尖頭電流と平均電流の比を等しくすることが可能にな
る。
と、コンデンサＣ１と抵抗Ｒ１の積、第１のスイッチＳ
Ｗ１の開閉周波数と、コンデンサＣ２と抵抗Ｒ２の積を
対応してそれぞれ同じにすることにより、検波用ダイオ
ードＤ１の尖頭電流と平均電流、補償用ダイオードＤ２
の尖頭電流と平均電流の比を等しくすることが可能にな
る。
【００３２】図７は、発振器ＯＳＣの出力のデューティ
波形例を示す図であり、図７Ａはデューティ５０％の波
形、図７Ｂはデューティ１７％の波形を示している。こ
のように発振器ＯＳＣの出力のデューティを制御するこ
とにより、スイッチＳＷ２の開閉期間を制御することも
可能である。
波形例を示す図であり、図７Ａはデューティ５０％の波
形、図７Ｂはデューティ１７％の波形を示している。こ
のように発振器ＯＳＣの出力のデューティを制御するこ
とにより、スイッチＳＷ２の開閉期間を制御することも
可能である。
【００３３】このように、図６に示す実施の形態例回路
においては、検波用ダイオードＤ１と同様に、補償用ダ
イオードＤ２に半サイクル又は、サージ電流が流れるこ
とにより、実効的な順方向電圧が検波用ダイオードＤ１
と補償用ダイオードＤ２において同じになり、理想的な
整流電圧即ち、検波出力が得られる。
においては、検波用ダイオードＤ１と同様に、補償用ダ
イオードＤ２に半サイクル又は、サージ電流が流れるこ
とにより、実効的な順方向電圧が検波用ダイオードＤ１
と補償用ダイオードＤ２において同じになり、理想的な
整流電圧即ち、検波出力が得られる。
【００３４】また、図６において、第２のスイッチＳＷ
２により第１の演算増幅器と接続される第２の演算増幅
器ＯＡ２とダイオードＤ３及びコンデンサＣ３により正
側尖頭値を保持する保持回路を構成する。
２により第１の演算増幅器と接続される第２の演算増幅
器ＯＡ２とダイオードＤ３及びコンデンサＣ３により正
側尖頭値を保持する保持回路を構成する。
【００３５】第１のスイッチＳＷ１が開の場合、第１の
演算増幅器ＯＡ１のマイナス端子の電圧が減少し、出力
電圧が“Ｈ”になってしまうので、そのまま出力するこ
とが出来ない。このために補償用ダイオードＤ２の動作
状態の電圧を第２の演算増幅器ＯＡ２に出力する為、第
１のスイッチＳＷ１に同期して、第２のスイッチＳＷ２
を導通させる。
演算増幅器ＯＡ１のマイナス端子の電圧が減少し、出力
電圧が“Ｈ”になってしまうので、そのまま出力するこ
とが出来ない。このために補償用ダイオードＤ２の動作
状態の電圧を第２の演算増幅器ＯＡ２に出力する為、第
１のスイッチＳＷ１に同期して、第２のスイッチＳＷ２
を導通させる。
【００３６】すなわち、第１のスイッチＳＷ１が閉の時
に、補償用ダイオードＤ２に電流が流れ、検波用ダイオ
ードＤ１に電流が流れている状態と同じになる、その時
の電圧を第２のスイッチＳＷ２を通して第２の演算増幅
器ＯＡ２に加え、第３のダイオードＤ３を通してコンデ
ンサＣ３に充電し、その電圧を保持する。
に、補償用ダイオードＤ２に電流が流れ、検波用ダイオ
ードＤ１に電流が流れている状態と同じになる、その時
の電圧を第２のスイッチＳＷ２を通して第２の演算増幅
器ＯＡ２に加え、第３のダイオードＤ３を通してコンデ
ンサＣ３に充電し、その電圧を保持する。
【００３７】図８は、図６において、発振器ＯＳＣと第
２の演算増幅器ＯＡ２との間に挿入される遅延回路ＤＬ
であり、抵抗ＲとコンデンサＣの積分回路を入力側に有
する演算増幅器ＯＡ３で構成される。
２の演算増幅器ＯＡ２との間に挿入される遅延回路ＤＬ
であり、抵抗ＲとコンデンサＣの積分回路を入力側に有
する演算増幅器ＯＡ３で構成される。
【００３８】第１のスイッチＳＷ１への駆動と第２のス
イッチＳＷ２への駆動信号が同じであっても、スイッチ
ＳＷ１，ＳＷ２の動作時間に違いが出る場合が有る。し
たがって、スイッチＳＷ１が動作してから、確実にスイ
ッチＳＷ２が動作するよう、発振器ＯＳＣと第２のスイ
ッチＳＷ２の間に遅延回路ＤＬを挿入する。
イッチＳＷ２への駆動信号が同じであっても、スイッチ
ＳＷ１，ＳＷ２の動作時間に違いが出る場合が有る。し
たがって、スイッチＳＷ１が動作してから、確実にスイ
ッチＳＷ２が動作するよう、発振器ＯＳＣと第２のスイ
ッチＳＷ２の間に遅延回路ＤＬを挿入する。
【００３９】図９は、遅延回路ＤＬの入力パルスと出力
パルスの関係を示す図である。入力パルス（図９Ａ）
が、ＣＲ積分回路で積分され（ａ）、所定の閾値ｂを超
える時、演算増幅器ＯＡ３から出力パルスが得られる。
したがって、閾値ｂを変えることにより遅延時間τを調
整することができる。
パルスの関係を示す図である。入力パルス（図９Ａ）
が、ＣＲ積分回路で積分され（ａ）、所定の閾値ｂを超
える時、演算増幅器ＯＡ３から出力パルスが得られる。
したがって、閾値ｂを変えることにより遅延時間τを調
整することができる。
【００４０】図１０は、本発明の第２の実施の形態例で
あるダイオード検波回路を示す図である。図１０の回路
の特徴は、図６の実施の形態例回路に対し、正側尖頭値
を保持する保持回路に代えて負側尖頭地を保持する回路
を備えるようにしている。
あるダイオード検波回路を示す図である。図１０の回路
の特徴は、図６の実施の形態例回路に対し、正側尖頭値
を保持する保持回路に代えて負側尖頭地を保持する回路
を備えるようにしている。
【００４１】図１１は、図６における正側尖頭値の保持
回路（図１１Ａ）と、図１０における負側尖頭値の保持
回路（図１１Ｂ）を比較する図である。図１１から明ら
かなようにダイオードＤ３の接続方向を変えることによ
り、正側または負側尖頭値の保持を代えることができ
る。
回路（図１１Ａ）と、図１０における負側尖頭値の保持
回路（図１１Ｂ）を比較する図である。図１１から明ら
かなようにダイオードＤ３の接続方向を変えることによ
り、正側または負側尖頭値の保持を代えることができ
る。
【００４２】さらに、図１０の実施の形態例では負側尖
頭値の保持回路を用いることにより、尖頭値保持回路の
機能をプラスのピークからマイナスのピークの保持にす
ることで、第２のスイッチＳＷ２を省くことができる。
第１のスイッチＳＷ１が導通し、第２のダイオードＤ２
が動作状態の時の電圧をコンデンサＣ３に保持する。
頭値の保持回路を用いることにより、尖頭値保持回路の
機能をプラスのピークからマイナスのピークの保持にす
ることで、第２のスイッチＳＷ２を省くことができる。
第１のスイッチＳＷ１が導通し、第２のダイオードＤ２
が動作状態の時の電圧をコンデンサＣ３に保持する。
【００４３】ここで、図１２には、ダイオードの電圧・
電流特性の一例であり、ポイントコンタクトダイオード
の電圧・電流特性Iと、シリコンダイオードの電圧・電
流特性IIが示される。
電流特性の一例であり、ポイントコンタクトダイオード
の電圧・電流特性Iと、シリコンダイオードの電圧・電
流特性IIが示される。
【００４４】ポイントコンタクトダイオードの場合Iで
は、低い電圧でも電流が流れ、低い電圧から連続性の有
る整流が可能で有るが、シリコンダイオードの場合II、
順方向電圧以下の低い電圧では、流れる電流が著しく少
ない（実質的にはゼロに見做せる）為、順方向電圧（図
１３、ａ）以下は図１３に示すごとく入力電圧と出力電
圧が順方向電圧以下では一致しない（図１３，ｂ）。
は、低い電圧でも電流が流れ、低い電圧から連続性の有
る整流が可能で有るが、シリコンダイオードの場合II、
順方向電圧以下の低い電圧では、流れる電流が著しく少
ない（実質的にはゼロに見做せる）為、順方向電圧（図
１３、ａ）以下は図１３に示すごとく入力電圧と出力電
圧が順方向電圧以下では一致しない（図１３，ｂ）。
【００４５】この問題を解決するためには、正電源を信
号源に直列に設け、順方向電圧を若干上回る電圧を与え
ることにより入力電圧がゼロからの連続した整流出力得
ることが可能である。
号源に直列に設け、順方向電圧を若干上回る電圧を与え
ることにより入力電圧がゼロからの連続した整流出力得
ることが可能である。
【００４６】図１４は、本発明に従う実施の形態例であ
って、図６の第１の実施の形態例回路において、ダイオ
ードＤ１に直列にＤ１の順方向電圧を超える正電源ＶＳ
１を設けた回路である。
って、図６の第１の実施の形態例回路において、ダイオ
ードＤ１に直列にＤ１の順方向電圧を超える正電源ＶＳ
１を設けた回路である。
【００４７】図１５は、本発明に従う更に別の実施の形
態例であって、図６の実施の形態回路における演算増幅
器ＯＡ１のプラス端子にダイオードＤ１の順方向電圧を
超える負電源と電流源ＶＳ２を設けている。電流値は数
１０μＡ程度でも良く、又、負電源ＶＳ２の電圧Ｂを少
し大きめにすることにより、電流源Ｉは抵抗でも代用可
能である。
態例であって、図６の実施の形態回路における演算増幅
器ＯＡ１のプラス端子にダイオードＤ１の順方向電圧を
超える負電源と電流源ＶＳ２を設けている。電流値は数
１０μＡ程度でも良く、又、負電源ＶＳ２の電圧Ｂを少
し大きめにすることにより、電流源Ｉは抵抗でも代用可
能である。
【００４８】図１６は、上記の各実施の形態に適用され
る整流回路に種々の態様例を示す図である。
る整流回路に種々の態様例を示す図である。
【００４９】図１６Ａは、ダイオードＤ１を信号源に対
し、並列に挿入する態様である。図１６は、倍電圧整流
回路の提要である。また、図１６Ｃは、全波倍電圧整流
回路とする態様例である。
し、並列に挿入する態様である。図１６は、倍電圧整流
回路の提要である。また、図１６Ｃは、全波倍電圧整流
回路とする態様例である。
【００５０】図１６Ａにおいて、直列抵抗Ｒ１'は信号
源から見て充分大きく、並列抵抗Ｒ１に比べ充分低いこ
とを条件とする。なお、抵抗Ｒ１'の代わりに高周波コ
イル（ＲＦＣ）を用いることは、更に良い結果をもたら
す。
源から見て充分大きく、並列抵抗Ｒ１に比べ充分低いこ
とを条件とする。なお、抵抗Ｒ１'の代わりに高周波コ
イル（ＲＦＣ）を用いることは、更に良い結果をもたら
す。
【００５１】（付記１）交流信号が入力される第１のダ
イオードと、該第１のダイオードの検波出力を入力する
抵抗とコンデンサの第１の並列回路と、一端に前記第１
の並列回路のコンデンサの充電電圧が正入力端に入力さ
れる第１の演算増幅器と、該第１の演算増幅器の出力が
入力される第２のダイオードと、該第２のダイオードの
出力を入力し、前記第１及び第２のダイオードの導通／
非導通の比を制御する第１のスイッチと発振器を備える
第１のスイッチ回路と、該第１のスイッチ回路の出力を
入力する抵抗とコンデンサの第２の並列回路とを有し、
該第２の並列回路のコンデンサの充電電圧が前記第１の
演算増幅器の負入力端に挿入され、更に、前記第１の演
算増幅器の出力を保持する保持回路とを有することを特
徴とするダイオード検波回路。
イオードと、該第１のダイオードの検波出力を入力する
抵抗とコンデンサの第１の並列回路と、一端に前記第１
の並列回路のコンデンサの充電電圧が正入力端に入力さ
れる第１の演算増幅器と、該第１の演算増幅器の出力が
入力される第２のダイオードと、該第２のダイオードの
出力を入力し、前記第１及び第２のダイオードの導通／
非導通の比を制御する第１のスイッチと発振器を備える
第１のスイッチ回路と、該第１のスイッチ回路の出力を
入力する抵抗とコンデンサの第２の並列回路とを有し、
該第２の並列回路のコンデンサの充電電圧が前記第１の
演算増幅器の負入力端に挿入され、更に、前記第１の演
算増幅器の出力を保持する保持回路とを有することを特
徴とするダイオード検波回路。
【００５２】（付記２）付記１において、さらに、前記
保持回路の入力側に前記第１のスイッチ回路と交互に開
閉する第２のスイッチ回路を有し、前記保持回路は、前
記第１の演算増幅器の出力の正側尖頭値を保持すること
を特徴とすることを特徴とするダイオード検波回路。
保持回路の入力側に前記第１のスイッチ回路と交互に開
閉する第２のスイッチ回路を有し、前記保持回路は、前
記第１の演算増幅器の出力の正側尖頭値を保持すること
を特徴とすることを特徴とするダイオード検波回路。
【００５３】（付記３）付記１において、前記保持回路
は、前記第１の演算増幅器の出力の負側尖頭値を保持す
ることを特徴とすることを特徴とするダイオード検波回
路。
は、前記第１の演算増幅器の出力の負側尖頭値を保持す
ることを特徴とすることを特徴とするダイオード検波回
路。
【００５４】（付記４）付記１において、さらに、前記
第１のダイオードの順方向で越える正電圧源を有するこ
とを特徴とするダイオード検波回路。
第１のダイオードの順方向で越える正電圧源を有するこ
とを特徴とするダイオード検波回路。
【００５５】（付記５）付記１において、前記第１の演
算増幅器の正入力端に前記第１のダイオードの順方向で
越える負電圧源を有することを特徴とするダイオード検
波回路。
算増幅器の正入力端に前記第１のダイオードの順方向で
越える負電圧源を有することを特徴とするダイオード検
波回路。
【００５６】（付記６）付記１において、前記第１のス
イッチ回路は、前記第２のダイオードの導通時間を第１
のダイオードの導通時間に近似させることを特徴とする
ダイオード検波回路。
イッチ回路は、前記第２のダイオードの導通時間を第１
のダイオードの導通時間に近似させることを特徴とする
ダイオード検波回路。
【００５７】（付記７）付記１において、前記第１及び
第２の並列回路の抵抗の抵抗値を同一又は近似の値と
し、前記第１の並列回路の抵抗とコンデンサと入力周波
数の積と、前記第２の並列回路の抵抗とコンデンサと前
記発振器の周波数の積を一致させることにより、前記第
１及び第２のダイオードの充電電流の尖頭値と放電電流
の平均値の比を合わせることを特徴とするダイオード検
波回路。
第２の並列回路の抵抗の抵抗値を同一又は近似の値と
し、前記第１の並列回路の抵抗とコンデンサと入力周波
数の積と、前記第２の並列回路の抵抗とコンデンサと前
記発振器の周波数の積を一致させることにより、前記第
１及び第２のダイオードの充電電流の尖頭値と放電電流
の平均値の比を合わせることを特徴とするダイオード検
波回路。
【００５８】
【発明の効果】以上図面に従い、実施の形態例を説明し
たように本発明により、微小入力の高周波電圧に対しも
理想的な整流電圧を得ることができる。
たように本発明により、微小入力の高周波電圧に対しも
理想的な整流電圧を得ることができる。
【図１】従来のダイオード検波回路を示す図である。
【図２】従来のダイオードを用いる理想ダイオード検波
回路を示す図である。
回路を示す図である。
【図３】従来のダイオードを用いる他のダイオード検波
回路を示す図である。
回路を示す図である。
【図４】半波整流(脈流)と直流電流の関係を示す図であ
る。
る。
【図５】交流電圧とサージ電流の関係を示す図である。
【図６】本発明の第１の実施の形態例を示す図である。
【図７】図６における発振器ＯＳＣ出力のデューティ波
形例を示す図である。
形例を示す図である。
【図８】図６における遅延回路ＤＬの実施例を示す図で
ある。
ある。
【図９】遅延回路の閾値と遅延の関係を示す図である。
【図１０】本発明の他のダイオード検波回路例を示す図
である。
である。
【図１１】正側及び負側尖頭値保持回路例を示す図であ
る。
る。
【図１２】ダイオードの電圧・電流特性例を示す図であ
る。
る。
【図１３】シリコンダイオードを用いた場合の入出力電
圧を示す図である。
圧を示す図である。
【図１４】本発明の他のダイオード検波回路例を示す図
である。
である。
【図１５】本発明の更に他のダイオード検波回路例を示
す図である。
す図である。
【図１６】本発明に適用されるダイオード検波回路の態
様例を示す図である。
様例を示す図である。
Ｄ１〜Ｄ３ ダイオード ＯＡ１〜ＯＡ３ 演算増幅器 Ｒ１、Ｒ２ 抵抗 Ｃ１，Ｃ２ コンデンサ ＳＷ１，ＳＷ１ スイッチ ＯＳＣ 発振器
Claims (5)
- 【請求項１】交流信号が入力される第１のダイオード
と、 該第１のダイオードの検波出力を入力する抵抗とコンデ
ンサの第１の並列回路と、 一端に前記第１の並列回路のコンデンサの充電電圧が正
入力端に入力される第１の演算増幅器と、 該第１の演算増幅器の出力が入力される第２のダイオー
ドと、該第２のダイオードの出力を入力し、前記第１及
び第２のダイオードの導通／非導通の比を制御する第１
のスイッチと発振器を備える第１のスイッチ回路と、 該第１のスイッチ回路の出力を入力する抵抗とコンデン
サの第２の並列回路とを有し、 該第２の並列回路のコンデンサの充電電圧が前記第１の
演算増幅器の負入力端に挿入され、更に、 前記第１の演算増幅器の出力を保持する保持回路とを有
することを特徴とするダイオード検波回路。 - 【請求項２】請求項１において、 さらに、前記保持回路の入力側に前記第１のスイッチ回
路と交互に開閉する第２のスイッチ回路を有し、 前記保持回路は、前記第１の演算増幅器の出力の正側尖
頭値を保持することを特徴とすることを特徴とするダイ
オード検波回路。 - 【請求項３】請求項１において、 前記保持回路は、前記第１の演算増幅器の出力の負側尖
頭値を保持することを特徴とすることを特徴とするダイ
オード検波回路。 - 【請求項４】請求項１において、 さらに、前記第１のダイオードの順方向で越える正電圧
源を有することを特徴とするダイオード検波回路。 - 【請求項５】請求項１において、 前記第１の演算増幅器の正入力端に前記第１のダイオー
ドの順方向で越える負電圧源を有することを特徴とする
ダイオード検波回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000377421A JP2002185257A (ja) | 2000-12-12 | 2000-12-12 | ダイオード検波回路 |
| US09/840,387 US6400205B1 (en) | 2000-12-12 | 2001-04-23 | Diode detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000377421A JP2002185257A (ja) | 2000-12-12 | 2000-12-12 | ダイオード検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002185257A true JP2002185257A (ja) | 2002-06-28 |
Family
ID=18846148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000377421A Withdrawn JP2002185257A (ja) | 2000-12-12 | 2000-12-12 | ダイオード検波回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6400205B1 (ja) |
| JP (1) | JP2002185257A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014166050A (ja) * | 2013-02-26 | 2014-09-08 | Origin Electric Co Ltd | Ａｃ−ｄｃ電力変換装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4267983B2 (ja) * | 2002-09-25 | 2009-05-27 | 株式会社豊田中央研究所 | 起動信号出力回路 |
| JP4468011B2 (ja) * | 2004-02-25 | 2010-05-26 | キヤノン株式会社 | スイッチング電源及び画像形成装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111421A (ja) | 1993-10-08 | 1995-04-25 | Nec Corp | ダイオード検波回路 |
| US5821790A (en) * | 1996-04-24 | 1998-10-13 | Paragon Electric Company, Inc. | Power line synchronization conditioner |
| GB2313724B (en) * | 1996-05-30 | 2000-06-28 | Motorola Inc | Voltage detector circuit |
| JP3138679B2 (ja) | 1998-03-11 | 2001-02-26 | 埼玉日本電気株式会社 | 検波回路 |
| US6310682B1 (en) * | 1999-07-06 | 2001-10-30 | Quarton, Inc. | System and method for laser range finder |
-
2000
- 2000-12-12 JP JP2000377421A patent/JP2002185257A/ja not_active Withdrawn
-
2001
- 2001-04-23 US US09/840,387 patent/US6400205B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014166050A (ja) * | 2013-02-26 | 2014-09-08 | Origin Electric Co Ltd | Ａｃ−ｄｃ電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6400205B1 (en) | 2002-06-04 |
| US20020070786A1 (en) | 2002-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11108328B2 (en) | Systems and methods for high precision and/or low loss regulation of output currents of power conversion systems | |
| US10003271B2 (en) | Systems and methods for constant voltage control and constant current control | |
| US6020729A (en) | Discrete-time sampling of data for use in switching regulators | |
| US8269471B2 (en) | Method for DC/DC conversion and DC/DC converter arrangement including four switching phases | |
| CN100527578C (zh) | 用于快速实现参考电压跃迁的补偿偏移校正方法和控制电路 | |
| US6992473B2 (en) | Current sensing circuit for DC/DC buck converters | |
| US7592792B2 (en) | Power supply | |
| TWI538378B (zh) | System controller and method for power conversion system | |
| US20120169313A1 (en) | Switch control circuit, converter using the same, and switch control method | |
| US20080061757A1 (en) | Output load adaptable mosfet gate drive voltage level in a dc-dc controller | |
| TW200828004A (en) | Power supply system and method for controlling output voltage | |
| US10693376B2 (en) | Electronic converter and method of operating an electronic converter | |
| US8294433B2 (en) | Constant current supply type of switching regulator | |
| US20040178777A1 (en) | Method of forming a power system and structure therefor | |
| US20240039384A1 (en) | Current detection circuit and controller for switching converter circuit | |
| US6930526B1 (en) | Quasi-feedforward PWM modulator | |
| TW202006494A (zh) | 線性恒流電路 | |
| JP2002185257A (ja) | ダイオード検波回路 | |
| WO2023103900A1 (en) | Feedback circuit with adjustable loop gain for boost converter | |
| JP2001161025A (ja) | 電流制限装置 | |
| JPH06282338A (ja) | 定電流回路及びランプ電圧発生回路 | |
| JPH06253467A (ja) | 充電器 | |
| CN205484499U (zh) | 用于测量传递给负载的平均电感器电流的设备 | |
| US20230353030A1 (en) | Current sampling in converter circuits | |
| JPH0769748B2 (ja) | 定電流源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |