JP2007174367A - 信号検出回路 - Google Patents

Abstract

【課題】低域雑音及びオフセットを除去して高い検出感度、且つ低消費電力で信号検出を行う。
【解決手段】信号検出回路は、パルス信号Ｓ１を発生するパルス発生回路１と、パルス信号Ｓ１により変化する共振周波数に基づき、入力高周波信号の周波数を選択する同調回路１０と、同調回路１０の出力信号を整流して入力高周波信号を低周波信号に変換する整流回路２０と、整流回路２０の出力信号を増幅する増幅回路３０と、増幅回路３０の出力信号に対して所定の周波数帯域のみを通過させるフィルタ４０と、パルス信号Ｓ１とフィルタ４０の出力信号とを乗算する乗算回路５０と、乗算回路５０の出力信号を積分して入力高周波信号のレベルに対応した検出信号を出力する積分回路６０とにより構成されている。
【選択図】図１

Description

本発明は、無線通信装置等において、アンテナ等から入力される高周波信号を検出する信号検出回路に関するものである。

従来、高周波信号を検出する信号検出回路に関する技術としては、例えば、次のような文献等に記載されるものがあった。

特許第２５６１０２３号公報 特許第２６０５８２７号公報 IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL．SC-22，NO．3，JUNE 1987 335ページ「A CMOS Chopper Amplifier」

特許文献１には、半導体ダイオードで検出することによって高周波信号のレベルを検出する高周波信号レベル検出回路及び高周波信号レベル検出方法の技術が記載されている。

特許文献２には、質問装置から放射されたマイクロ波帯信号を反射・吸収し、反射したマイクロ波帯信号を質問装置に受信させて当該質問装置で情報を読み取らせる移動体識別用応答器の技術が記載されている。

このように、特許文献１、２には、アンテナ等から入力される高周波信号を、ダイオード等による整流手段によって直流信号に変換し、検出結果として出力する回路が開示されている。

又、非特許文献１には、前記整流手段の出力を、低雑音増幅する手段としてチョッパアンプ（チョッパ増幅器）の回路が開示されている。

従来の特許文献１、２の技術では、アンテナから入力される高周波信号が、例えば0.1mV以下といった小さな信号の場合、ダイオードで整流された出力直流信号も数百μV以下といった小さな信号となり、そのままでは検出結果出力として適用できない。そのため、整流回路の前段に高周波増幅回路を配置するか、あるいは整流回路の後段に直流増幅回路を配置することが一般的に行われる。しかし、高周波増幅回路は一般に多くの電源電流を消費するという問題点がある。又、直流増幅回路は、増幅素子のフリッカノイズ（flicker noise、1/fノイズともいう。）やオフセットのため、安定な高利得増幅を実現することは困難であるという問題点がある。

一方、直流増幅回路において、増幅素子の1/fノイズやオフセットの影響を除去するための手段として、非特許文献１のようなチョッパアンプを増幅器として用いられるが、除去できるのは増幅器自身のノイズやオフセットであって、アンテナからの入力部分や整流回路部分で発生する雑音やオフセット成分を除去することはできない。

いずれにしても、高周波信号検出感度（例えば、０．１mV）の実現と、低電源電流消費（例えば、１０μA以下）とを両立できるものは無かった。

本発明の信号検出回路は、パルス信号により変化する共振周波数に基づき、入力高周波信号の周波数を選択する同調回路と、前記同調回路の出力信号を整流して前記入力高周波信号を低周波信号に変換する整流回路と、前記整流回路の出力信号を増幅する増幅回路と、前記増幅回路の出力信号に対して所定の周波数帯域のみを通過させるフィルタと、前記パルス信号と前記フィルタの出力信号とを乗算する乗算回路と、前記乗算回路の出力信号を積分して前記入力高周波信号のレベルに対応した検出信号を出力する積分回路とを有している。ここで、前記増幅回路と前記フィルタの接続順序は、逆でも良い。

請求項１、２に係る発明によれば、同調回路において入力高周波信号をパルス信号によって断続し、整流、増幅、フィルタの後（又は、整流、フィルタ、増幅の後）でパルス信号と乗算することによって検出信号を得るようにしたので、同調回路、整流回路、増幅回路のそれぞれから発生する低域雑音（1/fノイズ）及びオフセットを除去することができ、これにより、極めて小さい高周波信号レベルを検出できる。パルス信号によって同調回路の共振周波数が変化するようにしているので、所望の入力高周波信号以外の広帯域な高周波信号成分が入力された場合には、パルス信号のオン／オフによる整流出力信号の生成が無く、信号の誤検出をしないという効果もある。回路全体として小さな電源電流消費で機能を実現できる。更に、全ての回路要素をMOSトランジスタ、抵抗、キャパシタ、インダクタで構成でき、集積回路化が容易である。

請求項３に係る発明によれば、同調回路の共振周波数の切り替えにMOSキャパシタを用いているので、１個の素子で機能を実現でき、小さなサイズで回路を構成できる。

請求項４に係る発明によれば、同調回路に３以上の複数の共振状態を設け、同調回路及び乗算回路に印加されるパルス信号と協調して制御するようにしたので、検出すべき所望の高周波信号の他に、検出すべきでない妨害信号があった場合、これによって誤検出が起こったり、検出すべき時に検出できない不具合を防ぐことができる。検出すべき所望の高周波信号の周波数が複数ある場合に対応できる。更に、回路素子の変動やばらつきによって共振状態がずれてしまった場合に、補正することができる。

請求項５、６に係る発明によれば、送信回路あるいは受信回路を備えた無線通信装置において、アンテナ切り替えスイッチが必要な装置構成の場合には、少ない回路の追加で信号検出回路の機能を実現することができる。

請求項７に係る発明によれば、入力手段を設けたので、一定の振幅を持つパルス信号を、フィルタの周波数調整のための基準信号として用いることができる。

請求項８に係る発明によれば、スイッチトキャパシタフィルタを設けたので、バンドパスフィルタ、乗算回路、積分回路の作用を実現できる。更にスイッチトキャパシタフィルタは、容量比とスイッチ速度によってフィルタ特性が決まるため、特に集積回路として実現する場合にフィルタ周波数精度を容易に高くすることができる。

信号検出回路は、パルス信号を発生するパルス発生回路と、前記パルス信号により変化する共振周波数に基づき、入力高周波信号の周波数を選択する同調回路と、前記同調回路の出力信号を整流して前記入力高周波信号を低周波信号に変換する整流回路と、前記整流回路の出力信号を増幅する増幅回路と、前記増幅回路の出力信号に対して所定の周波数帯域のみを通過させるフィルタと、前記パルス信号と前記フィルタの出力信号とを乗算する乗算回路と、前記乗算回路の出力信号を積分して前記入力高周波信号のレベルに対応した検出信号を出力する積分回路とにより構成されている。

（実施例１の構成）
図１は、本発明の実施例１を示す信号検出回路の回路図である。

この信号検出回路は、電源端子VD、入力端子IN、出力端子OUT 、及び、パルス信号Ｓ１を発生するパルス発生回路１を有している。電源端子VD、入力端子IN、及びパルス発生回路１の出力端子には、同調回路１０が接続され、この同調回路１０の出力端子に、整流回路２０を介して反転型増幅回路３０が接続され、更に、この増幅回路３０の出力端子にバイカッド形式のバンドパスフィルタ回路からなるフィルタ４０が接続されている。フィルタ４０の出力端子とパルス発生回路１の出力端子とには、乗算回路５０の第１、第２の入力端子Ｎ５０ａ，Ｎ５０ｂがそれぞれ接続され、この乗算回路５０の出力端子に、積分回路６０を介して出力端子OUTが接続されている。

同調回路１０は、入力端子INから入力される高周波信号の周波数を選択する回路であり、例えば、０．１pFのキャパシタ１１、２nHのインダクタ１２、及び、MOSキャパシタ１３により構成されている。インダクタ１２及びキャパシタ１３は、電源端子VDと第１の入力端子Ｎ１０ａとの間に直列に接続され、その第１の入力端子Ｎ１０ａが入力端子INに接続されている。キャパシタ１１とインダクタ１２との接続点は、MOSキャパシタ１３を介して第２の入力端子Ｎ１０bに接続され、その第２の入力端子Ｎ１０bがパルス発生回路１の出力端子に接続されている。

整流回路２０は、同調回路１０の出力信号を整流する回路であり、例えば、MOSトランジスタ２１、４００KΩの抵抗２２、及び、１０PFのキャパシタ２３により構成されている。MOSトランジスタ２１は、ゲートがインダクタ１２及びキャパシタ１３の接続点に接続され、ドレインが電源端子VDに接続され、ソースが抵抗２２を介してグランドGNDに接続されている。キャパシタ２３は、抵抗２２に対して並列に接続されている。

増幅回路３０は、整流回路２０の出力信号を直流阻止用キャパシタ２４を介して入力し、この入力信号を反転増幅する回路であり、例えば、１０KΩの入力抵抗３１、演算増幅器（以下「オペアンプ」という。）３２、及び１MΩの帰還抵抗３３により構成されている。入力抵抗３１は、一方の電極が直流阻止用キャパシタ２４を介してMOSトランジスタ２１のソースに接続され、他方の電極がオペアンプ３２の反転入力端子に接続されている。オペアンプ３２の非反転入力端子はグランドGNDに接続され、このオペアンプ３２の反転入力端子が、帰還抵抗３３を介して出力端子に接続されている。

フィルタ４０は、増幅回路３０の出力信号のうちの所定帯域（例えば、１６KHz付近）の信号を通過させるバンドパス特性を有し、例えば、各４８０KΩの入力抵抗４１，４５，４７、３段のオペアンプ４２−１〜４２−３、各２０pFの帰還キャパシタ４３，４８、２MΩの帰還抵抗４４、及び、各４８０KΩの帰還抵抗４６，４９により構成されている。入力抵抗４１は、一方の電極が直流阻止用キャパシタ３４を介してオペアンプ３２の出力端子に接続され、他方の電極がオペアンプ４２−１の反転入力端子に接続されている。

オペアンプ４２−１の出力端子には、入力抵抗４５、オペアンプ４２−２の反転入力端子、入力抵抗４７、及び、オペアンプ４２−３の反転入力端子が直列に接続されている。各段のオペアンプ４２−１〜４２−３の非反転入力端子は、グランドGNDに接続されている。オペアンプ４２−１の反転入力端子と出力端子との間には、帰還キャパシタ４３及び帰還抵抗４４が並列に接続され、オペアンプ４２−２の反転入力端子と出力端子との間にも、帰還抵抗４６が接続され、更に、オペアンプ４２−３の反転入力端子と出力端子との間にも、帰還キャパシタ４８が接続されている。

乗算回路５０は、フィルタ４０の出力端子の出力信号とパルス信号Ｓ１とを乗算する回路であり、MOSトランジスタ５１で構成されている。MOSトランジスタ５１は、ドレイン側の第１の入力端子Ｎ５０ａがオペアンプ４２−２の出力端子に接続され、ゲート側の第２の入力端子Ｎ５０ｂがパルス発生回路１の出力端子に接続されている。

積分回路６０は、乗算回路５０の出力信号を積分して積分結果を出力端子OUTへ出力する回路であり、例えば、１MΩの抵抗６１、及び、５０pFのキャパシタ６２により構成されている。抵抗６１は、一方の電極が、MOSトランジスタ５１のソースに接続され、他方の電極が、キャパシタ６２を介してグランドGNDに接続されると共に、出力端子OUTに接続されている。

（実施例１の動作）
入力端子INから入力された高周波信号は、同調回路１０において、周波数選択される。

図２（ａ）、（ｂ）は、図１中の同調回路１０の説明図であり、同図（ａ）は等価回路の例、及び同図（ｂ）は出力電圧の周波数特性の例を示している。

図２の等価回路では、入力側に、例えば出力インピーダンス５０Ωの高周波信号源１４が設けられ、この高周波信号源１４の出力端子に、０．１pFのキャパシタ１１、２nHのインダクタ１２、このインダクタ１２の巻線抵抗等の損失分の２Ωの抵抗１２ａ、０．３pFのキャパシタ１３Ａ、及び、該同調回路１０の出力端子Ｎ１０ｃが接続されている。キャパシタ１３Ａは、MOSキャパシタ１３の容量と、同調回路１０の寄生容量と、次段に接続される整流回路２０の寄生容量との合算分を等価的に示している。共振周波数は、1／（2π√(LC))である。この回路定数により、５．８GHzの高周波信号に対し、選択的に電圧振幅を得ることができる。

同調回路１０内のMOSキャパシタ１３に接続された入力端子Ｎ１０ｂの電圧を変化させることにより、MOSキャパシタ１３の静電容量が変化し、共振周波数をずらし、同調回路１０の出力電圧を変化させることができる。例えば、パルス発生回路１からのパルス信号Ｓ１が“Ｈ”レベルの時は静電容量が小さく、この状態で５．８GHzに共振するように設計しておくと、“Ｌ”レベルの時は静電容量が大きくなり、同調回路１０に並列な静電容量成分が大きくなるために共振周波数が低い方向にずれるので、５．８GHzに対する同調回路１０の出力電圧が低下する。

図３（ａ）、（ｂ）は、整流回路２０の動作波形図であり、同図（ａ）は整流回路２０の入力信号波形（振幅変化のある高周波信号波形）、及び同図（ｂ）は整流回路２０の出力信号波形を示している。入力信号波形のピークを結ぶ包絡線波形を、ソースフォロア接続されたMOSトランジスタ２１のゲート・ソース間電圧分シフトしたものが出力信号波形となる。

整流回路２０において、ソースフォロア接続されたMOSトランジスタ２１は、数μA程度のバイアス電流で動作し、高周波信号（例えば５．８GHz）を半波整流して、この振幅に比例した直流成分をキャパシタ２３に充電する。整流回路２０の出力電圧は、増幅器３０によって増幅される。

図４は、図１中の反転型増幅回路３０の他の構成例を示す回路図である。
図１では、オペアンプ３２で構成された反転型増幅回路３０の構成例が示されているが、図４に示すような反転型増幅回路３０Ａでも適用可能である。この反転型増幅回路３０Ａは、Ｐチャネル型MOSトランジスタ（以下「PMOS」という。）３５ａ及びＮチャネル型MOSトランジスタ（以下「NMOS」という。）３５ｂの直列回路からなるCMOSインバータ３５で構成されている。PMOS３５ａのソースは、定電流源３６を介して電源端子VDに接続されている。このような構成の反転型増幅回路３０Ａであれば、１μA程度の電源電流でも十分動作可能である。

図１の整流回路２０と増幅回路３０との間には、直流阻止用キャパシタ２４が設けられているが、バイアス条件やオフセット電圧の条件によっては直接結合とすることも可能である。増幅回路３０の出力電圧は、フィルタ４０に入力される。

フィルタ４０は、３個のオペアンプ４２−１〜４２−３を用いたバイカッド形式のバンドパスフィルタ回路で構成されているが、図４に示すような反転型増幅回路３０Ａを３個使用する構成も適用可能であり、このような回路であればそれぞれ１μA程度の電源電流でも十分動作可能である。増幅回路３０とフィルタ４０との間には、直流阻止用キャパシタ３４が設けられているが、バイアス条件やオフセット電圧の条件によっては直接結合とすることも可能である。

図５は、図１に示した定数のフィルタ４０の周波数特性図である。
フィルタ４０は、例えば、１６KHz付近に通過域を持つバンドパス特性を持つので、この帯域の増幅回路３０の出力電圧を通過させて乗算回路５０へ与える。乗算回路５０内のMOSトランジスタ５１は、パルス信号Ｓ１によりオン／オフ動作し、パルス信号Ｓ１が“Ｈ”レベルの時にはオン状態となり、乗算回路５０の出力＝乗算回路５０の入力となり、パルス信号Ｓ１が“Ｌ”レベルの時にはオフ状態になり、乗算回路５０の出力＝ゼロとなり、乗算動作を実現している。積分回路６０は、乗算回路５０の出力の１６KHzの変動成分を平滑化し、高周波信号のレベルに対応した検出信号を出力端子OUTから出力する。

図６（ａ）〜（ｇ）は、図１中の各回路部分の信号波形図である。
入力端子INに印加される高周波信号（例えば、５．８GHzの信号）が、図６（ａ）に示すように断続（例えば、１KHz程度の頻度）する場合に、図６（ｇ）の通り検出出力が得られる様子が示されている。

高周波信号は入力端子INから入力され、同調回路１０において、所望の周波数成分が選択され、整流回路２０において高周波振幅に比例した低速の信号に変換される。パルス発生回路１は、図６（ｂ）のような比較的周波数の低いパルス信号Ｓ１を発生する。即ち、入力される高周波信号より十分低く、信号検出の速度よりは十分速い周波数であって、例えば１６KHzのパルス信号Ｓ１を発生する。パルス信号Ｓ１は、同調回路１０内のMOSキャパシタ１３を制御することにより、同調回路１０の共振状態を周期的に変化させ、図６（ｃ）の通り同調回路１０の出力として断続した高周波信号を得る。

この高周波信号は整流回路２０によって、高周波振幅に比例した図６（ｄ）のような信号に変換される。この信号は、増幅回路３０で増幅され、フィルタ４０によって雑音成分及びオフセット成分が除去され、図６（ｅ）のような信号に変換される。ここで、フィルタ４０は、パルス信号Ｓ１の周波数付近（例えば、１６KHz）を通過させ、低域と直流分、及び高域成分を減衰させる。このため、フィルタ４０の出力（図６（ｅ））は、１６KHz付近のみの周波数スペクトルを持つ交流成分となる。このフィルタ４０により、同調回路１０、整流回路２０、及び増幅回路３０が発生する雑音やオフセットが除去される。

乗算回路５０において、フィルタ出力（図６（ｅ））とパルス信号（図６（ｂ））との乗算を行うことにより、図６（ｆ）の通り直流成分を含んだ信号に変換でき、更に、積分回路６０を通すことにより、図６（ｇ）のように検出出力を得ることができる。

図７は、図１の信号検出回路内の同調回路１０、整流回路２０、及び増幅回路３０が発生する雑音スペクトラムの周波数分布の例を示す図である。

トランジスタ等の能動素子から発生する雑音のうち、1/fノイズ成分は低周波域、１０KHz〜１０００KHz以下の周波数において急激に雑音レベルが大きくなり、低速のゆらぎのような妨害となって本来の信号検出を困難なものとする。同調回路１０や整流回路２０は、コイル（１２）、コンデンサ（１３，２３）、ダイオード等の非能動素子を中心に構成されていて雑音等の発生が少ないが、しかし、実際の回路においては周辺の電源回路、バイアス回路、スイッチ制御回路等に含まれる能動素子からの低周波域の雑音やオフセットの影響を受けている。

図６において、同調回路１０、整流回路２０において低周波域（直流〜１０KHz程度）の雑音が混入し、図６（ｄ）の波形に雑音波形が重畳したとしても、フィルタ４０によって１６KHz付近以外の周波数成分が減衰し、本来必要な１６KHzの振幅成分のみを取り出すことができる。

（実施例１の効果）
本実施例１によれば、同調回路１０において入力高周波信号をパルス信号Ｓ１によって断続し、整流、増幅、フィルタの後でパルス信号Ｓ１と乗算することによって検出信号を得るようにしたので、次の（１）〜（９）のような効果がある。

（１） 同調回路１０、整流回路２０、増幅回路３０のそれぞれから発生する低域雑音（1/fノイズ）及びオフセットを除去することができる。

（２） 非特許文献１のようなチョッパアンプ技術により増幅器の低域雑音及びオフセットを除去することは知られているが、本実施例１においては、同調回路１０及び整流回路２０で発生する雑音の除去効果が得られる。

（３） 同調回路１０及び整流回路２０においても、周辺のバイアス回路や制御回路等のアクティブ素子が接続されることによって１００μV程度の低域雑音やオフセットが発生しており、これを増幅回路３０の低域雑音及びオフセットと共に除去することにより、低域雑音及びオフセット電圧を数μV以下に低減することができ、極めて小さい高周波信号レベルを検出できるという効果がある。

（４） パルス信号Ｓ１によって同調回路１０の共振状態が変化するようにしているので、所望の入力高周波信号以外の広帯域な高周波信号成分が入力された場合には、パルス信号Ｓ１のオン／オフによる整流出力信号の生成が無く、信号の誤検出をしないという効果もある。

（５） 本実施例１を構成している回路要素は、電源電流をほとんど消費しない同調回路１０及び整流回路２０と、１０μA程度の電源電流で動作可能な増幅回路３０及びフィルタ４０と、低い周波数（１６KHz程度）のパルス発生回路１とで構成されており、全体として小さな電源電流消費で機能を実現できる。

（６） なお、1/fノイズが数百KHz付近まで顕著に分布するような回路においては、パルス発生回路１のパルス信号Ｓ１の周波数を１６KHzより高速に選ぶことは、雑音抑制に有効であるが、回路の動作速度が増加して消費電力が増加するため、要求仕様に従って適宜パルス信号Ｓ１の周波数を選定すれば良い。

（７） 全ての回路要素をMOSトランジスタ、抵抗、キャパシタ、インダクタで構成でき、集積回路化が容易である。

（８） 同調回路１０の共振状態の切り替えにMOSトランジスタで構成されるMOSキャパシタ１３を用いているので、１個の素子で機能を実現でき、小さなサイズで回路を構成できる。

（９） 増幅回路３０及びフィルタ４０を構成するオペアンプ３２，４２−１〜４２−３の電源電流はそれぞれ１μA程度で十分な特性を実現でき、回路全体としても１０μA程度と省電力動作が可能である。

（実施例２の構成）
図８は、本発明の実施例２を示す信号検出回路の回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例２の信号検出回路では、実施例１の同調回路１０に変えて、これとは構成の異なる同調回路１０Aが設けられ、その他の回路構成は実施例１と同様である。

本実施例２の同調回路１０Aは、入力端子INにキャパシタ１５を介して接続されたインダクタ１６とキャパシタ１７による共振回路として構成されている。更に、その共振回路に並列に接続される複数（例えば、４個）のキャパシタ１７−１〜１７−４と、この各キャパシタ１７−１〜１７−４の接続切り替え手段（例えば、切り替えスイッチ）１８−１〜１８−４と、この切り替えスイッチ１８−１〜１８−４の切り替えを制御する制御回路１８とから構成されている。

（実施例２の動作）
本実施例２の信号検出回路では、同調回路１０A内の複数のキャパシタ１７−１〜１７−４と、切り替えスイッチ１８−１〜１８−４とにより、同調回路１０Aの共振状態、あるいは共振周波数として複数の状態を切り替えることができる。

図９は、図８中の共振回路の周波数特性の例を示す図である。
同調回路１０A内のキャパシタ１７−１〜１７−４の切り替えスイッチ１８−１〜１８−４の状態に応じて、図９に示す５個の周波数特性（a)〜（e)を得ることができる。
図９（ａ）；４個のスイッチがオンで、キャパシタ最大
図９（ｂ）；３個のスイッチがオン
図９（ｃ）；２個のスイッチがオン
図９（ｄ）；１個のスイッチがオン
図９（ｅ）；４個のスイッチがオフで、キャパシタ最小

例えば、検出対象となる所望の高周波信号の周波数が、図９（ｂ）の特性のピーク付近である場合には、パルス発生回路１のパルス信号Ｓ１が“Ｈ”レベルの時にのみ３個のスイッチがオンとなるように制御回路１９が動作する。パルス信号Ｓ１が“Ｌ”レベルの場合には、図９（ａ），（ｃ），（ｄ），（ｅ）のいずれかの状態に制御する。この際、一定の順序で切り替えても良いし、ランダムに切り替えても良い。

又、所望の高周波信号の周波数が図９（ｃ）の特性のピーク付近の場合には、パルス発生回路１のパルス信号Ｓ１が“Ｈ”レベルの時にのみ２個のスイッチがオンとなるように制御回路１９により動作させれば良い。

（実施例２の効果）
本実施例２によれば、同調回路１０Aに複数の共振状態を設け、同調回路１０A及び乗算回路５０に印加されるパルス信号Ｓ１と協調して制御するようにしたので、次の（１）〜（３）のような効果がある。

（１） 検出すべき所望の高周波信号の他に、検出すべきでない妨害信号があった場合、これによって誤検出が起こったり、検出すべき時に検出できない不具合を防ぐことができる。

（２） 検出すべき所望の高周波信号の周波数が複数ある場合に対応できる。

（３） 回路素子の変動やばらつきによって共振状態がずれてしまった場合に、補正することができる。

（同調回路１０Aの他の構成例）
図１０は、図８中の同調回路１０Aの他の構成例を示す要部の回路図である。
図８の同調回路１０Aでは、複数のキャパシタ１７−１〜１７−４を示しているが、これに限定されない。例えば、インダクタ１６−１、抵抗１７−７、あるいはそれらの組み合わせを切り替えスイッチ１８−５〜１８−７で切り替える構成でも良いし、可変容量素子１７−６に印加する制御電圧VSを切り替えスイッチ１８−８で切り替える構成にしても良い。

（実施例３の構成）
図１１は、本発明の実施例３を示す信号検出回路を搭載した無線通信装置の要部の回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

この図１１では、送信回路、受信回路のいずれか一方あるいは両方を備える無線通信装置の一部として信号検出回路が用いられる場合に好適な構成例が示されている。本実施例３の信号検出回路は、基本的には実施例１と同様のものであり、この入力端子IN側に、アンテナ切り替え手段７０を介して送受信共用のアンテナ端子ATが接続されている。アンテナ切り替え手段７０は、アンテナ端子ATと送信回路７４を接続／遮断するための切り替えスイッチ７１と、アンテナ端子ATと受信回路７５を接続／遮断するための切り替えスイッチ７２と、アンテナ端子ATと信号検出回路内の同調回路１０を接続／遮断するための切り替えスイッチ７３とを有している。

送受信切り替え用の切り替えスイッチ７１，７２は、図示しない制御信号等により、あるいはパルス発生回路１からのパルス信号Ｓ１によりオン／オフが切り替えられる。信号検出回路用の切り替えスイッチ７３は、パルス発生回路１からのパルス信号Ｓ１によりオン／オフが切り替え制御される。実施例１の図１では、パルス信号Ｓ１により同調回路１０内のMOSキャパシタ１３のオン／オフを切り替えている。これに対し、本実施例３では、パルス信号Ｓ１により同調回路１０内を切り替えずに、切り替えスイッチ７３により同調回路１０の入力側を切り替えることにより、実施例１とほぼ同様の機能を実現している。

本実施例３の信号検出回路の用途としては、例えば、無線通信装置の低消費電力化を図るために、受信待機時に受信回路７５をオフ状態にしておき、アンテナ端子ATからの微弱な高周波信号の受信を信号検出回路で検出したときに、この検出結果に基づき受信回路７５をオン状態にするといった用途に使用される。

（実施例３の動作）
実施例１では、パルス発生回路１からのパルス信号Ｓ１により、同調回路１０内をオン／オフして高周波信号の変動あるいは断続を得るようにしているが、これを本実施例３では、切り替えスイッチ７３の操作によって行っている。

スイッチ７３の操作方法としては、パルス信号Ｓ１が“Ｈ”レベルの時に、切り替えスイッチ７３がオン状態になって高周波信号が同調回路１０に導通し、“Ｌ”レベルの時に、導通しないように制御を行う。このためには、送信回路７４へのスイッチ７１をオフ、受信回路７５へのスイッチ７２をオフとし、同調回路１０へのスイッチ７３をパルス信号Ｓ１に対応してオン／オフさせれば良い。

他の操作方法としては、同調回路１０へのスイッチ７３をオンとしておき、送信回路７４へのスイッチ７１及び受信回路７５へのスイッチ７２のいずれか一方あるいは双方を、パルス信号Ｓ１が“Ｈ”レベルの時にはオフ、“Ｌ”の時にはオンとすることにより、アンテナ端子ATに送信回路７４あるいは受信回路７５のインピーダンスが接続されることによって共振状態の変化をもたらすことができる。

（実施例３の効果）
本実施例３によれば、次の（１）、（２）のような効果がある。

（１） 送信回路７４あるいは受信回路７５を備えた無線通信装置において、アンテナ切り替えスイッチが必要な装置構成の場合には、少ない回路の追加で信号検出回路の機能を実現することができる。

（２） 無線通信装置の受信回路７５は信号検出の機能を持つが、一般的に受信回路７５は数十mA以上の電源電流を必要とするため、本実施例３の信号検出回路の代替手段とはなり得ない。そのため、本実施例３の信号検出回路を無線通信装置に搭載すれば、有益な効果を発揮できる。

（実施例４の構成）
図１２は、本発明の実施例４を示す信号検出回路の回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例４の信号検出回路では、実施例１の増幅回路３０とフィルタ４０との間に、制御信号等で切り替えられる切り替えスイッチ７６を設け、パルス発生回路１からのパルス信号Ｓ１を直接（あるいは、適宜なるレベルシフト・振幅調整の後）フィルタ４０に入力する構成にしている。その他の構成は、実施例１と同様である。

（実施例４の動作）
制御信号等により切り替えスイッチ７６を増幅回路３０側に接続すれば、実施例１と同様の動作が行える。切り替えスイッチ７６をパルス発生回路１側に接続すれば、パルス発生回路１からの一定振幅のパルス信号Ｓ１がフィルタ４０に入力される。これにより、積分回路５０の出力にはフィルタ４０を通したパルス信号Ｓ１の振幅に比例する直流電圧を得ることができる。

（実施例４の効果）
本実施例４によれば、切り替えスイッチ７６を設けたので、次の（１）〜（３）のような効果がある。

（１） フィルタ４０の通過周波数は、抵抗・キャパシタ等の回路定数の変動・ばらつきによって変化するため、これらの変動が無視できない場合には、調整が必要であるが、本実施例４によれば、切り替えスイッチ７６をパルス発生回路１側に切り替えることにより、一定の振幅を持つパルス信号Ｓ１を、フィルタ４０の周波数調整のための基準信号として用いることができる。

（２） 具体的には、切り替えスイッチ７６をパルス発生回路１側に切り替えた状態において、フィルタ４０の定数（抵抗値、静電容量値）を変化させつつ積分回路６０の出力電圧を監視することにより、フィルタ４０の通過域のピークをパルス周波数に合致させることができる。

（３） 本実施例４の信号検出回路において、フィルタ４０の通過あるいはパルス発生回路１のパルス信号Ｓ１の周波数に合致されることが望ましく、本実施例４の構成により、追加回路を少なくしつつ容易な調整手段を提供することができる。

（実施例５の構成）
図１３は、本発明の実施例５を示す信号検出回路の回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例４の信号検出回路では、実施例１の乗算回路５０及び積分回路６０に代えて、スイッチトキャパシタフィルタ８０を設けている。その他の構成は、実施例１と同様である。

スイッチトキャパシタフィルタ８０は、２段のオペアンプ８１−１，８１−２と、キャパシタ８２−１〜８２−５、及びこのキャパシタ８２−１〜８２−５の接続を切り替えるスイッチ８３−１〜８３−６とから構成されている。例えば、キャパシタ８２−１，８２−２の容量C1,C2は５pF、キャパシタ８２−５の容量C5は２．５pF、キャパシタ８２−３，８２−４の容量C3,C4は８０pFである。スイッチ８３−１〜８３−６のオン／オフは、パルス発生回路１からのパルス信号Ｓ１によって制御される。

フィルタ４０の出力端子は、スイッチ８３−１、キャパシタ８２−１、及び、スイッチ８３−２を介して、オペアンプ８１−１の反転入力端子に接続されている。オペアンプ８１−１の反転入力端子と出力端子との間には、帰還キャパシタ８２−３が接続されると共に、スイッチ８３−３、キャパシタ８２−５及びスイッチ８３−４の直列回路が接続されている。オペアンプ８１−１の出力端子は、スイッチ８３−５、キャパシタ８２−２、及び、スイッチ８３−６を介して、オペアンプ８１−２の反転入力端子に接続されている。オペアンプ８１−２の反転入力端子と出力端子との間には、帰還キャパシタ８２−４が接続されている。オペアンプ８１−１，８１−２の非反転入力端子は、グランドGNDに接続されている。スイッチ８３−１，８３−３〜８３−６の一方の電極は、グランドGNDに接続されている。スイッチ８３−２の一方の電極は、出力端子OUTに接続されている。

このスイッチトキャパシタフィルタ８０は、バイカッド型ローパスフィルタとして構成されている。スイッチ８３−１〜８３−６が動作するパルス信号Ｓ１の周波数がfsHzの場合に、カットオフ周波数fcは、

C3=C4の場合に、フィルタ８０のQ値は

である。図１３中のキャパシタ値で、スイッチ８３−１〜８３−６が動作するパルス信号Ｓ１の周波数が16KHzの場合には、カットオフ周波数fcは、

で、およそ１６０Hzのローパスフィルタ特性を持つ。

（実施例５の動作）
図１４は、図１３中のスイッチトキャパシタフィルタ８０の周波数特性を示す図である。

スイッチトキャパシタフィルタ８０は、本来１６０Hzのローパスフィルタとして設計されているが、１６KHzのクロック（パルス信号Ｓ１）によるサンプリング動作となるため、１６KHzの自然数倍の周波数を中心とする＋／−１６０Hzの信号に対しても１６０Hz付近と同様の出力特性を持つ。

図１３の構成において、増幅回路３０の次段のフィルタ４０により、１６０Hz付近及び３２KHz以上を十分減衰させた後、スイッチトキャパシタフィルタ８０に接続することにより、１６KHz付近のバンドパスフィルタとしての特性、及び低域信号への変換を実現することができる。これにより、１６KHz付近の狭帯域特性を持ちつつ、１６０Hz以下の周波数成分への周波数変換機能を持ち、実施例１の乗算回路５０や積分回路６０を用いることなく検出信号波形を得ることができる。

（実施例５の効果）
本実施例５によれば、次の（１）、（２）のような効果がある。

（１） スイッチトキャパシタフィルタ８０により、バンドパスフィルタ、乗算回路、積分回路の作用を実現できる。スイッチトキャパシタフィルタ８０は、容量比とスイッチ速度によってフィルタ特性が決まるため、特に集積回路として実現する場合にフィルタ周波数精度を容易に高くすることができる。

（２） スイッチトキャパシタフィルタ８０の前段には、１６０Hz以下の成分及び３２KHz以上の成分を除去するためのフィルタ４０が必要であるが、比較的広帯域で且つ精度も不要なフィルタとして構成できる。

なお、本発明は、上記実施例１〜５に限定されず、種々の変形や利用形態が可能である。この変形や利用形態としては、例えば、次の（ａ）〜（ｉ）のようなものがある。

（ａ） 図１、図８では、同調回路１０，１０Aとして、インダクタ１２，１６とキャパシタ１３，１７による並列共振回路にアンテナ端子ATヘの結合キャパシタ１１，１５を接続した構成を示しているが、これ以外の各種同調回路、あるいはマッチング回路でも同様に適用できる。例として、Ｔ型マッチング回路、パイ型マッチング回路、相互インダクタを用いたマッチング回路等がある。

（ｂ） 同調回路１０，１０Aとしてインダクタ１２，１６を用いたものを示したが、圧電素子によるフィルタ等でも良い。

（ｃ） 図１、図８では、パルス信号Ｓ１によって同調回路１０，１０Aの共振状態を変化させる手段として、キャパシタ１３，１７−１〜１７−４を変化あるいは切り替える方法を示したが、図１０のような可変容量ダイオード１７−６を用いる方法、インダクタ１６のタップを切り替える方法、抵抗１７−７を接続して共振回路のQ値を変化させる方法以外に、複数のインダクタを切り替える方法、相互インダクタを用いる方法、可変抵抗を接続して共振回路のQ値を変化させる方法等、種々の回路構成を適用できる。

又、図８のような複数のキャパシタ１７−１〜１７−４を切り替える場合、１，２，４，８，１６，…といった２のべき乗の比率を持つキャパシタを設けてバイナリコードによる容量制御を行うことも可能である。

（ｄ） 図１、図８、図１１、図１２、図１３において、増幅回路３０とフィルタ４０の接続順序は逆でも良いし、それぞれ１個ないし複数個の増幅回路及びフィルタを縦列接続しても良い。

（ｅ） 図１では、乗算回路５０として、スイッチング用のMOSトランジスタ５１を用いたものを示したが、線形性を持つ乗算回路でも良いし、スイッチ等を複数使用した両波整流回路でも良い。

（ｆ） 同調回路１０，１０Aに対するパルス信号Ｓ１の作用は、高周波信号のレベルを、パルス信号Ｓ１の周期で変化ないしは断続させることであるから、実施例に示した方法の他、入力端子INから整流回路２０に至る高周波信号経路のどこかに減衰回路を挿入する方法や、整流回路２０の整流効率を変化させる方法、アンテナ端子ATに並列に接続された送信回路７４あるいは受信回路７５の入力インピーダンスを変化させる方法等も可能である。

（ｇ） 図１、図８、図１１、図１２において、積分回路６０の出力側に、コンパレータ等を配置し、デジタル信号として出力を取り出すことも可能である。

（ｈ） 図１において、MOSトランジスタ２１，５１は、バイポーラトランジスタやGaAsトランジスタ等でも良い。

（ｉ） 図１、図１３において、増幅回路３０、フィルタ４０、スイッチトキャパシタフィルタ８０は、オペアンプの他、差動増幅器等の各種の回路方式を用いたものでも良い。

本発明の実施例１を示す信号検出回路の回路図である。 図１中の同調回路１０の説明図である。 図１中の整流回路２０の動作波形図である。 図１中の反転型増幅回路３０の他の構成例を示す回路図である。 図１中のフィルタ４０の周波数特性図である。 図１中の各回路部分の信号波形図である。 図１の信号検出回路内の同調回路１０、整流回路２０、及び増幅回路３０が発生する雑音スペクトラムの周波数分布の例を示す図である。 本発明の実施例２を示す信号検出回路の回路図である。 図８中の共振回路の周波数特性の例を示す図である。 図８中の同調回路１０Aの他の構成例を示す要部の回路図である。 本発明の実施例３を示す信号検出回路を搭載した無線通信装置の要部の回路図である。 本発明の実施例４を示す信号検出回路の回路図である。 本発明の実施例５を示す信号検出回路の回路図である。 図１３中のスイッチトキャパシタフィルタ８０の周波数特性を示す図である。

符号の説明

１ パルス発生回路
１０，１０Ａ 同調回路
２０ 整流回路
３０ 増幅回路
４０ フィルタ
５０ 乗算回路
６０ 積分回路
７０ アンテナ切り替え手段
７１〜７３，７６ 切り替えスイッチ
７４ 送信回路
７５ 受信回路
８０ スイッチトキャパシタフィルタ

Claims (8)

1. パルス信号により変化する共振周波数に基づき、入力高周波信号の周波数を選択する同調回路と、
   前記同調回路の出力信号を整流して前記入力高周波信号を低周波信号に変換する整流回路と、
   前記整流回路の出力信号を増幅する増幅回路と、
   前記増幅回路の出力信号に対して所定の周波数帯域のみを通過させるフィルタと、
   前記パルス信号と前記フィルタの出力信号とを乗算する乗算回路と、
   前記乗算回路の出力信号を積分して前記入力高周波信号のレベルに対応した検出信号を出力する積分回路と、
   を有することを特徴とする信号検出回路。
2. パルス信号により変化する共振周波数に基づき、入力高周波信号の周波数を選択する同調回路と、
   前記同調回路の出力信号を整流して前記入力高周波信号を低周波信号に変換する整流回路と、
   前記整流回路の出力信号に対して所定の周波数帯域のみを通過させるフィルタと、
   前記フィルタの出力信号を増幅する増幅回路と、
   前記パルス信号と前記増幅回路の出力信号とを乗算する乗算回路と、
   前記乗算回路の出力信号を積分して前記入力高周波信号のレベルに対応した検出信号を出力する積分回路と、
   を有することを特徴とする信号検出回路。
3. 前記同調回路は、前記パルス信号により容量値が変化するMOSキャパシタを用いて前記共振周波数を変化させる構成にしたことを特徴とする請求項１又は２記載の信号検出回路。
4. 前記同調回路は、３以上の共振周波数を有することを特徴とする請求項１〜３のいずれか１項に記載の信号検出回路。
5. アンテナ端子に、切り替え手段を介して接続される送信回路、受信回路のいずれか一方又は双方を備える無線通信装置に搭載される信号検出回路であって、
   パルス信号により切り替えられる切り替えスイッチを介して前記アンテナ端子に接続され、前記切り替えスイッチの切り替え状態により変化する共振周波数に基づき、前記アンテナ端子からの入力高周波信号の周波数を選択する同調回路と、
   前記同調回路の出力信号を整流して前記入力高周波信号を低周波信号に変換する整流回路と、
   前記整流回路の出力信号を増幅する増幅回路と、
   前記増幅回路の出力信号に対して所定の周波数帯域のみを通過させるフィルタと、
   前記パルス信号と前記フィルタの出力信号とを乗算する乗算回路と、
   前記乗算回路の出力信号を積分して前記入力高周波信号のレベルに対応した検出信号を出力する積分回路と、
   を有することを特徴とする信号検出回路。
6. アンテナ端子に、切り替え手段を介して接続される送信回路、受信回路のいずれか一方又は双方を備える無線通信装置に搭載される信号検出回路であって、
   パルス信号により切り替えられる切り替えスイッチを介して前記アンテナ端子に接続され、前記切り替えスイッチの切り替え状態により変化する共振周波数に基づき、前記アンテナ端子からの入力高周波信号の周波数を選択する同調回路と、
   前記同調回路の出力信号を整流して前記入力高周波信号を低周波信号に変換する整流回路と、
   前記整流回路の出力信号に対して所定の周波数帯域のみを通過させるフィルタと、
   前記フィルタの出力信号を増幅する増幅回路と、
   前記パルス信号と前記増幅回路の出力信号とを乗算する乗算回路と、
   前記乗算回路の出力信号を積分して前記入力高周波信号のレベルに対応した検出信号を出力する積分回路と、
   を有することを特徴とする信号検出回路。
7. 請求項１〜６のいずれか１項に記載の信号検出回路において、
   前記フィルタに対して前記パルス信号を切り替え入力する入力手段を設けたことを特徴とする信号検出回路。
8. 請求項１〜７のいずれか１項に記載の信号検出回路において、
   前記乗算回路及び前記積分回路に代えて、スイッチトキャパシタフィルタを設け、前記スイッチトキャパシタフィルタのキャパシタ切り替えクロックとして、前記パルス信号を用いることを特徴とする信号検出回路。

Images