JP2008199493A - パルス検出回路、包絡線検出回路、および、電子装置、ならびに、パルス検出方法 - Google Patents
パルス検出回路、包絡線検出回路、および、電子装置、ならびに、パルス検出方法 Download PDFInfo
- Publication number
- JP2008199493A JP2008199493A JP2007035016A JP2007035016A JP2008199493A JP 2008199493 A JP2008199493 A JP 2008199493A JP 2007035016 A JP2007035016 A JP 2007035016A JP 2007035016 A JP2007035016 A JP 2007035016A JP 2008199493 A JP2008199493 A JP 2008199493A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- waveform
- pulse
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【解決手段】ゲートおよびドレインを短絡したMOSトランジスタ103(108)が介挿された負帰還路を有する増幅回路20a(20b)と、増幅回路の入力端に一端側が接続され他端側が被検出信号が供給される信号入力端として設定されたコンデンサ105(110)とを含み、信号入力端に供給される被検出信号(Vs)の波形をその変動における一方の極性側のピークレベルが略一定に揃い且つ他方の極性側に向けて当該変動に相応する振幅変化を呈する波形に変換する信号波形変換部と、信号波形変換部10a(10b)の出力信号から被検出信号が担うパルスを検出するパルス検出部とを備える。
【選択図】図1
Description
従来の技術における問題点は、第一に、UWB通信に適用されるような高周波信号(急峻で瞬時的なパルス)に対して有効に機能する包絡線検出回路が実現できなかった点である。
第二に、従来技術では検出した包絡線を所定の基準レベルと比較しその基準レベルより大か小かによって受信データの値を判断しているが、この所定の基準レベルを如何に設定するかは困難な課題である。
そこで本発明は、これら従来残置されていた未解決の課題を克服し、IRのような素子性能の限界に及ぶ超高周波域で良好に動作し消費電力が少なく安価で信頼性が高く且つ通常のCMOS半導体プロセスで製造可能な新たなパルス検出回路、包絡線検出回路、および、電子装置、ならびに、パルス検出方法を提供することを目的とする。
(1)コンデンサと、前記コンデンサを介して信号が入力される増幅回路と、前記増幅回路の負帰還路にゲートおよびドレインを短絡したMOSトランジスタと、前記増幅回路の出力から前記信号が担うパルスを検出する検出回路と、を含んで構成されることを特徴とするパルス検出回路。
上記(1)のパルス検出回路では、回路はPN接合を用いないためにCMOS半導体プロセスによるオンチップ化が可能である。しかも、MOSトランジスタの限界周波数程度の高周波高速動作が可能でありIR通信などの高速動作が必要なシステムへの応用が可能となる。これによってシステム一体化が容易なパルス検出回路が実現できる。
上記(2)の包絡線検出回路では、回路はPN接合を用いないためにCMOS半導体プロセスによるオンチップ化が可能である。しかも、MOSトランジスタの限界周波数程度の高周波高速動作が可能でありIR通信などの高速動作が必要なシステムへの応用が可能となる。これによってシステム一体化が容易な包絡線検出回路が実現できる。
前記信号波形変換部の出力から前記入力信号が担うパルスを検出するパルス検出部と、
を備えて構成されることを特徴とするパルス検出回路。
前記信号波形変換部の出力から前記入力信号の包絡線を検出する包絡線検出部と、
を備えて構成されることを特徴とする包絡線検出回路。
上記(5)の包絡線検出回路では、差動入力信号の半サイクル毎に包絡線を検出することができ、それらの包絡線を合成することによって能率よく包絡線を検出することができる。
前記合成手段の出力から前記入力信号の包絡線を検出する包絡線検出部と、
を備えて構成されることを特徴とする包絡線検出回路。
上記(7)のパルス検出回路では(1)および(3)の何れか一のパルス検出回路において適用される増幅回路は簡単なCMOSインバータ回路によって構成できるためCMOS半導体プロセスによるオンチップ化が可能であるという特徴の上に、特に、インバータ回路を構成するMOSトランジスタの限界周波数程度の高周波高速動作が可能なのでIR通信などの高速動作が必要なシステムへの応用が可能となる。これによってシステム一体化が容易なパルス検出回路が実現できる。
上記(8)の包絡線検出回路では、(2)、(4)、および、(5)の何れか一の包絡線検出回路において適用される増幅回路は簡単なCMOSインバータ回路によって構成できるためCMOS半導体プロセスによるオンチップ化が可能である。しかも、インバータ回路を構成するMOSトランジスタの限界周波数程度の高周波高速動作が可能なのでIR通信などの高速動作が必要なシステムへの応用が可能となる。これによってシステム一体化が容易な包絡線検出回路が実現できる。
上記(9)の電子装置では、UWB受信信号の包絡線を検出した後、所定の基準レベルと比較し受信データを判断するのではなく、包絡線の尖頭値の位置を検出してそのデータを判断することが可能となる。これによって、従来困難であったパルス判定の基準レベルを設定する必要が無くなりシステムの簡略化が計れることになる。
上記(10)の電子装置では、UWB受信信号の包絡線を検出した後、所定の基準レベルと比較し受信データを判断するのではなく、包絡線の尖頭値を検出してそのデータを判断することが可能となる。これによって、従来困難であったパルス判定の基準レベルを設定する必要が無くなりシステムの簡略化が計れることになる。
前記信号波形変換部の出力信号から前記被検出信号が担うパルスを検出するパルス検出部と、
を備えていることを特徴とするパルス検出回路。
上記(11)のパルス検出回路では、回路はPN接合を用いないためにCMOS半導体プロセスによるオンチップ化が可能である。しかも、MOSトランジスタの限界周波数程度の高周波高速動作が可能でありIR通信などの高速動作が必要なシステムへの応用が可能となる。これによってシステム一体化が容易なパルス検出回路が実現できる。
前記信号波形変換部の出力信号から前記入力信号が担うパルスを検出するパルス検出部と、
を備えていることを特徴とするパルス検出回路。
前記信号波形変換部は、ゲートおよびドレインを短絡したMOSトランジスタが介挿された負帰還路を有する増幅回路と前記増幅回路の入力側に設けられたコンデンサとを含んで構成されていることを特徴とする電子装置。
上記(13)の電子装置では、信号波形変換部はPN接合を用いないためにCMOS半導体プロセスによるオンチップ化が可能である。しかも、MOSトランジスタの限界周波数程度の高周波高速動作が可能でありIR通信などの高速動作が必要なシステムへの応用が可能となる。これによってシステム一体化が容易なパルス検出回路が実現できる。
前記信号波形変換部は、ゲートおよびドレインを短絡したMOSトランジスタが介挿された負帰還路を有する増幅回路と前記増幅回路の入力側に設けられたコンデンサとを含む回路ユニットが複数縦続接続されて構成され各個の前記回路ユニットにおける前記帰還路のMOSトランジスタの向きは当該縦続接続における隣接する前記回路ユニット毎に逆方向となるように接続され、初段の前記回路ユニットの入力端に前記UWB信号が供給されるように構成されていることを特徴とする電子装置。
上記(15)のパルス検出方法によれば、IRのような素子性能の限界に及ぶ超高周波域で確実にパルス検出を行うことができる。
上記(16)のパルス検出回路では、(1)、(3)、(7)、(11)、および、(12)の何れか一のパルス検出回路において特に、ゲートおよびドレインを短絡したMOSトランジスタに替えてPN接合ダイオードを負帰還回路に介挿することにより上述のMOSトランジスタを適用した場合と同様に作用する。わずかなプロセスの変更によってPN接合ダイオードもCMOS基板上に形成することが可能である。
上記(17)の包絡線検出回路では、(2)、および、(4)乃至(6)の何れか一の包絡線検出回路において特に、ゲートおよびドレインを短絡したMOSトランジスタに替えてPN接合ダイオードを負帰還回路に介挿することにより上述のMOSトランジスタを適用した場合と同様に作用する。わずかなプロセスの変更によってPN接合ダイオードもCMOS基板上に形成することが可能である。
上記(18)の電子装置では(9)、(10)、(13)、および、(14)の何れか一の電子装置において特に、ゲートおよびドレインを短絡したMOSトランジスタに替えてPN接合ダイオードを負帰還回路に介挿することにより上述のMOSトランジスタを適用した場合と同様に作用する。わずかなプロセスの変更によってPN接合ダイオードもCMOS基板上に形成することが可能である。
(実施例1)
図1は、本発明の実施例としての包絡線検出回路およびパルス検出回路の要部である信号波形変換部の構成例を表す回路図である。
図1(a)は入力信号の負側の包絡線を検出するために適用する信号波形変換部10aを表し、図1(b)は入力信号の正側の包絡線を検出するために適用する信号波形変換部10bを表している。
更に、上述のトランジスタ101のソースとゲートとの間に電流源104が接続されている。
更に、上述のトランジスタ107のソースとゲートとの間に電流源109が接続されている。
上述の構成において、電流源104は図1(a)の信号波形変換部10aにおける動作点を決めるために電流バイアスを与える電源である。また、109は図1(b)の信号波形変換部10bにおける動作点を決めるために電流バイアスを与える電源である。
上述の信号波形変換部10aまたは10bに供給される被検出信号は、インバータ回路20aまたは20bによって反転増幅されるため、入力時とは逆極性であるが大振幅の信号が上記インバータ回路の出力信号に基づいて得られる。
図2は、図1(a)および図1(b)の回路の動作原理を説明するための図である。
図2(a)は図1(a)の回路から入力のコンデンサ105およびバイアスの電流源104を取り除いた回路である。
また、図2(c)は図1(b)の回路から入力のコンデンサ110およびバイアスの電流源109を取り除いた回路である。
図2(a)の回路および図2(c)の回路の、入力電圧Vi対出力電圧Vo、および、入力電圧Vi対入力電流Ii、ならびに、入力電圧Vi対電源電流Iddを一定の条件においてプロットしてみる。
よく知られているようにMOSトランジスタに流れるドレイン電流Idは
(Vd≧Vg−Vtのとき)
(Vd≦Vg−Vtのとき)
C:単位面積あたりのゲート容量
W:トランジスタのチャネル幅
L:トランジスタのチャネル長
Vd:ソースドレイン間印加電圧
Vg:ソースゲート間印加電圧
Vt:スレッショルド電圧
である。
図2(b)は図2(a)の回路のViに対するIi、Vo、Iddの特性を示す。また、図2(d)は図2(c)の回路のViに対するIi、Vo、Iddの特性を示す。それぞれの特性曲線は付番し、そのパラメータを表1に示す。
小さなViの変化に対してVoが大きく変化する領域があり、この領域では、図2(a)および図2(c)の回路は、Viの変化をVoの変化に増幅する増幅回路として動作する。
なお、図2(b)ではViが比較的高い領域でもVoが完全には0になっておらず、また図2(d)ではViが比較的低い領域でもVoが完全にはVddになっていないが、これはトランジスタ103または108に電流が流れ分圧が起こるためである。
これらのトランジスタ103または108がなければ、上述のとおりViが低い領域ではVoは完全にVddとなり、Viが高い領域ではVoは完全に0となる。
次いでトランジスタ103または108の働きとIi対Vi特性を説明するために、まず図2(a)の回路でk=1のときについて説明する。
Viを0Vから徐々に上げていくとVi=600mV程度からVoが下がり始める。更にViを上げていくと、Voは更に下がりVi=Voとなった時点からトランジスタ103のソースとドレインが入れ替わる。
更にViを上げていくとVi−Vo>VtとなったところからIiが流れ始める。Iiは数式1においてVg=Vi−Voを代入して求めることができる。トランジスタ103にはViだけでなくVoも加算(減算)されて印加されることになり、Viの微小変化が大きな変化に変換されて印加される。これによって、信号のレベルが小さいときでも増幅回路特性を利用し良好な動作を行うことが可能となる。
図1(a)の回路は、上述の図2(a)の回路の入力端にコンデンサ105を介して入力信号を供給し、また回路(本例ではトランジスタ101のソースとゲートとの間)にバイアス電流Ibを流し込むための電流源104を付加したものである。
先ず、Vsが変化しない定常状態にあるときには、コンデンサ105は電流源104から充電され定常状態のViとVsの差に相当する電圧Vseを保持する。
説明を簡単にするためにIbをごく小さいと仮定すれば、このときVi−Vo=Vtとなっている。
Vsを△Vs1だけプラス方向に変化させると、Viも△Vs1だけプラス方向に変化しようとするが、コンデンサ105は蓄えられた電荷をトランジスタ103を通して放電するためViの変化はわずかなものとなる。少しでも変化するとインバータの増幅度によってトランジスタ103に印加される電圧は△Vs1(1+A)と非常に大きくなりその変化は打ち消すように入力に帰還される。即ち、トランジスタ103はインバータ増幅回路の負帰還回路として動作し、インバータの入力は仮想接地点の電位となる。
この状態からVsを△Vs2下げると、その変化分はコンデンサ105を通してインバータの入力に伝えられるがViがVieより下がろうとするときはトランジスタ103は電流を流さないのでコンデンサ105に充電する閉路はバイアス電流源104のみとなる。Ibは小さいと仮定しているのでコンデンサ105に蓄えられた電荷は放電せず従って両端の電圧をVse+△Vs1に保持したままとなる。故にVsが△Vs2下がるとその変化分はそのままViに伝えられViはVie−△Vs2となる。このときVoはViの変化分がインバータ回路の増幅動作によって大きく増幅され出力される。
以上の現象を踏まえてVsが変化するときの動作について図3を参照して詳述する。
図3において、参照符号301で示した特性曲線は入力信号Vsを表している。また、参照符号302、303で示した特性曲線は何れもViの変化を表しているが、特に302はIb≒0のときの様子を表し、303は適当なバイアス電流を流したときの様子をそれぞれ表している。
Voはここに図示するViを反転増幅した波形を示すことになる。
信号波形変換部(10(a),10(b))から得られる波形は、換言すれば、入出力端に供給される被検出信号の波形をその変動における一方の極性側のピークレベルが略一定に揃い且つ他方の極性側に向けて当該変動に相応する振幅変化を呈する波形である。
そこで、IbをViの基準点が包絡線の変化に追従する程度まで増やしてやることによってVoを特性曲線303として示すような波形にすることができる。
このような本発明における作用は、特許文献1などに示された従来の包絡線検出回路におけるように多量の帰還がかかった閉ループで動作し入力信号の半サイクルが切り取られた信号が出力されるような作用とは大きく様相を異にしている。上述のような従来の回路ではせっかくの増幅回路のゲインを無駄にしているだけでなく増幅回路に求められるスルーレート特性や高周波特性が厳しくなり実現が困難にしてしまう。本発明では、このような無駄や特性の劣化が顕著に低減される。
その状態からVsが正の方向に△Vs2上昇するとトランジスタ108には電流が流れないのでViも△Vs2上昇する。
結果的に、図1(b)の回路における各部の信号波形は、図3に示す各部波形を上下反転させたような波形となる(図示省略)。
図3の信号波形303を更に説明すると、入力波形Vi301の正側のピークがVie付近に揃えられていると見ることもできる。
図1(a)および図1(b)の回路は検出する包絡線の極性に応じて選択すればよい。また帰還路に用いたトランジスタはPチャネルのトランジスタでもゲートドレインをショートして用いることにより同様に動作させることが可能である。
図6はIbをある程度流した場合に、入力信号の振幅値の変化によって出力信号がどのように変わるかを示している。
例として図1(a)の回路でIb=0.1μA、k=4のときを示す。
図6(a)、図6(c)はViを表し、図6(b)、図6(d)はそれぞれのViが入力されたときのVoを表している。
図6(c)、図6(d)は入力信号Viの振幅値が比較的小さいときの代表的な振幅値3種について同じ尺度でプロットしたものである。
それぞれVie=1.05V、Voe=0.56VでありViの振幅値が20mVpp以上のときはIbが0になるようなViが存在し、それ以上の振幅値のときは出力の負のピークがVoe付近に揃えられる。
Viの振幅値が20mVpp以下であるときには多少の偏よりはあるものの出力のピークがVieに達しないために信号は線形増幅されて出力される(図6(c)、(d)参照)。
周波数が高くなってくるとインバータの増幅度が落ち、更に、トランジスタ103に流れる電流によってコンデンサ105を充電する速度が入力信号の変化に対して十分な速度でないためにViが図6(a)のように偏ることが出来ない。
それでも出力VoはVoe付近を基準として正方向にのみ波形が切り取られ、この信号を積分することにより包絡線検出をすることができる。
現に、図6に示した例ではインバータ増幅回路のVi対Vo特性は、図2(b)の特性曲線203であり、その動作点はトランジスタ103に電流が流れ始めるVi=1.05V付近に設定されておりViがこの電圧より高いときの増幅度(dVo/dVi)(の絶対値)はViがその電圧より低いときよりも小さくVi=1.05Vを中心に正の半サイクルは小さく増幅され負の半サイクルは大きく増幅されることになる。
図6(f)に示すVoで575mV付近を基準にレベル判定を行えばピーク位置を検出できることは明らかであろう。
本発明による本実施例はその両者を入力される周波数によって各々の利点を生かす動作モードが選択されシームレスに自動的に動作モードが移り変わり包絡線やピーク位置の検出ができる。
所要のIbを流すためにはトランジスタのサイズの選択によって設定が可能であり、同じプロセスの同じチップ上にあるトランジスタ101、102、103のサイズ比を一旦決めてしまえば製造上のばらつきや電源電圧、温度等のばらつきによる変動は自動的に吸収され安定性の高い回路を設計することが可能である。
また回路はトランジスタ3個で構成され極めて簡素であり消費電力も従来の演算増幅回路を用いる場合等に比較して極めて少ない。
コンデンサ105(110)と、コンデンサ105(110)を介して信号(Vs)が入力される増幅回路20a(20b)と、増幅回路20a(20b)の負帰還路にゲートおよびドレインを短絡したMOSトランジスタ103(108)と、増幅回路20a(20b)の出力から信号(Vs)が担うパルスを検出する検出回路(508)と、を含んでパルス検出回路が構成される。
また、コンデンサ105(110)と、コンデンサ105(110)を介して信号が入力される増幅回路20a(20b)と、増幅回路20a(20b)の出力信号を積分する積分手段(406)と、増幅回路20a(20b)の負帰還路にゲートおよびドレインを短絡したMOSトランジスタ103(108)を含み、積分手段(406)の出力として信号(Vs)の包絡線を得るように包絡線検出回路が構成される。
また、このようなパルス検出回路および包絡線検出回路における増幅回路20a(20b)は相補接続されたPチャネルおよびNチャネルMOSトランジスタにより構成され得る。
図7に本発明の他の実施例としての包絡線検出回路またはパルス検出回路に適用する信号波形変換部の構成例を示す。この信号波形変換部は実施例1の図1(a)に示した回路10(a)と図1(b)に示した回路10(b)を縦続接続したものである。この図7では、これらの回路10(a)および回路10(b)について改めて参照符号701および702を附しているが、これらの回路701,702の構成要素については図1(a)および図1(b)において用いたものと同じ参照符号を用いている。
入力信号レベルVs(図8(a))が大きくないとき初段の回路701は信号を線形増幅して出力Vo1を出力する(図8(b))。
次段の回路702ではこの増幅された信号Vo1から尖頭値位置検出または包絡線検出するために偏りのある信号Vo2を出力する(図8(c))。
図1(a)、(b)に示した互いに逆特性の回路を縦続接続すると偏りの方向は反転しながら増強されるため正しく検出することが可能となる。
回路を更に多数縦続接続することによって更に小さいレベルの信号からの包絡線やピーク位置の検出は可能となる。この場合も一段おきに検出の極性の異なる回路を互い違いに接続していくことが必要である。
また多くの場合、回路に付随する寄生容量などによって高周波成分が抜けて図4に示した積分回路あるいはローパスフィルタが不要になることも多い。寄生容量を積極的に利用することで回路の簡略化が可能である。
以上の回路を図4または図5の信号波形変換部405または507として使用することによりパルス検出回路または包絡線検出回路を構成することができる。
コンデンサ105(110)と、コンデンサ105(110)を介して信号(Vs)が入力されるPチャネルおよびNチャネルMOSトランジスタの相補接続による増幅回路20a(20b)と、増幅回路20a(20b)の負帰還路に介挿されゲートおよびドレインを短絡したMOSトランジスタ103(108)とをそれぞれ含む複数の回路ユニット701,702を縦続接続して構成され各個の回路ユニット701,702における帰還路のMOSトランジスタ105、108の向きは当該縦続接続における隣接する回路ユニット701,702毎に逆方向となるように接続された信号波形変換部(701+702)と、信号波形変換部(701+702)の出力から入力信号(Vs)が担うパルスを検出するパルス検出部(509)と、を備えてパルス検出回路が構成される。
図9は、本発明の包絡線検出回路およびパルス検出回路を適用したUWB受信機の構成を表すブロック図である。
アンテナ901によって受信されたUWB信号は差動の低雑音増幅回路902によって増幅され差動信号VspおよびVsmを出力する。
信号波形変換部903ではVspの負方向の包絡線を検出してVop2として出力し、信号波形変換部904はVsmの負方向の包絡線を検出してVom2として出力する。Vop2およびVom3は包絡線に高周波成分が重畳された図10(c)に示すような波形となっている。ここに、VspとVsmは極性が反転しているので高周波成分は互いに位相が180度ことなっており、結局半サイクルずつVspの負方向の包絡線を検出する。
図10(a)にVsp、Vsmを示し、図10(c)にVop2、Vom2を示す。
図10(b)は、信号波形変換部903,904の初段の出力であり、図7におけるVo1に相当する。図10(b)では、信号名を改めてそれぞれVop1、Vom1とする。
これらの両出力をコンデンサ907、908により結合し加算する。この加算された信号をVaiとする。Vaiは位相が180度異なる二つの高周波成分が加算されるため,高周波成分はキャンセルされることに成り大幅に低減され同図(d)のような波形となる。
この増幅回路905として図2に示した回路を用いると、信号の正または負の一方のピークのレベルがそろった信号が出力される。本実施例では図2(a)のインバータ増幅回路を用いた場合を示している。
図10ではVai(図10(d))の正側がほぼ1.05Vに固定されVao(図10(e))には0.5V付近に基準レベルが固定された信号が出力されていることが判読される。コンパレータ906によってこのレベルを基準にレベル判定を行えばパルスの有無、或いはその位置を良好に検出でき、通信に利用することができる。
以上、図9ないし図10を参照して説明した実施例に関する特徴を以下に要約する。
この包絡線検出装置では、差動信号のそれぞれに同一の図1(a) 、図1(b)または図7の回路を図4の如く接続して構成された何れか一の包絡線検出回路を接続することによって差動信号の半サイクルごとに包絡線を検出することが出来それらを合成することによって能率よく包絡線の検出を行うことが可能となる。
この電子装置では、UWB受信信号の包絡線を検出した後、所定の基準レベルと比較し受信データを判断するのではなく、包絡線の尖頭値を検出してそのデータを判断することが可能となる。これによって、従来困難であったパルス判定の基準レベルを設定する必要が無くなりシステムの簡略化が計れることになる。
この電子装置では、UWB受信信号の包絡線を検出した後、所定の基準レベルと比較し受信データを判断するのではなく、包絡線の尖頭値を検出してそのデータを判断することが可能となる。これによって、従来困難であったパルス判定の基準レベルを設定する必要が無くなりシステムの簡略化が計れることになる。
電子装置を、入力端に供給されるUWB信号の波形をその変動における一方の極性側のピークレベルが略一定に揃い且つ他方の極性側に向けて当該変動に相応する振幅の変化を呈する波形に変換する信号波形変換部(図1(a) 、図1(b)または図7)と、信号波形変換部(図1(a) 、図1(b)または図7)の出力信号からUWB信号が担うパルスを検出するパルス検出部と、を備え、信号波形変換部(図1(a) 、図1(b)または図7)は、ゲートおよびドレインを短絡したMOSトランジスタ103(108)が介挿された負帰還路を有する増幅回路とこの増幅回路の入力側に設けられたコンデンサ105(110)とを含んで構成する。
また、他の、一つの電子装置に係る技術思想は、次のように要約される。
以上、実施例1〜3では増幅回路の帰還路にソースとドレインを短絡したMOSトランジスタを配する場合を例に説明したが、この帰還路に配するトランジスタに替えてPN接合ダイオードを配しても全く同様に動作させることが可能である。CMOS半導体プロセスにおいてPN接合ダイオードは古くから入出力の静電気保護回路に使用されておりわずかな製造プロセスの変更で作りこむことも可能である。
本発明による包絡線検出回路またはパルス検出回路は通常のCMOSプロセスにより搭載が可能でありUWB受信機のようなシステムも1チップ集積回路化を可能とし極めて有用性の高いものである。
101、105…Pチャネルトランジスタ
102、103、108、107………………………Nチャネルトランジスタ
105、110………………………コンデンサ
104、109………………………バイアス電流源
406…………………………………積分手段(またはローパスフィルタ)
508…………………………………コンパレータ
Claims (18)
- コンデンサと、前記コンデンサを介して信号が入力される増幅回路と、前記増幅回路の負帰還路に介挿されゲートおよびドレインを短絡したMOSトランジスタと、前記増幅回路の出力から前記信号が担うパルスを検出する検出回路と、を含んで構成されることを特徴とするパルス検出回路。
- コンデンサと、前記コンデンサを介して信号が入力される増幅回路と、前記増幅回路の出力信号から該信号に含まれる高周波成分を低減または除去する濾波手段と、前記増幅回路の負帰還路にゲートおよびドレインを短絡したMOSトランジスタを含み、前記濾波手段の出力として前記信号の包絡線を得るように構成されることを特徴とする包絡線検出回路。
- コンデンサと、前記コンデンサを介して信号が入力される増幅回路と、前記増幅回路の負帰還路に介挿されゲートおよびドレインを短絡したMOSトランジスタとをそれぞれ含む複数の回路ユニットを縦続接続して構成され各個の前記回路ユニットにおける前記帰還路のMOSトランジスタの向きは当該縦続接続における隣接する前記回路ユニット毎に逆方向となるように接続された信号波形変換部と、
前記信号波形変換部の出力から前記入力信号が担うパルスを検出するパルス検出部と、
を備えて構成されることを特徴とするパルス検出回路。 - コンデンサと、前記コンデンサを介して信号が入力される増幅回路と、前記増幅回路の負帰還路に介挿されゲートおよびドレインを短絡したMOSトランジスタとをそれぞれ含む複数の回路ユニットを縦続接続して構成され各個の前記回路ユニットにおける前記帰還路のMOSトランジスタの向きは当該縦続接続における隣接する前記回路ユニット毎に逆方向となるように接続された信号波形変換部と、
前記信号波形変換部の出力から前記入力信号の包絡線を検出する包絡線検出部と、
を備えて構成されることを特徴とする包絡線検出回路。 - 差動入力信号の双方の系統に各対応して、コンデンサと、前記コンデンサを介して信号が入力される増幅回路と、前記増幅回路の負帰還路にゲートおよびドレインを短絡したMOSトランジスタを設け、前記双方の系統の各増幅回路の出力を合成する合成手段を備えていることを特徴とする包絡線検出回路。
- 差動入力信号の双方の系統に各対応して、コンデンサと、前記コンデンサを介して信号が入力される増幅回路と、前記増幅回路の負帰還路に介挿されゲートおよびドレインを短絡したMOSトランジスタとをそれぞれ含む複数の回路ユニットを縦続接続して構成され各個の前記回路ユニットにおける前記帰還路のMOSトランジスタの向きは当該縦続接続における隣接する前記回路ユニット毎に逆方向となるように接続された信号波形変換部と、前記双方の系統の各増幅回路の出力を合成する合成手段とを備え、
前記合成手段の出力から前記入力信号の包絡線を検出する包絡線検出部と、
を備えて構成されることを特徴とする包絡線検出回路。 - 前記増幅回路は相補接続されたPチャネルおよびNチャネルMOSトランジスタにより構成されることを特徴とする請求項1および3の何れか一項に記載のパルス検出回路。
- 前記増幅回路は相補接続されたPチャネルおよびNチャネルMOSトランジスタにより構成されることを特徴とする請求項2、4、5、および、6の何れか一項に記載の包絡線検出回路。
- 供給されたUWB信号が担うパルスを検出する信号処理部を備えた電子装置であって、前記信号処理部は請求項1、3、および、7の何れか一項に記載のパルス検出回路を含んで構成されていることを特徴とする電子装置。
- 供給されたUWB信号の包絡線を検出する信号処理部を備えた電子装置であって、前記信号処理部は請求項2、4乃至6、および、8の何れか一項に記載の包絡線検出回路を含んで構成されていることを特徴とする電子装置。
- ゲートおよびドレインを短絡したMOSトランジスタが介挿された負帰還路を有する増幅回路と、前記増幅回路の入力端に一端側が接続され他端側が被検出信号が供給される信号入力端として設定されたコンデンサとを含み、前記信号入力端に供給される被検出信号の波形をその変動における一方の極性側のピークレベルが略一定に揃い且つ他方の極性側に向けて当該変動に相応する振幅変化を呈する波形に変換する信号波形変換部と、
前記信号波形変換部の出力信号から前記被検出信号が担うパルスを検出するパルス検出部と、
を備えていることを特徴とするパルス検出回路。 - ゲートおよびドレインを短絡したMOSトランジスタが介挿された負帰還路を有する増幅回路と前記増幅回路の入力側に設けられたコンデンサとをそれぞれ含む複数の回路ユニットを縦続接続して構成され各個の前記回路ユニットにおける前記帰還路のMOSトランジスタの向きは当該縦続接続における隣接する前記回路ユニット毎に逆方向となるように接続され、初段の前記回路ユニットの入力端に供給される入力信号の波形をその変動における一方の極性側のピークレベルが略一定に揃い且つ他方の極性側に向けて当該変動に相応する振幅変化を呈する波形に変換する信号波形変換部と、
前記信号波形変換部の出力信号から前記入力信号が担うパルスを検出するパルス検出部と、
を備えていることを特徴とするパルス検出回路。 - 入力端に供給されるUWB信号の波形をその変動における一方の極性側のピークレベルが略一定に揃い且つ他方の極性側に向けて当該変動に相応する振幅の変化を呈する波形に変換する信号波形変換部と、前記信号波形変換部の出力信号から前記UWB信号が担うパルスを検出するパルス検出部と、を備えた電子装置であって、
前記信号波形変換部は、ゲートおよびドレインを短絡したMOSトランジスタが介挿された負帰還路を有する増幅回路と前記増幅回路の入力側に設けられたコンデンサとを含んで構成されていることを特徴とする電子装置。 - 入力端に供給されるUWB信号の波形をその変動における一方の極性側のピークレベルが略一定に揃い且つ他方の極性側に向けて当該変動に相応する振幅の変化を呈する波形に変換する信号波形変換部と、前記信号波形変換部の出力信号から前記UWB信号が担うパルスを検出するパルス検出部と、を備えた電子装置であって、
前記信号波形変換部は、ゲートおよびドレインを短絡したMOSトランジスタが介挿された負帰還路を有する増幅回路と前記増幅回路の入力側に設けられたコンデンサとを含む回路ユニットが複数縦続接続されて構成され各個の前記回路ユニットにおける前記帰還路のMOSトランジスタの向きは当該縦続接続における隣接する前記回路ユニット毎に逆方向となるように接続され、初段の前記回路ユニットの入力端に前記UWB信号が供給されるように構成されていることを特徴とする電子装置。 - 供給される信号の波形をその変動における一方の極性側のピークが略一定レベルとなるように揃え、且つ、他方の極性側に向けて当該変動に相応する振幅の変化を呈する波形を成すように変換し、前記波形を変換した信号から前記供給される信号が担うパルスを検出することを特徴とするパルス検出方法。
- 前記ゲートおよびドレインを短絡したMOSトランジスタに替えてPN接合ダイオードを前記負帰還回路に介挿したことを特徴とする請求項1、3、7、11、および、12の何れか一項に記載のパルス検出回路。
- 前記ゲートおよびドレインを短絡したMOSトランジスタに替えてPN接合ダイオードを前記負帰還回路に介挿したことを特徴とする請求項2、および、4乃至6の何れか一項に記載の包絡線検出回路。
- 前記ゲートおよびドレインを短絡したMOSトランジスタに替えてPN接合ダイオードを前記負帰還回路に介挿したことを特徴とする請求項9、10、13、および、14の何れか一項に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007035016A JP2008199493A (ja) | 2007-02-15 | 2007-02-15 | パルス検出回路、包絡線検出回路、および、電子装置、ならびに、パルス検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007035016A JP2008199493A (ja) | 2007-02-15 | 2007-02-15 | パルス検出回路、包絡線検出回路、および、電子装置、ならびに、パルス検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008199493A true JP2008199493A (ja) | 2008-08-28 |
JP2008199493A5 JP2008199493A5 (ja) | 2010-03-11 |
Family
ID=39758024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007035016A Withdrawn JP2008199493A (ja) | 2007-02-15 | 2007-02-15 | パルス検出回路、包絡線検出回路、および、電子装置、ならびに、パルス検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008199493A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013505678A (ja) * | 2009-09-22 | 2013-02-14 | クアルコム,インコーポレイテッド | ワイヤレス通信のための干渉相殺 |
US8630602B2 (en) | 2005-08-22 | 2014-01-14 | Qualcomm Incorporated | Pilot interference cancellation |
US8743909B2 (en) | 2008-02-20 | 2014-06-03 | Qualcomm Incorporated | Frame termination |
US8787509B2 (en) | 2009-06-04 | 2014-07-22 | Qualcomm Incorporated | Iterative interference cancellation receiver |
US8831149B2 (en) | 2009-09-03 | 2014-09-09 | Qualcomm Incorporated | Symbol estimation methods and apparatuses |
US8995417B2 (en) | 2008-06-09 | 2015-03-31 | Qualcomm Incorporated | Increasing capacity in wireless communication |
US9071344B2 (en) | 2005-08-22 | 2015-06-30 | Qualcomm Incorporated | Reverse link interference cancellation |
US9160577B2 (en) | 2009-04-30 | 2015-10-13 | Qualcomm Incorporated | Hybrid SAIC receiver |
US9237515B2 (en) | 2008-08-01 | 2016-01-12 | Qualcomm Incorporated | Successive detection and cancellation for cell pilot detection |
US9277487B2 (en) | 2008-08-01 | 2016-03-01 | Qualcomm Incorporated | Cell detection with interference cancellation |
US9509452B2 (en) | 2009-11-27 | 2016-11-29 | Qualcomm Incorporated | Increasing capacity in wireless communications |
US9673837B2 (en) | 2009-11-27 | 2017-06-06 | Qualcomm Incorporated | Increasing capacity in wireless communications |
-
2007
- 2007-02-15 JP JP2007035016A patent/JP2008199493A/ja not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9055545B2 (en) | 2005-08-22 | 2015-06-09 | Qualcomm Incorporated | Interference cancellation for wireless communications |
US8630602B2 (en) | 2005-08-22 | 2014-01-14 | Qualcomm Incorporated | Pilot interference cancellation |
US9071344B2 (en) | 2005-08-22 | 2015-06-30 | Qualcomm Incorporated | Reverse link interference cancellation |
US8743909B2 (en) | 2008-02-20 | 2014-06-03 | Qualcomm Incorporated | Frame termination |
US9408165B2 (en) | 2008-06-09 | 2016-08-02 | Qualcomm Incorporated | Increasing capacity in wireless communications |
US8995417B2 (en) | 2008-06-09 | 2015-03-31 | Qualcomm Incorporated | Increasing capacity in wireless communication |
US9014152B2 (en) | 2008-06-09 | 2015-04-21 | Qualcomm Incorporated | Increasing capacity in wireless communications |
US9237515B2 (en) | 2008-08-01 | 2016-01-12 | Qualcomm Incorporated | Successive detection and cancellation for cell pilot detection |
US9277487B2 (en) | 2008-08-01 | 2016-03-01 | Qualcomm Incorporated | Cell detection with interference cancellation |
US9160577B2 (en) | 2009-04-30 | 2015-10-13 | Qualcomm Incorporated | Hybrid SAIC receiver |
US8787509B2 (en) | 2009-06-04 | 2014-07-22 | Qualcomm Incorporated | Iterative interference cancellation receiver |
US8831149B2 (en) | 2009-09-03 | 2014-09-09 | Qualcomm Incorporated | Symbol estimation methods and apparatuses |
JP2013505678A (ja) * | 2009-09-22 | 2013-02-14 | クアルコム,インコーポレイテッド | ワイヤレス通信のための干渉相殺 |
US9509452B2 (en) | 2009-11-27 | 2016-11-29 | Qualcomm Incorporated | Increasing capacity in wireless communications |
US9673837B2 (en) | 2009-11-27 | 2017-06-06 | Qualcomm Incorporated | Increasing capacity in wireless communications |
US10790861B2 (en) | 2009-11-27 | 2020-09-29 | Qualcomm Incorporated | Increasing capacity in wireless communications |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008199493A (ja) | パルス検出回路、包絡線検出回路、および、電子装置、ならびに、パルス検出方法 | |
EP2470918B1 (en) | High linear fast peak detector | |
JP5405661B2 (ja) | ワイヤレス機器のオーバードライブ状態検出回路 | |
US8410854B2 (en) | Semiconductor integrated circuit device | |
JP2004040798A (ja) | 電圧ホロワ回路 | |
JP3971368B2 (ja) | 信号強度検波回路およびそれを用いた増幅率制御システム。 | |
US9209747B1 (en) | Crystal oscillator with resistorless feedback biasing | |
US7474154B1 (en) | Bias device clamping circuit for fast over-range recovery | |
US7528656B2 (en) | Push-pull amplifier and method for low noise amplification | |
US8854134B2 (en) | Chip card | |
EP3664286B1 (en) | A detection circuit, corresponding device and method | |
EP1625656B1 (en) | Circuit for improved differential amplifier and other applications | |
US6831513B2 (en) | Differential amplifier | |
US7012468B2 (en) | Circuit configuration and method for reducing the 1/f noise of MOSFETs | |
US6605996B2 (en) | Automatically gain controllable linear differential amplifier using variable degeneration resistor | |
US6825708B1 (en) | Apparatus and method for an offset-correcting sense amplifier | |
US7795971B2 (en) | Electronic circuit and electronic device | |
JP4667231B2 (ja) | 信号検出回路 | |
US20120225627A1 (en) | Semiconductor switch and wireless device | |
US20120249242A1 (en) | Apparatus and methods for electronic amplification | |
CN111030613B (zh) | 射频信号处理电路和射频前端单元 | |
CN107404291B (zh) | 偏置电路和低噪声放大器 | |
US6885240B2 (en) | Amplifying circuit with variable load drivability | |
US9225288B2 (en) | Signal generation circuit | |
US7994852B2 (en) | Electronic circuit and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110704 |