JP2004254095A - 歪補償回路及び低歪半導体増幅器 - Google Patents
歪補償回路及び低歪半導体増幅器 Download PDFInfo
- Publication number
- JP2004254095A JP2004254095A JP2003042674A JP2003042674A JP2004254095A JP 2004254095 A JP2004254095 A JP 2004254095A JP 2003042674 A JP2003042674 A JP 2003042674A JP 2003042674 A JP2003042674 A JP 2003042674A JP 2004254095 A JP2004254095 A JP 2004254095A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- distortion compensation
- bias
- compensation circuit
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】外部電圧からバイアス電圧を生成する抵抗11,21を用いたバイアス部、このバイアス電圧により順方向にバイアスされたダイオード12,22を用いた非線形部を有し、上記バイアス部と非線形部が高周波信号路にそれぞれ並列に接続され構成された第1及び第2の歪補償部10,20と、この第1の歪補償部10の入力側、第2の歪補償部20の出力側及び第1の歪補償部10と第2の歪補償部20との間のそれぞれの高周波信号路に直列に接続された第1、第2及び第3のキャパシタ1,2,3とを備えたものである。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、高周波増幅器等の入力側または出力側に設けることで、高周波増幅器が有する振幅非線形性、位相非線形性を補償し、線形な特性を得るための歪補償回路及び歪補償回路を用いて構成される低歪半導体増幅器に関するものである。
【0002】
【従来の技術】
低周波では、増幅器の非線形性の改善のために負帰還をかけることが行われている。しかし、高周波では、帰還路における位相回転のため、負帰還をかけることが難しい。そこで、高周波では、増幅器の非線形性をキャンセルするような入出力特性を持つ歪補償回路を増幅器の入力側または出力側に設けることで非線形性の改善を行う。
【0003】
従来例として、非特許文献1に記載されたリニアライザをあげる。図8に従来例で使用されている歪補償回路の回路構成を示す。図8において、11は抵抗、1、2はキャパシタ、12はダイオード、4は入力端子、5は出力端子、13は直流電源に接続されるコントロールバイアス端子である。
【0004】
マイクロ波信号は、入力端子4に入り、ダイオード12のアノード端子に導かれる。ダイオード12には抵抗11を介して、コントロールバイアス端子13からバイアス電圧が印加されている。このダイオード12により、入力されたマイクロ波信号は、前段または後段に接続される増幅器の非線型性を補償するような振幅位相特性が与えられ、出力端子5より出力される。
【0005】
【非特許文献1】
「山内他、「並列ダイオードを用いたマイクロ波簡易リニアライザ」、電子情報通信学会、信学技報、ED96−189、MW96−152」
【0006】
【発明が解決しようとする課題】
歪補償回路は、歪補償回路の前段または後段に接続される増幅器の振幅位相特性と逆の特性をもつことで、振幅位相歪を低減する。つまり、歪補償回路の振幅位相特性と増幅器の振幅位相特性が逆の形状を有し、かつ、これらを組み合わせた際、平坦な特性となるように電力レベルを一致させる必要がある。そこで、歪補償回路には、増幅器の特性に合わせて、振幅位相特性の形状および電力を調整できることが望まれる。
【0007】
上述した従来例は、ダイオード一個分の非線形性を用いた1段構成の歪補償回路であり、構成が非常に簡単である。しかし、そのために歪補償量が限られており、振幅位相歪を十分に補償できないという問題点があった。
【0008】
この発明は、上記のような問題点を解決するためになされたもので、歪補償機能を有するダイオードを複数個用い、複数段直列に接続するなどその接続を改良することにより、より大きな歪補償量を得ることができる歪補償回路及び歪補償回路を用いて構成される低歪半導体増幅器を得ることを目的とする。
【0009】
【課題を解決するための手段】
請求項1に係る歪補償回路は、高周波信号路で発生する振幅位相歪を低減するものであって、外部電圧からバイアス電圧を生成する抵抗を用いたバイアス部、このバイアス電圧により順方向にバイアスされたダイオードを用いた非線形部を有し、上記バイアス部と非線形部が高周波信号路にそれぞれ並列に接続され構成された第1及び第2の歪補償部と、この第1の歪補償部の入力側、第2の歪補償部の出力側及び第1の歪補償部と第2の歪補償部との間のそれぞれの高周波信号路に直列に接続された第1、第2及び第3のキャパシタとを備えたことを特徴とするものである。
【0010】
請求項2に係る歪補償回路は、上記第1の歪補償部に印加される外部電圧を第2の歪補償部に印加される外部電圧より高い電圧としたことを特徴とするものである。
【0011】
請求項3に係る歪補償回路は、上記第1の歪補償部のバイアス部に用いられた抵抗値を第2の歪補償部にバイアス部に用いられた抵抗値より小さい抵抗値としたことを特徴とするものである。
【0012】
請求項4に係る歪補償回路は、上記第1の歪補償部と第2の歪補償部との間に高周波信号路に直列に接続されたアイソレータ又はアテネータを備えたことを特徴とするものである。
【0013】
請求項5に係る歪補償回路は、高周波信号路で発生する振幅位相歪を低減するものであって、外部電圧に接続されるバイアス抵抗と、このバイアス抵抗と高周波信号路との間に挿入され順方向にバイアスされた第1のダイオードと、上記バイアス抵抗と第1のダイオードとの間に接続され上記第1のダイオードを高周波的に接地する高周波短絡部と、上記高周波信号路と接地間に挿入され順方向にバイアスされた第2のダイオードと、上記高周波信号路の入力側と出力側にあって高周波信号路に直列に接続された第1、第2のキャパシタとを備えたことを特徴とするものである。
【0014】
請求項6に係る低歪半導体増幅器は、振幅及び位相の歪特性を有する増幅器と、この増幅器の前段または後段に接続され上記増幅器の歪特性と逆特性を持つ上記のいずれかの構成の歪補償回路とを備えたことを特徴とするものである。
【0015】
【発明の実施の形態】
実施の形態1.
図1はこの発明の実施の形態1による歪補償回路100の構成を示す回路図である。図中、1,2,3はキャパシタ、11,21は抵抗、12,22はダイオード、13,23は直流電源(直流電圧Vd1、Vd2)に接続されるコントロールバイアス端子、4は入力端子、5は出力端子である。入力端子4からキャパシタ1,3,2を経由し出力端子5までの経路が高周波信号路である。
【0016】
10は抵抗11、ダイオード12及びコントロールバイアス端子13で構成される第1の歪補償部、20は抵抗21、ダイオード22及びコントロールバイアス端子23で構成される第2の歪補償部である。第1、2の歪補償部は、抵抗11,21を介して順方向バイアスされたダイオード12,22が入力端子4と出力端子5との間の信号路に対して並列に接続されている。なお、歪補償部10,20の中で、コントロールバイアス端子13,23と抵抗11,21からなり、外部電圧からバイアス電圧を生成する部位をバイアス部、このバイアス電圧により順方向にバイアスされたダイオード12,22からなる部位を非線形部と呼ぶこととする。キャパシタ3は、第1、第2のバイアスを相互に直流的に分離し影響しないようにするためのものである。また、このキャパシタ3は、高周波信号に対しては、十分に低インピーダンスとなるよう設定されている。
【0017】
次に動作について説明する。図2に出力電力に対する利得、通過位相特性を、歪補償部1段(従来)の場合と歪補償部2段(本発明)の場合とを比較して示す。簡単のために、図2(c)に示すように、直流電源(Vd=Vd1=Vd2=5V)及びバイアス抵抗(Rb=Rb1=Rb2=2KΩ)は全て同じパラメータ値としている。図2より、出力電力Poutの増加に対し、利得Gainが増加し(図2(a))、位相Phaseが遅れる特性(図2(b))が得られることがわかる。
【0018】
しかし、歪補償部2段の場合において、従来の1段の場合の2倍の補償量は得られていない。これは、前段の歪補償部の通過損失のため、前段の歪補償部と後段の歪補償部とでは高周波信号の入力電力のレベル差があり、利得、通過位相特性が横軸(Pout軸)上で前後にずれて、歪補償部1段の特性の単純和にならないことによる。より多くの歪補償量を得るためには前段と後段の歪補償部のバイアス状態を変更し、後段の歪補償部の利得特性の立上がり及び位相特性の立下りのポイントを通過損失分だけあらかじめ移動させることが必要となる。
【0019】
図3に前段の歪補償部10のコントロールバイアス端子13に接続される直流電源の直流電圧Vd1をパラメータとした時の出力電力に対する利得、通過位相特性を示す。図3(c)に示すように、図においては、バイアス抵抗(Rb1=Rb2=2KΩ)は同じである。また後段の直流電源(Vd2=5V)を固定とし、前段の直流電圧Vd1を(5V、3V、1V)と変化させている。図3(a)、(b)より明らかなように、図1で示した歪補償回路の利得、通過位相特性を容易に調整できることがわかる。また、Vd1>Vd2とした場合に、より大きな補償量を得ることができる。これは、上記の入力電力のレベル差による利得、通過位相特性の横軸上での前後のずれを、直流電圧を変更することでバイアス値を変更し利得特性の立上がり及び位相特性の立下りのポイントを調整したことによる。
【0020】
図4に前段の歪補償部10の抵抗11の抵抗値Rb1をパラメータとしたときの出力電力に対する利得、通過位相特性を示す。図4(c)に示すように、図においては、直流電源(Vd1=Vd2=5V)は同じである。また後段のバイアス抵抗21(Rb2=2KΩ)を固定とし、前段のバイアス抵抗値Rb1を(2KΩ、1KΩ、0.5KΩ)と変化させている。図4(a)、(b)より明らかなように、抵抗Rb1の抵抗値を変化させることで、図1で示した歪補償回路の利得、通過位相特性の調整および出力電力に対する感度を容易に調整できることがわかる。また、Rb1<Rb2とした場合に、より大きな補償量を得ることができる。これは、上記の入力電力のレベル差による利得、通過位相特性の横軸上での前後のずれを、バイアス抵抗値を変更することでバイアス値を変更し利得特性の立上がり及び位相特性の立下りのポイントを調整したことによる。
【0021】
なお、上記説明では、バイアス抵抗は固定抵抗としたが、可変抵抗を用いると、調整が容易となる。また、抵抗値及び電圧値は相対的なものであるので、前段の抵抗値、電圧値を固定とし、後段の抵抗値、電圧値を変更するようにしてもよい。
【0022】
従って、上記実施の形態1によれば、バイアス抵抗と直流電源が直列に接続された回路と、順方向にバイアスされたダイオードが、入力端子4と出力端子5間の信号路に対しそれぞれ並列に接続され構成される歪補償部を信号路上でキャパシタ3によりバイアスを分離し2段直列に接続し、当該信号路の入力側及び出力側にはキャパシタ1、2が直列に接続されて、前段または後段に接続される増幅器の振幅特性と逆特性を持つことにより振幅位相歪を低減する歪補償回路を構成したので、小型で、歪補償量の大きな歪補償回路を得ることができる。
【0023】
また、直流電源13の電圧を変化させることで、歪補償回路の利得、通過位相特性を容易に調整することができる。さらに、ダイオード12と直列に抵抗11が接続された場合、抵抗値を変化させることで、歪補償回路の利得、通過位相特性を調整でき、出力電力に対する感度を調整することができる。
【0024】
なお、上記説明では直流電源13、23には正電源を用い、ダイオード12,22のカソード側を接地し、順方向バイアスとなるようにした。しかし、直流電源に負電源を用いる場合には、ダイオード12,22のアノード側を接地し、順方向バイアスとなるようにしてもかまわない。
【0025】
実施の形態2.
次に、この発明の実施の形態2に係る歪補償回路について説明する。図5はこの発明の実施の形態2に係る歪補償回路の構成を示す回路図である。図中、図1に示す実施の形態1と同一部分は同一符号を付してその説明は省略する。新たな符号として、6はキャパシタ、7はアイソレータである。
【0026】
図5の歪補償回路では段間にアイソレータを挿入したので、前段と後段の歪補償部相互の負荷変動の影響を小さくすることができる。なお、アイソレータの代わりにアテネータを段間に挿入しても同様の効果を得ることができる。
【0027】
実施の形態3.
次に、この発明の実施の形態3に係る歪補償回路について説明する。図6はこの発明の実施の形態3に係る歪補償回路の構成を示す回路図である。図中、図1に示す実施の形態1と同一部分は同一符号を付してその説明は省略する。新たな符号として、14は第1のダイオード、15は第2のダイオード、16はスタブであり、第1のダイオードのアノード側を高周波的に接地する高周波短絡部としての機能を有する。このスタブは、例えば高周波信号路を通過する高周波信号の波長λの1/4の長さのマイクロストリップ線路で構成される。
【0028】
図6の歪補償回路では、バイアス抵抗11と第1のダイオード14との間に接続され上記第1のダイオード14を高周波的に接地する高周波短絡部を設けたので、高周波信号的には第1のダイオードと第2のダイオードとが2段直列に接続されているかのように歪補償動作をおこなうこととなる。従って、従来の一段構成の場合に比べ歪補償量を増加させることができる。
【0029】
実施の形態4.
次に、図7はこの発明の実施の形態4に係る低歪半導体増幅器の構成を示す回路図であり、歪補償回路の出力に増幅器を接続し低歪み増幅器を構成している。図中、40は入力端子、50は出力端子、100は実施の形態1〜3で説明した歪補償回路、200は増幅器である。
【0030】
次に動作について説明する。実施の形態1〜3の歪補償回路100を増幅器200と組み合わせて用いることで、より一層低歪な増幅器を得ることができる。なお、上記説明では、増幅器200の入力側に歪補償回路100を設ける構成としたが、増幅器200の出力側に歪補償回路100を設ける構成としても同様の効果を得ることができる。また、図7において、増幅器200の出力信号の一部を歪補償回路100の入力側に不帰還(図中点線で示す経路60)させたフィードバック型増幅器とすることで、より一層低歪な増幅器を得ることができる。同様に、実施の形態1〜3の歪補償回路100をフィードフォワード型増幅器の主増幅器または補助増幅器に適用することで、より一層低歪な増幅器を得ることができる。
【0031】
【発明の効果】
以上のように、この発明によれば、小型で、モノリシック化が可能な歪補償量の大きな歪補償回路を得ることができる。
【0032】
また、直流電源の電圧を変化させることで、歪補償回路の利得、通過位相特性を容易に調整することができる。
【0033】
また、ダイオードと直列に抵抗が接続された場合、抵抗値を変化させることで、歪補償回路の利得、通過位相特性を調整でき、出力電力に対する感度を調整することができる。
【0034】
また、歪補償部の段間にアイソレータ又はアテネータを備えたので、相互の負荷変動の影響を小さくすることができる。
【0035】
また、ダイオードを複数個直列に接続することにより、ダイオードが1個の場合と比較して、より大きな利得、通過位相特性の変化が得られる。
【0036】
また、上記の歪補償回路を増幅器と組み合わせて用いることで、より一層低歪な増幅器、フィードバック型増幅器を得ることができる。同様に、フィードフォワード型増幅器の主増幅器や補助増幅器に用いることで、より一層低歪な増幅器を得ることができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1に係る歪補償回路の構成を示す回路図である。
【図2】この発明の実施の形態1における出力電力に対する利得、通過位相特性を示す特性図である。
【図3】この発明の実施の形態1における直流電源の直流電圧をパラメータとした時の出力電力に対する利得、通過位相特性を示す特性図である。
【図4】この発明の実施の形態1における抵抗の抵抗値をパラメータとしたときの出力電力に対する利得、通過位相特性を示す特性図である。
【図5】この発明の実施の形態2に係る歪補償回路の構成を示す回路図である。
【図6】この発明の実施の形態3に係る歪補償回路の構成を示す回路図である。
【図7】この発明の実施の形態4に係る低歪半導体増幅器の構成を示す回路図である。
【図8】従来例に係る歪補償回路の構成を示す回路図である。
【符号の説明】
1、2、3 キャパシタ、 4 入力端子、 5 出力端子、 6 キャパシタ、 7 アイソレータ、 10 第1の歪補償部、 11 抵抗、 12 ダイオード、 13 コントロールバイアス端子、 14 第1のダイオード、 15 第2のダイオード、 16 スタブ、 20 第2の歪補償部、 21 抵抗、 22 ダイオード、 23 コントロールバイアス端子、 40 入力端子、 50 出力端子、 60 負帰還経路、 100 歪補償回路、 200 増幅器。
Claims (6)
- 高周波信号路で発生する振幅位相歪を低減する歪補償回路において、外部電圧からバイアス電圧を生成する抵抗を用いたバイアス部、このバイアス電圧により順方向にバイアスされたダイオードを用いた非線形部を有し、上記バイアス部と非線形部が高周波信号路にそれぞれ並列に接続され構成された第1及び第2の歪補償部と、この第1の歪補償部の入力側、第2の歪補償部の出力側及び第1の歪補償部と第2の歪補償部との間のそれぞれの高周波信号路に直列に接続された第1、第2及び第3のキャパシタとを備えたことを特徴とする歪補償回路。
- 上記第1の歪補償部に印加される外部電圧を第2の歪補償部に印加される外部電圧より高い電圧としたことを特徴とする請求項1に記載の歪補償回路。
- 上記第1の歪補償部のバイアス部に用いられた抵抗値を第2の歪補償部にバイアス部に用いられた抵抗値より小さい抵抗値としたことを特徴とする請求項1に記載の歪補償回路。
- 上記第1の歪補償部と第2の歪補償部との間に高周波信号路に直列に接続されたアイソレータ又はアテネータを備えたことを特徴とする請求項1に記載の歪補償回路。
- 高周波信号路で発生する振幅位相歪を低減する歪補償回路において、外部電圧に接続されるバイアス抵抗と、このバイアス抵抗と高周波信号路との間に挿入され順方向にバイアスされた第1のダイオードと、上記バイアス抵抗と第1のダイオードとの間に接続され上記第1のダイオードを高周波的に接地する高周波短絡部と、上記高周波信号路と接地間に挿入され順方向にバイアスされた第2のダイオードと、上記高周波信号路の入力側と出力側にあって高周波信号路に直列に接続された第1、第2のキャパシタとを備えたことを特徴とする歪補償回路。
- 振幅及び位相の歪特性を有する増幅器と、この増幅器の前段または後段に接続され上記増幅器の歪特性と逆特性を持つ請求項1乃至5のいずれか一項に記載の歪補償回路とを備えたことを特徴とする低歪半導体増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003042674A JP2004254095A (ja) | 2003-02-20 | 2003-02-20 | 歪補償回路及び低歪半導体増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003042674A JP2004254095A (ja) | 2003-02-20 | 2003-02-20 | 歪補償回路及び低歪半導体増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004254095A true JP2004254095A (ja) | 2004-09-09 |
Family
ID=33025890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003042674A Pending JP2004254095A (ja) | 2003-02-20 | 2003-02-20 | 歪補償回路及び低歪半導体増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004254095A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011055027A (ja) * | 2009-08-31 | 2011-03-17 | Univ Of Electro-Communications | 増幅回路 |
JP2012015860A (ja) * | 2010-07-01 | 2012-01-19 | Univ Of Electro-Communications | 歪補償回路 |
JP6305657B1 (ja) * | 2017-03-28 | 2018-04-04 | 三菱電機株式会社 | ダイオードリニアライザ |
JP2020129721A (ja) * | 2019-02-07 | 2020-08-27 | 株式会社東芝 | 高周波増幅回路 |
-
2003
- 2003-02-20 JP JP2003042674A patent/JP2004254095A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011055027A (ja) * | 2009-08-31 | 2011-03-17 | Univ Of Electro-Communications | 増幅回路 |
JP2012015860A (ja) * | 2010-07-01 | 2012-01-19 | Univ Of Electro-Communications | 歪補償回路 |
JP6305657B1 (ja) * | 2017-03-28 | 2018-04-04 | 三菱電機株式会社 | ダイオードリニアライザ |
KR20190120290A (ko) | 2017-03-28 | 2019-10-23 | 미쓰비시덴키 가부시키가이샤 | 다이오드 리니어라이저 |
DE112017007373T5 (de) | 2017-03-28 | 2019-12-05 | Mitsubishi Electric Corporation | Diodenlinearisierer |
US11031914B2 (en) | 2017-03-28 | 2021-06-08 | Mitsubishi Electric Corporation | Diode linearizer |
JP2020129721A (ja) * | 2019-02-07 | 2020-08-27 | 株式会社東芝 | 高周波増幅回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6313705B1 (en) | Bias network for high efficiency RF linear power amplifier | |
US7477106B2 (en) | Power amplifier with bias control | |
JP2759128B2 (ja) | 広帯域増幅器 | |
US20040174213A1 (en) | Doherty bias circuit to dynamically compensate for process and environmental variations | |
KR20130126683A (ko) | 출력 모드 전환 증폭기 | |
CN108429541B (zh) | 用于对放大器的线性度进行补偿的前置补偿器 | |
JP2008147730A (ja) | 低歪可変周波数増幅器 | |
US7557654B2 (en) | Linearizer | |
JPH09238037A (ja) | 出力電力制御回路 | |
JP3335907B2 (ja) | 歪補償回路及び低歪半導体増幅器 | |
JP2000174559A (ja) | マイクロ波電力増幅装置 | |
US20240088847A1 (en) | Amplification circuit and communication device | |
JP2004254095A (ja) | 歪補償回路及び低歪半導体増幅器 | |
US9444415B2 (en) | Power amplifier spurious cancellation | |
JP2002076784A (ja) | 歪補償回路 | |
TWI669905B (zh) | 用於對放大器的線性度進行補償的前置補償器 | |
JP2005184258A (ja) | 高周波増幅器 | |
KR20130061614A (ko) | 전력 증폭기 | |
EP3968515A1 (en) | Driver circuit arrangement for high capacitive load | |
KR100832204B1 (ko) | 리니어라이저 | |
TWI693788B (zh) | 用於對放大器的線性度進行補償的前置補償器 | |
JP2013223116A (ja) | 歪み補償回路及び増幅器 | |
KR100367825B1 (ko) | 밸런스형 전치왜곡기 | |
JP4669602B2 (ja) | 縦続接続型増幅器 | |
RU2115224C1 (ru) | Усилитель мощности звуковой частоты |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040712 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |