JP2011055027A - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP2011055027A JP2011055027A JP2009199237A JP2009199237A JP2011055027A JP 2011055027 A JP2011055027 A JP 2011055027A JP 2009199237 A JP2009199237 A JP 2009199237A JP 2009199237 A JP2009199237 A JP 2009199237A JP 2011055027 A JP2011055027 A JP 2011055027A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- bias
- diodes
- amplifier
- linearizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】増幅器と逆の利得偏移および位相偏移特性を持つリニアライザを具備する増幅回路を提供する。
【解決手段】複数のダイオードのそれぞれについて、所望の基本特性を有するダイオードを選択し、かつ、複数のダイオードのそれぞれに対応するバイアス回路について、所望のバイアス電圧を選択する。このように、複数のダイオードに複数のバイアス電圧をそれぞれ印加することによって、異なるダイオード特性を重ね合わせている。その結果、3次の非線形性よりもさらに複雑な5次の非線形性を有する増幅器の入出力電力特性の線形化が可能となる。
【選択図】図4
【解決手段】複数のダイオードのそれぞれについて、所望の基本特性を有するダイオードを選択し、かつ、複数のダイオードのそれぞれに対応するバイアス回路について、所望のバイアス電圧を選択する。このように、複数のダイオードに複数のバイアス電圧をそれぞれ印加することによって、異なるダイオード特性を重ね合わせている。その結果、3次の非線形性よりもさらに複雑な5次の非線形性を有する増幅器の入出力電力特性の線形化が可能となる。
【選択図】図4
Description
本発明は、増幅回路に係り、特に、増幅器の前段に接続されたダイオードリニアライザを具備する増幅回路に係る。
近年、ワイヤレス通信システムの高度化にともない、マイクロ波送信用電力増幅器においては、高効率化だけでなく、低ひずみ化の要求も益々厳しくなっている。マイクロ波ひずみ補償の分野では、小型・広帯域を特徴とするダイオードリニアライザの開発が進んでいる。
図1は、従来技術または本発明による増幅回路の全体的な構成を示す図である。この増幅回路は、信号入力部1と、ダイオードリニアライザ2と、接続部3と、増幅器4と、信号出力部5とを具備し、これらの構成要素はこの順番に直列に接続されている。
図2は、従来技術によるダイオードリニアライザ2の構成例を示す図である。このダイオードリニアライザ2は、単体のダイオード20を主線路に対して直列に挿入した構成である。
図3は、従来技術によるダイオードリニアライザ2の別の構成例を示す図である。このダイオードリニアライザ2は、単体のダイオード20を主線路に対して並列に挿入した構成である。
増幅器の非線形性を表すために、利得偏移および位相偏移特性が用いられる。これらは、増幅器へ正弦波を入力した時の出力波の利得変化分および位相変化分であって、非線形性があるとき変化分を生じる。図2のように、ダイオード20を主線路に直列に挿入した構造では、利得偏移は負に、位相偏移は正に、それぞれ偏移する。また、図3のように、ダイオード20を主線路に並列に挿入した構造では、利得偏移は正に、位相偏移は負に、それぞれ偏移する。
図2の構成において、ダイオード20は、主線路59、60に対して直列に挿入されている。ダイオードリニアライザの利得偏移および位相偏移特性は、バイアス抵抗211およびバイアス電源213によって調節できるが、ダイオード自体の特性に大きく依存する。
図3の構成において、ダイオード20は、主線路59、60に対して並列に挿入されている。ダイオードリニアライザの利得偏移および位相偏移特性は、バイアス抵抗211およびバイアス電源213によって調節できるが、ダイオード自体の特性に大きく依存する。
このように、ダイオードリニアライザの利得偏移および位相偏移特性はダイオード自体の特性に大きく依存する。このため、図2及び図3で示したようなダイオードリニアライザでは、増幅器の利得偏移および位相偏移特性に対応しきれず、増幅器のひずみを補償するにも限界がある。
上記に関連する技術が、特許文献1〜4及び非特許文献1に開示されている。
特許文献1には、ひずみ生成手段として、ダイオードが並列に接続された構成が開示されている(特に、図3)。
特許文献1には、ひずみ生成手段として、ダイオードが並列に接続された構成が開示されている(特に、図3)。
また、特許文献4には、歪補償回路が開示されており、この歪補償回路には従来技術によるダイオードリニアライザに相当する構成が含まれている(特に図2、図3)。なお、特許文献2及び特許文献3については、本件発明の参考技術であるため、具体的な説明は省略する。
また、非特許文献1には、高効率送信電力増幅器に係る記載が開示されている。この高効率送信電力増幅器は、主増幅器の歪を補償する減衰器を間に介した直・並列2段接続のダイオードリニアライザを具備している。
「直・並列合成形ダイオードリニアライザによる移動体通信基地局向送信電力増幅器の高効率化」、小川二良、丸山弘志、稗田忠晴、堀口健一共著、「島田理化工業技報 No.15(2004)」、島田理化工業株式会社、2004年6月29日発行、21〜24頁
従来のダイオードリニアライザによるひずみ補償回路では、図2及び図3を用いて説明したように、単体のダイオードが主線路に直列に挿入した構造または単体のダイオードが主線路に並列に挿入した構造となる。この構造では、ダイオードリニアライザの利得偏移および位相偏移特性は、単体のダイオードおよび周辺の素子に依存する。しかし、単体のダイオードでは、調節できる素子の数や条件に限りがある。また、適切なダイオードを用いる必要がある。このため、増幅器と逆の利得偏移および位相偏移特性を持つリニアライザを作ることは困難である。
以下に、(発明を実施するための形態)で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、(特許請求の範囲)の記載と(発明を実施するための形態)との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、(特許請求の範囲)に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明による増幅回路は、増幅器(4)と、ダイオードリニアライザ(2)とを具備する。ここで、増幅器(4)は、入出力電力特性において5次以上の非線形性を有する。ダイオードリニアライザ(2)は、増幅器(4)の前段に接続されて、5次以上の非線形性を軽減する。ダイオードリニアライザ(2)は、複数のダイオード(20−1、20−2)と、複数のバイアス回路(21−1、21−2)とを具備する。ここで、複数のバイアス回路(21−1、21−2)は、複数のダイオード(20−1、20−2)にバイアス電圧をそれぞれ個別に印加する。
本発明に係る増幅回路によれば、複数のバイアス回路(21−1、21−2)は、複数のダイオード(20−1、20−2)にバイアス電圧をそれぞれ個別に印加するので、複数のダイオードのそれぞれについて、所望の基本特性を有するダイオードを選択し、かつ、複数のダイオードのそれぞれに対応するバイアス回路について、所望のバイアス電圧を選択することが可能である。この結果、リニアライザの利得偏移および位相偏移特性を、増幅器と逆となるように容易に調整できる。
このように、本発明によるダイオードリニアライザでは、複数のダイオードに複数のバイアス電圧をそれぞれ印加することによって、異なるダイオード特性を重ね合わせている。その結果、3次の非線形性よりもさらに複雑な5次の非線形性を有する増幅器の入出力電力特性の線形化が可能となる。
このように、本発明によるダイオードリニアライザでは、複数のダイオードに複数のバイアス電圧をそれぞれ印加することによって、異なるダイオード特性を重ね合わせている。その結果、3次の非線形性よりもさらに複雑な5次の非線形性を有する増幅器の入出力電力特性の線形化が可能となる。
本発明によれば、複数のダイオードのそれぞれについて、所望の基本特性を有するダイオードを選択し、かつ、複数のダイオードのそれぞれに対応するバイアス回路について、所望のバイアス電圧を選択することが可能である。
添付図面を参照して、本発明による増幅回路を実施するための形態を以下に説明する。
図1は、本発明による増幅回路の全体的な構成を示す図である。本発明による増幅回路の全体的な構成は、従来技術として説明したものと同じであるが、念のために再度説明する。本発明による増幅回路は、信号入力部1と、ダイオードリニアライザ2と、接続部3と、増幅器4と、信号出力部5とを具備し、これらの構成要素はこの順番に直列に接続されている。信号入力部1から信号出力部5までの経路を、主線路と呼ぶ。
(第1の実施形態)
図4は、本発明の第1の実施形態によるダイオードリニアライザ2の構成を示す図である。このダイオードリニアライザ2は、第1〜第2のダイオード20−1、20−2と、第1〜第2のバイアス回路21−1、21−2と、第1〜第2のインダクタ22−1、22−2と、第1〜第4のキャパシタ23−1、23−2、24−1、24−2とを具備する。第1のバイアス回路21−1は、抵抗211−1と、インダクタ212−1と、バイアス電源213−1とを具備する。第2のバイアス回路21−2は、抵抗211−2と、インダクタ212−2と、バイアス電源213−2とを具備する。
図4は、本発明の第1の実施形態によるダイオードリニアライザ2の構成を示す図である。このダイオードリニアライザ2は、第1〜第2のダイオード20−1、20−2と、第1〜第2のバイアス回路21−1、21−2と、第1〜第2のインダクタ22−1、22−2と、第1〜第4のキャパシタ23−1、23−2、24−1、24−2とを具備する。第1のバイアス回路21−1は、抵抗211−1と、インダクタ212−1と、バイアス電源213−1とを具備する。第2のバイアス回路21−2は、抵抗211−2と、インダクタ212−2と、バイアス電源213−2とを具備する。
これらの構成要素間の接続関係について説明する。本実施形態では、互いに並列に接続されている2つのダイオード20−1、20−2を、主線路に対して直列に挿入している。より具体的には、まず、第1〜第2のキャパシタ23−1、23−2のそれぞれにおける一方の端部は、信号入力部1に接続されている。
第1のキャパシタ23−1における他方の端部は、第1のバイアス回路21−1に含まれる抵抗211−1における一方の端部と、第1のダイオード20−1におけるアノードに接続されている。抵抗211−1における他方の端部は、インダクタ212−1における一方の端部に接続されている。インダクタ212−1における他方の端部は、バイアス電源213−1における一方の端部に接続されている。バイアス電源213−1における他方の端部は、接地されている。第1のダイオード20−1におけるカソードは、第1のインダクタ22−1における一方の端部と、第3のキャパシタ24−1における一方の端部とに接続されている。第1のインダクタ22−1における他方の端部は、接地されている。第3のキャパシタ24−1における他方の端部は、接続部3に接続されている。
第2のキャパシタ23−2における他方の端部は、第2のバイアス回路21−2に含まれる抵抗211−2における一方の端部と、第2のダイオード20−2におけるアノードに接続されている。抵抗211−2における他方の端部は、インダクタ212−2における一方の端部に接続されている。インダクタ212−2における他方の端部は、バイアス電源213−2における一方の端部に接続されている。バイアス電源213−2における他方の端部は、接地されている。第2のダイオード20−2におけるカソードは、第2のインダクタ22−2における一方の端部と、第4のキャパシタ24−2における一方の端部とに接続されている。第2のインダクタ22−2における他方の端部は、接地されている。第4のキャパシタ24−2における他方の端部は、接続部3に接続されている。
本実施形態によるダイオードリニアライザ2の動作について説明する。第1のキャパシタ23−1から第3のキャパシタ24−1までの回路に注目すると、これは図2で示した従来技術によるダイオードリニアライザと同じ構成である。したがって、第1のダイオード20−1は、その基本特性のうち、第1のバイアス回路21−1によって印加されるバイアス電圧に対応する領域によって、入出力電力における利得および位相に非線形な歪みを生じさせる。
第2のキャパシタ23−2から第4のキャパシタ24−2までの回路も、第1のキャパシタ23−1から第3のキャパシタ24−1までの回路と同様の構成であるので、同様な動作を行う。
第1および第2のダイオード20−1、20−2は、第1および第2のバイアス回路21−1、21−2によって、個別に調節されたバイアス電圧を印加されている。すなわち、第1のダイオード20−1の特性と、第2のダイオード20−2の特性とは、必ずしも同じである必要はない。また、第1のバイアス回路21−1が印加するバイアス電圧と、第2のバイアス回路21−2が印加するバイアス電圧とは、必ずしも同じである必要はない。さらに、第1のバイアス回路21−1における抵抗211−1と、第2のバイアス回路21−2における抵抗211−2とは、必ずしも同じである必要はない。
しかも、第1〜第4のキャパシタ23−1、23−2、24−1、24−2は、第1〜第2のバイアス回路を直流的に分離しているので、2つのダイオード、2つのバイアス電圧および2つの抵抗の合計6つの構成要素をそれぞれ互いに独立なパラメータとして調整することができる。
これら6つのパラメータによる組み合わせを適宜に選択することで、増幅器4の入出力電力特性が有する非線形性が5次以上であっても、ダイオードリニアライザ2はこの非線形性ひずみを補償乃至軽減出来る。
以上のように、本発明の第1の実施の形態に係る増幅回路によれば、複数のバイアス回路(21−1、21−2)は、複数のダイオード(20−1、20−2)にバイアス電圧をそれぞれ個別に印加するので、複数のダイオードのそれぞれについて、所望の基本特性を有するダイオードを選択し、かつ、複数のダイオードのそれぞれに対応するバイアス回路について、所望のバイアス電圧を選択することが可能である。この結果、リニアライザの利得偏移および位相偏移特性を、増幅器と逆となるように容易に調整できる。
また、このように、本発明によるダイオードリニアライザでは、複数のダイオードに複数のバイアス電圧をそれぞれ印加することによって、異なるダイオード特性を重ね合わせている。その結果、3次の非線形性よりもさらに複雑な5次の非線形性を有する増幅器の入出力電力特性の線形化が可能となる。
(第2の実施形態)
図5は、本発明の第2の実施形態によるダイオードリニアライザ2の構成を示す図である。このダイオードリニアライザ2は、第1〜第2のダイオード20−1、20−2と、第1〜第2のバイアス回路21−1、21−2と、第1〜第3のキャパシタ23、24、25とを具備する。第1のバイアス回路21−1及び第2のバイアス回路21−2は、第1の実施の形態で説明した構成と同一の構成を有する。
図5は、本発明の第2の実施形態によるダイオードリニアライザ2の構成を示す図である。このダイオードリニアライザ2は、第1〜第2のダイオード20−1、20−2と、第1〜第2のバイアス回路21−1、21−2と、第1〜第3のキャパシタ23、24、25とを具備する。第1のバイアス回路21−1及び第2のバイアス回路21−2は、第1の実施の形態で説明した構成と同一の構成を有する。
これらの構成要素における接続関係について説明する。本実施形態では、互いに並列に接続されている2つのダイオード20−1、20−2を、主線路に対して並列に挿入している。より具体的には、まず、第1のキャパシタ23における一方の端部は、信号入力部1に接続されている。第1のキャパシタ23における他方の端部は、第1のダイオード20−1におけるアノードと、第1のバイアス回路21−1に含まれる抵抗211−1における一方の端部と、第2のキャパシタ24における一方の端部とに接続されている。第2のキャパシタ24における他方の端部は、第2のダイオード20−2におけるアノードと、第2のバイアス回路21−2に含まれる抵抗211−2における一方の端部と、第3のキャパシタ25における一方の端部とに接続されている。第3のキャパシタ25における他方の端部は、接続部3に接続されている。
第1のダイオード20−1におけるカソードは、接地されている。抵抗211−1における他方の端部は、インダクタ212−1における一方の端部に接続されている。インダクタ212−1における他方の端部は、バイアス電源212−1における一方の端部に接続されている。バイアス電源212−1における他方の端部は、接地されている。
第2のダイオード20−2におけるカソードは、接地されている。抵抗211−2における他方の端部は、インダクタ212−2における一方の端部に接続されている。インダクタ212−2における他方の端部は、バイアス電源212−2における一方の端部に接続されている。バイアス電源212−2における他方の端部は、接地されている。
本実施形態によるダイオードリニアライザ2の動作について説明する。第1のキャパシタ23から第2のキャパシタ24までの回路に注目すると、第1のダイオード20−1は、その基本特性のうち、第1のバイアス回路21−1によって印加されるバイアス電圧に対応する領域によって、入出力電力における利得および位相に非線形な歪みを生じさせる。
第2のキャパシタ24から第3のキャパシタ25までの回路は、第1のキャパシタ23から第2のキャパシタ24までの回路と同様の構成であるので、同様な動作を行う。
第1および第2のダイオード20−1、20−2は、第1および第2のバイアス回路21−1、21−2によって、個別に調節されたバイアス電圧を印加されている。すなわち、第1のダイオード20−1の特性と、第2のダイオード20−2の特性とは、必ずしも同じである必要はない。また、第1のバイアス回路21−1が印加するバイアス電圧と、第2のバイアス回路21−2が印加するバイアス電圧とは、必ずしも同じである必要はない。さらに、第1のバイアス回路21−1における抵抗211−1と、第2のバイアス回路21−2における抵抗211−2とは、必ずしも同じである必要はない。
しかも、第1〜第3のキャパシタ23、24、25は、第1〜第2のバイアス回路21−1、21−2を直流的に分離しているので、2つのダイオード、2つのバイアス電圧および2つの抵抗の合計6つの構成要素をそれぞれ互いに独立なパラメータとして調整することができる。
これら6つのパラメータによる組み合わせを適宜に選択することで、増幅器4の入出力電力特性が有する非線形性が5次以上であっても、ダイオードリニアライザ2はこの非線形性ひずみを補償乃至軽減出来る。
このように、本発明の第2の実施の形態に係る増幅回路においても、複数のバイアス回路(21−1、21−2)は、複数のダイオード(20−1、20−2)にバイアス電圧をそれぞれ個別に印加するので、第1の実施の形態に係る増幅回路と同様の効果を奏する。
このように、本発明の第2の実施の形態に係る増幅回路においても、複数のバイアス回路(21−1、21−2)は、複数のダイオード(20−1、20−2)にバイアス電圧をそれぞれ個別に印加するので、第1の実施の形態に係る増幅回路と同様の効果を奏する。
(第3の実施形態)
図6は、本発明の第3の実施形態によるダイオードリニアライザ2の構成を示す図である。このダイオードリニアライザ2は、第1および第2のダイオード20−1、20−2と、第1および第2のバイアス回路21−1、21−2と、第1および第2のインダクタ22−1、22−2と、第1〜第3のキャパシタ23、24、25とを具備する。第1のバイアス回路21−1は、抵抗211−1と、インダクタ212−1と、バイアス電源213−1とを具備する。第2のバイアス回路21−2は、抵抗211−2と、インダクタ212−2と、バイアス電源213−2とを具備する。
図6は、本発明の第3の実施形態によるダイオードリニアライザ2の構成を示す図である。このダイオードリニアライザ2は、第1および第2のダイオード20−1、20−2と、第1および第2のバイアス回路21−1、21−2と、第1および第2のインダクタ22−1、22−2と、第1〜第3のキャパシタ23、24、25とを具備する。第1のバイアス回路21−1は、抵抗211−1と、インダクタ212−1と、バイアス電源213−1とを具備する。第2のバイアス回路21−2は、抵抗211−2と、インダクタ212−2と、バイアス電源213−2とを具備する。
これらの構成要素における接続関係について説明する。本実施形態では、互いに直列に接続されている2つのダイオード20−1、20−2を、主線路に対して直列に挿入している。より具体的には、まず、第1のキャパシタ23における一方の端部は、信号入力部1に接続されている。第1のキャパシタ23における他方の端部は、第1のダイオード20−1のアノードと、第1のバイアス回路21−1に含まれる抵抗211−1における一方の端部とに接続されている。第1のダイオード20−1におけるカソードは、第1のインダクタ22−1における一方の端部と、第2のキャパシタ24における一方の端部とに接続されている。第2のキャパシタ24における他方の端部は、第2のダイオード20−2のアノードと、第2のバイアス回路21−2に含まれる抵抗211−2における一方の端部とに接続されている。第2のダイオード20−2におけるカソードは、第2のインダクタ22−2における一方の端部と、第3のキャパシタ25における一方の端部とに接続されている。第3のキャパシタ25における他方の端部は、接続部3に接続されている。
第1のインダクタ22−1における他方の端部は、接地されている。抵抗211−1における他方の端部は、インダクタ212−1における一方の端部に接続されている。インダクタ212−1における他方の端部は、バイアス電源213−1における一方の端部に接続されている。バイアス電源213−1における他方の端部は、接地されている。
第2のインダクタ22−2における他方の端部は、接地されている。抵抗211−2における他方の端部は、インダクタ212−2における一方の端部に接続されている。インダクタ212−2における他方の端部は、バイアス電源213−2における一方の端部に接続されている。バイアス電源213−2における他方の端部は、接地されている。
本実施形態によるダイオードリニアライザ2の動作について説明する。第1のキャパシタ23から第2のキャパシタ24までの回路に注目すると、第1のダイオード20−1は、その基本特性のうち、第1のバイアス回路21−1によって印加されるバイアス電圧に対応する領域によって、入出力電力における利得および位相に非線形な歪みを生じさせる。
第2のキャパシタ24から第3のキャパシタ25までの回路は、第1のキャパシタ23から第2のキャパシタ24までの回路と同様の構成であるので、同様な動作を行う。
第1および第2のダイオード20−1、20−2は、第1および第2のバイアス回路21−1、21−2によって、個別に調節されたバイアス電圧を印加されている。すなわち、第1のダイオード20−1の特性と、第2のダイオード20−2の特性とは、必ずしも同じである必要はない。また、第1のバイアス回路21−1が印加するバイアス電圧と、第2のバイアス回路21−2が印加するバイアス電圧とは、必ずしも同じである必要はない。さらに、第1のバイアス回路21−1における抵抗211−1と、第2のバイアス回路21−2における抵抗211−2とは、必ずしも同じである必要はない。
しかも、第1〜第3のキャパシタ23、24、25は、第1〜第2のバイアス回路21−1、21−2を直流的に分離しているので、2つのダイオード、2つのバイアス電圧および2つの抵抗の合計6つの構成要素をそれぞれ互いに独立なパラメータとして調整することができる。
これら6つのパラメータによる組み合わせを適宜に選択することで、増幅器4の入出力電力特性が有する非線形性が5次以上であっても、ダイオードリニアライザ2はこの非線形性ひずみを補償乃至軽減出来る。
このように、本発明の第3の実施の形態に係る増幅回路においても、複数のバイアス回路(21−1、21−2)は、複数のダイオード(20−1、20−2)にバイアス電圧をそれぞれ個別に印加するので、第1の実施の形態に係る増幅回路と同様の効果を奏する。
このように、本発明の第3の実施の形態に係る増幅回路においても、複数のバイアス回路(21−1、21−2)は、複数のダイオード(20−1、20−2)にバイアス電圧をそれぞれ個別に印加するので、第1の実施の形態に係る増幅回路と同様の効果を奏する。
(第4の実施形態)
図7は、本発明の第4の実施形態によるダイオードリニアライザ2の構成を示す図である。このダイオードリニアライザ2は、第1および第2のダイオード20−1、20−2と、第1および第2のバイアス回路21−1、21−2と、第1および第2のインダクタ22−1、22−2と、第1および第2のキャパシタ23、24とを具備する。第1のバイアス回路21−1は、抵抗211−1と、インダクタ212−1と、バイアス電源213−1とを具備する。第2のバイアス回路21−2は、抵抗211−2と、インダクタ212−2と、バイアス電源213−2とを具備する。
図7は、本発明の第4の実施形態によるダイオードリニアライザ2の構成を示す図である。このダイオードリニアライザ2は、第1および第2のダイオード20−1、20−2と、第1および第2のバイアス回路21−1、21−2と、第1および第2のインダクタ22−1、22−2と、第1および第2のキャパシタ23、24とを具備する。第1のバイアス回路21−1は、抵抗211−1と、インダクタ212−1と、バイアス電源213−1とを具備する。第2のバイアス回路21−2は、抵抗211−2と、インダクタ212−2と、バイアス電源213−2とを具備する。
これらの構成要素における接続関係について説明する。本実施形態では、互いに直列に接続されている2つのダイオード20−1、20−2を、主線路に対して並列に挿入している。より具体的には、まず、第1のキャパシタ23における一方の端部は、信号入力部1と、接続部3とに接続されている。第1のキャパシタ23における他方の端部は、第1のダイオード20−1におけるアノードと、第1のバイアス回路21−1に含まれる抵抗211−1における一方の端部とに接続されている。第1のダイオード20−1におけるカソードは、インダクタ22における一方の端部と、第2のキャパシタ24における一方の端部とに接続さている。インダクタ22における他方の端部は、接地されている。第2のキャパシタ24における他方の端部は、第2のバイアス回路21−2に含まれる抵抗211−2における一方の端部と、第2のダイオード20−2におけるアノードとに接続されている。第2のダイオード20−2におけるカソードは、接地されている。
抵抗211−1における他方の端部は、インダクタ212−1における一方の端部に接続されている。インダクタ212−1における他方の端部は、バイアス電源213−1における一方の端部に接続されている。バイアス電源213−1における他方の端部は、接地されている。
抵抗211−2における他方の端部は、インダクタ212−2における一方の端部に接続されている。インダクタ212−2における他方の端部は、バイアス電源213−2における一方の端部に接続されている。バイアス電源213−2における他方の端部は、接地されている。
本実施形態によるダイオードリニアライザ2の動作について説明する。第1のキャパシタ23から第1のダイオード20−1までの回路に注目すると、第1のダイオード20−1は、その基本特性のうち、第1のバイアス回路21−1によって印加されるバイアス電圧に対応する領域によって、入出力電力における利得および位相に非線形な歪みを生じさせる。
第2のキャパシタ24から第2のダイオード20−2までの回路は、第1のキャパシタ23から第1のダイオード20−1までの回路と同様の構成であるので、同様な動作を行う。
第1および第2のダイオード20−1、20−2は、第1および第2のバイアス回路21−1、21−2によって、個別に調節されたバイアス電圧を印加されている。すなわち、第1のダイオード20−1の特性と、第2のダイオード20−2の特性とは、必ずしも同じである必要はない。また、第1のバイアス回路21−1が印加するバイアス電圧と、第2のバイアス回路21−2が印加するバイアス電圧とは、必ずしも同じである必要はない。さらに、第1のバイアス回路21−1における抵抗211−1と、第2のバイアス回路21−2における抵抗211−2とは、必ずしも同じである必要はない。
しかも、第1および第2のキャパシタ23、24は、第1および第2のバイアス回路21−1、21−2を直流的に分離しているので、2つのダイオード、2つのバイアス電圧および2つの抵抗の合計6つの構成要素をそれぞれ互いに独立なパラメータとして調整することができる。
これら6つのパラメータによる組み合わせを適宜に選択することで、増幅器4の入出力電力特性が有する非線形性が5次以上であっても、ダイオードリニアライザ2はこの非線形性ひずみを補償乃至軽減出来る。
このように、本発明の第4の実施の形態に係る増幅回路においても、複数のバイアス回路(21−1、21−2)は、複数のダイオード(20−1、20−2)にバイアス電圧をそれぞれ個別に印加するので、第1の実施の形態に係る増幅回路と同様の効果を奏する。
このように、本発明の第4の実施の形態に係る増幅回路においても、複数のバイアス回路(21−1、21−2)は、複数のダイオード(20−1、20−2)にバイアス電圧をそれぞれ個別に印加するので、第1の実施の形態に係る増幅回路と同様の効果を奏する。
(第5の実施形態)
本発明の第5の実施形態によるダイオードリニアライザ2は、本発明の第1〜第4の実施形態によるダイオードリニアライザ2の構成を、技術的に矛盾しない範囲において組み合わせた物に等しい。すなわち、ダイオードの総数は2つ以上であっても構わない。これらのダイオード同士の接続は、並列と直列の組み合わせであっても構わない。これらのダイオードの主線路に対する接続は、並列と直列の組み合わせであっても構わない。ただし、これらのダイオードは、その総数と同数のバイアス回路によってそれぞれバイアス電圧を印加され、かつ、これらのバイアス回路はキャパシタによって直流的に分離されている必要がある。
本発明の第5の実施形態によるダイオードリニアライザ2は、本発明の第1〜第4の実施形態によるダイオードリニアライザ2の構成を、技術的に矛盾しない範囲において組み合わせた物に等しい。すなわち、ダイオードの総数は2つ以上であっても構わない。これらのダイオード同士の接続は、並列と直列の組み合わせであっても構わない。これらのダイオードの主線路に対する接続は、並列と直列の組み合わせであっても構わない。ただし、これらのダイオードは、その総数と同数のバイアス回路によってそれぞれバイアス電圧を印加され、かつ、これらのバイアス回路はキャパシタによって直流的に分離されている必要がある。
これらのダイオードと、これらのバイアス回路におけるバイアス電圧および抵抗とは、それぞれ互いに独立したパラメータとして調節可能である。これらのパラメータを適宜調節することによって、ダイオードリニアライザの後段に接続された増幅器4の入出力電力特性における非線形性が5次以上であっても、このゆがみを補償乃至軽減出来る。
1 信号入力部
2 ダイオードリニアライザ
20、20−1、20−2 ダイオード
21、21−1、21−2 バイアス回路
211、211−1、211−2 抵抗
212、212−1、212−2 インダクタ
213、213−1、213−2 バイアス電源
22、22−1、22−2 インダクタ
23、23−1、23−2 キャパシタ
24、24−1、24−2 キャパシタ
25 キャパシタ
3 接続部
4 増幅器
5 信号出力部
2 ダイオードリニアライザ
20、20−1、20−2 ダイオード
21、21−1、21−2 バイアス回路
211、211−1、211−2 抵抗
212、212−1、212−2 インダクタ
213、213−1、213−2 バイアス電源
22、22−1、22−2 インダクタ
23、23−1、23−2 キャパシタ
24、24−1、24−2 キャパシタ
25 キャパシタ
3 接続部
4 増幅器
5 信号出力部
Claims (7)
- 入出力電力特性において5次以上の非線形性を有する増幅器と、
前記増幅器の前段に接続されて、前記5次以上の非線形性を軽減するダイオードリニアライザと
を具備し、
前記ダイオードリニアライザは、
複数のダイオードと、
前記複数のダイオードにバイアス電圧をそれぞれ個別に印加する複数のバイアス回路と
を具備する
増幅回路。 - 請求項1に記載の増幅回路であって、
前記複数のバイアス回路を直流的に分離するキャパシタ
をさらに具備する
増幅回路。 - 請求項1または2に記載の増幅回路であって、
前記ダイオードリニアライザは、
入力信号を入力する信号入力部と、
前記増幅器に接続する接続部と、
前記信号入力部と、前記接続部とを接続する主線路と
を具備し、
前記複数のダイオードは、
前記主線路に対して直列に挿入されたダイオード
を具備する
増幅回路。 - 請求項1または2に記載の増幅回路であって、
前記ダイオードリニアライザは、
入力信号を入力する信号入力部と、
前記増幅器に接続する接続部と、
前記信号入力部と、前記接続部とを接続する主線路と
を具備し、
前記複数のダイオードは、
前記主線路に対して並列に挿入されたダイオード
を具備する
増幅回路。 - 請求項1〜4のいずれかに記載の増幅回路であって、
前記複数のダイオードは、
互いに並列に接続されたダイオード
を具備する
増幅回路。 - 請求項1〜4のいずれかに記載の増幅回路であって、
前記複数のダイオードは、
互いに直列に接続されたダイオード
を具備する
増幅回路。 - 請求項1〜6のいずれかに記載の増幅回路であって、
前記複数のバイアス回路のそれぞれは、
個別に調節可能な抵抗
を具備する
増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199237A JP2011055027A (ja) | 2009-08-31 | 2009-08-31 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199237A JP2011055027A (ja) | 2009-08-31 | 2009-08-31 | 増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011055027A true JP2011055027A (ja) | 2011-03-17 |
Family
ID=43943640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009199237A Pending JP2011055027A (ja) | 2009-08-31 | 2009-08-31 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011055027A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9899737B2 (en) | 2011-12-23 | 2018-02-20 | Sofant Technologies Ltd | Antenna element and antenna device comprising such elements |
JP6305657B1 (ja) * | 2017-03-28 | 2018-04-04 | 三菱電機株式会社 | ダイオードリニアライザ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002374213A (ja) * | 2001-06-12 | 2002-12-26 | Furukawa Electric Co Ltd:The | 歪補償回路 |
JP2004254095A (ja) * | 2003-02-20 | 2004-09-09 | Mitsubishi Electric Corp | 歪補償回路及び低歪半導体増幅器 |
JP2008048032A (ja) * | 2006-08-11 | 2008-02-28 | Hitachi Kokusai Electric Inc | 歪補償装置 |
-
2009
- 2009-08-31 JP JP2009199237A patent/JP2011055027A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002374213A (ja) * | 2001-06-12 | 2002-12-26 | Furukawa Electric Co Ltd:The | 歪補償回路 |
JP2004254095A (ja) * | 2003-02-20 | 2004-09-09 | Mitsubishi Electric Corp | 歪補償回路及び低歪半導体増幅器 |
JP2008048032A (ja) * | 2006-08-11 | 2008-02-28 | Hitachi Kokusai Electric Inc | 歪補償装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9899737B2 (en) | 2011-12-23 | 2018-02-20 | Sofant Technologies Ltd | Antenna element and antenna device comprising such elements |
JP6305657B1 (ja) * | 2017-03-28 | 2018-04-04 | 三菱電機株式会社 | ダイオードリニアライザ |
WO2018179087A1 (ja) * | 2017-03-28 | 2018-10-04 | 三菱電機株式会社 | ダイオードリニアライザ |
KR20190120290A (ko) * | 2017-03-28 | 2019-10-23 | 미쓰비시덴키 가부시키가이샤 | 다이오드 리니어라이저 |
CN110476353A (zh) * | 2017-03-28 | 2019-11-19 | 三菱电机株式会社 | 二极管线性化电路 |
US11031914B2 (en) | 2017-03-28 | 2021-06-08 | Mitsubishi Electric Corporation | Diode linearizer |
KR102329375B1 (ko) * | 2017-03-28 | 2021-11-19 | 미쓰비시덴키 가부시키가이샤 | 다이오드 리니어라이저 |
CN110476353B (zh) * | 2017-03-28 | 2024-02-20 | 三菱电机株式会社 | 二极管线性化电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101094050B1 (ko) | 다중 스위치를 갖는 동적 바이어스 공급장치 | |
US9876501B2 (en) | Switching power amplifier and method for controlling the switching power amplifier | |
CN107408924B (zh) | 通过共射共基电流导引的增强的放大器效率 | |
JP2011507445A (ja) | 出力回路網を最小にした3ウェイドハティ増幅器 | |
KR20120028295A (ko) | 저소모 증폭기 | |
CN105322894A (zh) | 具有低频损耗校正的包络跟踪 | |
JP6206979B2 (ja) | 効率が改善されたlincトランスミッタ | |
US9985588B2 (en) | Distortion correction in cascode power amplifiers | |
JP2006325096A (ja) | 高周波電力増幅器 | |
US9319003B2 (en) | Audio amplifier | |
US8179957B2 (en) | Quadrature pulse-width modulation methods and apparatus | |
CN102394581A (zh) | 全差分运算放大器 | |
JP2007134994A (ja) | 電力増幅器および増幅方法 | |
CN202586876U (zh) | 差频消除电路、脉冲宽度调制信号产生电路与放大器电路 | |
JP2011055027A (ja) | 増幅回路 | |
US10284152B2 (en) | Amplifier, audio signal output method, and electronic device | |
US7439801B2 (en) | Amplifier circuit with multiple power supplies | |
JP2010220195A (ja) | カレントコンベアベースの計器増幅器 | |
CN107172537B (zh) | 一种信号放大电路及功放设备 | |
US20160013759A1 (en) | Amplifier circuitry for envelope modulators, envelope modulators incorporating said amplifier circuitry and method of modulating a signal envelope | |
JP2013521689A5 (ja) | ||
JP2017011763A (ja) | 電源段及び出力供給信号を生成する方法 | |
KR20130061614A (ko) | 전력 증폭기 | |
JP2010213170A (ja) | 増幅装置 | |
JP2006211086A (ja) | 増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130807 |