JP4850755B2 - バイアス回路 - Google Patents
バイアス回路 Download PDFInfo
- Publication number
- JP4850755B2 JP4850755B2 JP2007055900A JP2007055900A JP4850755B2 JP 4850755 B2 JP4850755 B2 JP 4850755B2 JP 2007055900 A JP2007055900 A JP 2007055900A JP 2007055900 A JP2007055900 A JP 2007055900A JP 4850755 B2 JP4850755 B2 JP 4850755B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- bias
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
この発明の実施の形態1に係るバイアス回路について図1及び図2を参照しながら説明する。図1は、この発明の実施の形態1に係るバイアス回路の構成及び信号波形を示す図である。なお、以降では、各図中、同一符号は同一又は相当部分を示す。
この発明の実施の形態2に係るバイアス回路について図3を参照しながら説明する。図3は、この発明の実施の形態2に係るバイアス回路の具体的な構成を示す回路図である。
この発明の実施の形態3に係るバイアス回路について図4を参照しながら説明する。図4は、この発明の実施の形態3に係るバイアス回路の具体的な構成を示す回路図である。
Claims (1)
- 信号を増幅する増幅器と、
前記増幅器の出力を前記増幅器の入力に帰還する帰還回路と、
前記帰還回路の入力に電圧、電流のいずれかを加算する加算器と
を備え、
前記帰還回路は、前記増幅器の出力の全てを前記増幅器の入力に帰還し、
前記加算器は、
前記増幅器の出力側に接続された電流源と、
前記増幅器の出力側に接続され、前記電流源によるバイアス電流を電圧に変換する負荷抵抗とから構成され、
前記増幅器は、2段のトランジスタからなる差動型であり、
前記帰還回路は、前記増幅器の出力を前記増幅器の2段目のトランジスタの入力に帰還する
ことを特徴とするバイアス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007055900A JP4850755B2 (ja) | 2007-03-06 | 2007-03-06 | バイアス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007055900A JP4850755B2 (ja) | 2007-03-06 | 2007-03-06 | バイアス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008219611A JP2008219611A (ja) | 2008-09-18 |
JP4850755B2 true JP4850755B2 (ja) | 2012-01-11 |
Family
ID=39839096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007055900A Expired - Fee Related JP4850755B2 (ja) | 2007-03-06 | 2007-03-06 | バイアス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4850755B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6187444B2 (ja) * | 2014-03-20 | 2017-08-30 | 株式会社村田製作所 | 電力増幅モジュール |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3024714B2 (ja) * | 1991-11-06 | 2000-03-21 | 日本電信電話株式会社 | リミッタ増幅器 |
JPH11340760A (ja) * | 1998-05-28 | 1999-12-10 | Fuji Film Microdevices Co Ltd | 可変利得増幅回路 |
-
2007
- 2007-03-06 JP JP2007055900A patent/JP4850755B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008219611A (ja) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4834347B2 (ja) | 定電流回路 | |
WO2001097374A1 (fr) | Circuit amplificateur | |
JPS59171B2 (ja) | 電子切替回路 | |
US9136806B2 (en) | Amplifier circuit | |
JP2615269B2 (ja) | 差動増幅器のオフセット低減回路 | |
JP4850755B2 (ja) | バイアス回路 | |
JP2002257869A (ja) | 電流検出回路 | |
US20040135627A1 (en) | Current feedback circuit and feedback amplifier using the same | |
JP2011061611A (ja) | 演算増幅器 | |
JP2009089225A (ja) | 利得可変増幅装置 | |
US6275102B1 (en) | Distortion correction loop for amplifier circuits | |
US6621337B2 (en) | Power-efficient amplifier circuit and process for power-efficient amplification of a signal | |
JP2008016927A (ja) | 増幅回路 | |
JP2018174380A (ja) | 信号増幅器 | |
JP5320503B2 (ja) | 増幅回路 | |
US7504880B1 (en) | Amplifier circuit | |
US9985589B2 (en) | System and method for improving total harmonic distortion of an amplifier | |
JP4559908B2 (ja) | 演算増幅器 | |
US7737758B2 (en) | Level shift circuit | |
JP3922906B2 (ja) | 広帯域差動増幅回路 | |
JP2008011051A (ja) | 差動演算増幅器 | |
JP2011055027A (ja) | 増幅回路 | |
JP4878227B2 (ja) | Pwm回路 | |
JP5492488B2 (ja) | D級増幅器 | |
JP5060890B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |