JP4878227B2

JP4878227B2 - Ｐｗｍ回路

Info

Publication number: JP4878227B2
Application number: JP2006176357A
Authority: JP
Inventors: 純一町田
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2006-06-27
Filing date: 2006-06-27
Publication date: 2012-02-15
Anticipated expiration: 2026-06-27
Also published as: JP2008010925A

Description

本発明は、スイッチングアンプ（Ｄ級アンプ）等の前段に用いられるＰＷＭ（パルス幅変調）回路に関し、特に、差動信号を基準信号と比較し、この比較の結果に応じてパルス幅変調信号を生成するＰＷＭ回路などに関するものである。

従来、スイッチングアンプ等の前段に使用されるＰＷＭ回路としては、図８に示すものが知られている（例えば、特許文献１参照）。
ここで、スイッチングアンプでは、アナログの差動信号によると、同相ノイズをキャンセルできたりすることから、その差動信号を取り扱うことができる差動アンプを用いている。

そこで、従来のスイッチングアンプに用いられるＰＷＭ回路では、図８に示すように差動アンプ１１から出力される差動信号を、基準信号である三角波と比較器１２、１３によりそれぞれ比較し、それらの比較結果からパルス幅変調信号（以下、ＰＷＭ信号）ＰＯＵＴ、ＮＯＵＴを得ている。
図９は、差動アンプ１１からの差動出力信号Ｐ、Ｎと、三角波からなる基準信号ＲＥＦと、差動出力信号Ｐ、Ｎおよび基準信号ＲＥＦの動作点となるコモン電圧信号ＶＣＯＭの関係を示す。図１０は、図９の部分的な拡大図である。

次に、図８に示すＰＷＭ回路の動作例について、図１０を参照して説明する。
図８の比較器１２では、差動アンプ１１からの差動出力信号のうちの非反転出力信号Ｐと三角波からなる基準信号ＲＥＦとを比較し、この比較に応じて図１０に示すような非反転ＰＷＭ信号ＰＯＵＴを生成して出力する。すなわち、非反転ＰＷＭ信号ＰＯＵＴは、非反転出力信号Ｐが基準信号ＲＥＦよりも大きいときはＨレベルとなり、非反転出力信号Ｐが基準信号ＲＥＦよりも小さいときはＬレベルとなる。

一方、比較器１３では、差動アンプ１１からの差動出力信号のうちの反転出力信号Ｎと三角波からなる基準信号ＲＥＦとを比較し、この比較に応じて図１０に示すような反転ＰＷＭ信号ＮＯＵＴを生成して出力する。すなわち、反転ＰＷＭ信号ＮＯＵＴは、反転出力信号Ｎが基準信号ＲＥＦよりも大きいときはＨレベルとなり、反転出力信号Ｎが基準信号ＲＥＦよりも小さいときはＬレベルを出力する。

この従来のＰＷＭ回路では、上記の動作において、差動アンプ１１から出力される差動信号にノイズが重畳されない場合には、図１０に示すように正確な比較結果を得ることができる。
米国特許６６１４２９７Ｂ２

しかし、従来のＰＷＭ回路では、差動アンプ１１から出力される差動信号Ｐ、Ｎに対して、例えば、図１１に示すような同相ノイズが重畳された場合には、以下のような事態が発生する。
すなわち、その差動信号のうちの反転出力信号Ｎと基準信号ＲＥＦとの比較結果である、比較器１３から出力される反転ＰＷＭ信号ＮＯＵＴは、同相ノイズが重畳されない場合と同様になり、その同相ノイズの重畳による影響を受けない。

一方、その差動信号のうちの非反転出力信号Ｐと基準信号ＲＥＦとの比較結果である、比較器１２から出力される非反転ＰＷＭ信号ＰＯＵＴは、図１１に示すように、ＨレベルからＬレベルに切り替わるタイミングが、同相ノイズが重畳されたことにより、時刻ｔ１から時刻ｔ２に移動する。このため、非反転ＰＷＭ信号ＰＯＵＴは、時刻ｔ２から時刻ｔ１の期間における同相ノイズに起因する誤差が発生し、正確な比較結果が得られないという不具合が発生する。

このような不具合は、同相ノイズが差動アンプ１１から出力される差動信号のうちの反転出力信号Ｎと三角波からなる基準信号ＲＥＦ交点付近ａに重畳された時も同様に発生することになる。
そこで、本発明の目的は、上記の点に鑑み、差動アンプから出力される差動信号に同相ノイズが重畳される場合に、これに伴う比較誤差を防止できるＰＷＭ回路を提供することにある。

上記の課題を解決し本発明の目的を達成するために、本発明は以下のような構成からなる。

請求項１に係る発明は、差動入力信号のうちの非反転入力信号と三角波からなる基準信号とを入力し、前記基準信号を定数倍した信号を生成し、前記非反転入力信号とその定数倍させた信号とを加算させて第１の和信号を生成する第１の加算手段と、前記非反転入力信号と前記差動信号のコモン電圧信号を入力し、前記コモン電圧信号を定数倍にした信号を生成し、前記非反転入力信号とその定数倍させた信号とを加算させて第２の和信号を生成する第２の加算手段と、前記差動入力信号のうちの反転入力信号と前記基準信号を入力し、前記基準信号を定数倍にした信号を生成し、前記反転入力信号とその定数倍させた信号とを加算させて第３の和信号を生成する第３の加算手段と、前記反転入力信号と前記コモン電圧信号を入力し、前記コモン電圧信号を定数倍にした信号を生成し、前記反転入力信号とその定数倍させた信号とを加算させて第４の和信号を生成する第４加算手段と、前記生成された第２の和信号と前記生成された第３の和信号を比較し、この比較に応じて非反転ＰＷＭ信号を生成して出力する第１の比較手段と、前記生成された第１の和信号と前記生成された第４の和信号を比較し、この比較に応じて反転ＰＷＭ信号を生成して出力する第２の比較手段と、を備えるようにした。
請求項２に係る発明は、請求項１に記載のＰＷＭ回路を含むスイッチングアンプにおいて、前記ＰＷＭ回路の前段に、差動信号を所定倍に増幅し前記差動入力信号を生成する差動増幅手段を備えるようにした。

このような構成からなる本発明によれば、入力される差動信号に重畳される同相ノイズを除去できるので、差動信号に同相ノイズが重畳されるような事態が発生した場合でも、正確な比較結果を得ることができる。

以下、本発明の実施の形態を、図面を参照して説明する。
（第１実施形態）
本発明のＰＷＭ回路の第１実施形態の構成について、図１を参照して説明する。
この第１実施形態に係るＰＷＭ回路は、図１に示すように、第１差信号生成回路２１と、第２差信号生成回路２２と、第３差信号生成回路２３と、第１比較器２４と、第２比較器２５とを備えている。

第１差信号生成回路２１は、差動信号Ｐ、Ｎを入力し、この入力した差動信号の非反転入力信号Ｐからその反転入力信号Ｎを減算させて差信号Ｄ１を生成し、これを出力するようになっている。
第２差信号生成回路２２は、三角波からなる基準信号Ａとこの基準信号Ａを反転させた反転信号Ｂとを入力し、この入力される基準信号Ａから反転信号Ｂを減算させて差信号Ｄ２を生成し、これを出力するようになっている。

第３差信号生成回路２３は、基準信号Ａと反転信号Ｂとを入力し、この入力される反転信号Ｂから基準信号Ａを減算させて差信号Ｄ３を生成し、これを出力するようになっている。
第１比較器２４は、第１差信号生成回路２１で生成された差信号Ｄ１のレベルと、第２差信号生成回路２２で生成された差信号Ｄ２のレベルとを比較し、この比較に応じて非反転ＰＷＭ信号ＰＯＵＴを生成して出力するようになっている。

第２比較器２５は、第１差信号生成回路２１で生成された差信号Ｄ１のレベルと、第２差信号生成回路２３で生成された差信号Ｄ３のレベルとを比較し、この比較に応じて反転ＰＷＭ信号ＮＯＵＴを生成して出力するようになっている。
次に、このような構成からなる第１実施形態の動作例について、図１および図２を参照して説明する。

いま、第１差信号生成回路２１に、図２に示すような差動信号Ｐ、Ｎが入力され、その差動信号Ｐ、Ｎに対して図示のように同相ノイズが重畳されているものとする。図２において、コモン電圧信号ＶＣＯＭは、差動信号Ｐ、Ｎなどに共通の中心電圧である。
第１差動信号生成回路２１は、その入力された差動信号の非反転入力信号Ｐからその反転入力信号Ｎを減算させ、図２に示すような差信号Ｄ１を生成して出力する。この出力された差動信号Ｄ１は、比較器２４、２５にそれぞれ入力される。

また、第２差信号生成回路２２には、図２に示すように、三角波からなる基準信号Ａとこの基準信号Ａを反転させた反転信号Ｂとが入力される。第２差動信号生成回路２２は、その入力される基準信号Ａから反転信号Ｂを減算し、図２に示すような差信号Ｄ２が生成して出力する。この出力された差信号Ｄ２は、第１比較器２４にその基準信号として入力される。

さらに、第３差信号生成回路２３には、基準信号Ａと反転信号Ｂとが入力される。第３差動信号生成回路２３は、その入力される反転信号Ｂから基準信号Ａを減算し、図２に示すような差信号Ｄ３を生成して出力する。この出力された差信号Ｄ３は、第２比較器２５にその基準信号として入力される。
第１比較器２４は、その入力された差信号Ｄ１のレベルと、その入力された差信号Ｄ２のレベルとを比較し、この比較に応じて図２に示すような非反転ＰＷＭ信号ＰＯＵＴを生成して出力する。すなわち、図２に示すように、差信号Ｄ１のレベルが差信号Ｄ２のレベルを上回る場合には、非反転ＰＷＭ信号ＰＯＵＴは「Ｈ」レベルとなり、逆に、差信号Ｄ１のレベルが差信号Ｄ２のレベルを下回る場合には、非反転ＰＷＭ信号ＰＯＵＴは「Ｌ」レベルとなる。

第２比較器２５は、その入力された差信号Ｄ１のレベルと、その入力された差信号Ｄ３のレベルとを比較し、この比較に応じて図２に示すような反転ＰＷＭ信号ＮＯＵＴを生成して出力する。すなわち、図２に示すように、差信号Ｄ１のレベルが差信号Ｄ３のレベルを上回る場合には、反転ＰＷＭ信号ＮＯＵＴは「Ｌ」レベルとなり、逆に、差信号Ｄ１のレベルが差信号Ｄ３のレベルを下回る場合には、反転ＰＷＭ信号ＮＯＵＴは「Ｈ」レベルとなる。

これらの動作により、第１実施形態では、従来のＰＷＭ回路で得られる比較結果と同じ比較結果が得られる。
また、第１実施形態では、第１差信号生成回路２１で非反転入力信号Ｐから反転入力信号Ｎを減算させて差信号Ｄ１を生成し、この差信号Ｄ１を用いるので、同相ノイズが除去され、正確な比較結果を得ることができる。

（第２実施形態）
第１実施形態では、図１に示すように、上記のような差信号Ｄ１〜Ｄ３をそれぞれ生成するために差信号生成回路２１〜２３を用いるようにした。この場合には、図２に示すように０〔Ｖ〕以下の電圧を扱う必要があるので、電源として正電源の他に負電源を必要とする。
そこで、第２実施形態は、負電源を必要とせずに、正電源だけで動作させることができるようにした。このため、第２実施形態は、図３に示すように、第１加算回路４１と、第２加算回路４２と、第３加算回路４３と、第４加算回路４４と、第１比較器４５と、第２比較器４６とを備えるようにした。

第１加算回路４１は、入力される差動信号のうちの非反転入力信号Ｐと三角波からなる基準信号Ａとを入力し、その両信号を加算させて和信号Ｓ１を生成し、これを出力するようになっている。
第２加算回路４２は、入力される非反転入力信号Ｐと基準信号Ａを反転させた反転信号Ｂとを入力し、その両信号を加算させて和信号Ｓ２を生成し、これを出力するようになっている。
第３加算回路４３は、入力される差動信号のうちの反転入力信号Ｎと基準信号Ａとを入力し、その両信号を加算させた和信号Ｓ３を生成し、これを出力するようになっている。

第４加算回路４４は、入力される差動信号のうちの反転入力信号Ｎと反転信号Ｂとを入力し、その両信号を加算させた和信号Ｓ４を生成し、これを出力するようになっている。
第１比較器４５は、第２加算回路４２で生成された和信号Ｓ２と第３加算回路４３で生成された和信号Ｓ３を比較し、この比較に応じて非反転ＰＷＭ信号ＰＯＵＴを生成して出力するようになっている。この比較動作は、図１の第１比較器２４の比較動作と同様であり、和信号Ｓ２が第１比較器２４に入力される差信号Ｄ１に対応し、和信号Ｓ３が第１比較器２４に入力される差信号Ｄ２に対応する。

第２比較器４６は、第１加算回路４１で生成された和信号Ｓ１と第４加算回路４４で生成された和信号Ｓ４を比較し、この比較に応じて反転ＰＷＭ信号ＮＯＵＴを生成して出力するようになっている。この比較動作は、図１の第２比較器２５の比較動作と同様であり、和信号Ｓ１が第２比較器２５に入力される差信号Ｄ１に対応し、和信号Ｓ４が第２比較器２５に入力される差信号Ｄ３に対応する。

次に、図３に示す第２加算回路４２、第３加算回路４３、および第１比較器４５の具体的な回路構成について、図４を参照して説明する。
第２加算回路４２は、図４に示すように、Ｎ型のＭＯＳトランジスタ５１、５２とから構成され、電流源５５を含んでいる。そして、ＭＯＳトランジスタ５１のゲートに差動信号（差動電圧）Ｐが入力され、ＭＯＳトランジスタ５２のゲートに基準信号（基準電圧）Ａを反転させた反転信号（反転電圧）Ｂが入力されるようになっている。

第３加算回路４３は、Ｎ型のＭＯＳトランジスタ５３、５４とから構成され、電流源５５を含んでいる。そして、ＭＯＳトランジスタ５３のゲートに差動信号（差動電圧）Ｎが入力され、ＭＯＳトランジスタ５４のゲートに基準信号（基準電圧）Ａが入力されるようになっている。
第１比較器４５は、Ｐ型のＭＯＳトランジスタからなるカレントミラー回路５６と、２つの電流源５７、５８と、Ｐ型とＮ型のＭＯＳトランジスタからなるインバータ回路５９とを備え、インバータ回路５９の出力端子から非反転ＰＷＭ信号ＰＯＵＴを取り出すようになっている。

次に、図４の回路の各部の動作について説明する。
第２加算回路４２では、ＭＯＳトランジスタ５１のゲートに差動電圧Ｐが入力され、ＭＯＳトランジスタ５２のゲートに基準電圧Ａを反転させた反転電圧Ｂが入力される。このため、ＭＯＳトランジスタ５１にはその差動電圧Ｐに応じた電流が流れ、ＭＯＳトランジスタ５２には反転電圧Ｂに応じた電流が流れ、第２加算回路４２にはその両電流が加算された電流が流れる。その加算電流量は、差動電圧Ｐと反転電圧Ｂとの加算電圧値に相当する。

また、第３加算回路４３では、ＭＯＳトランジスタ５３のゲートに差動電圧Ｎが入力され、ＭＯＳトランジスタ５４のゲートに基準電圧Ａが入力される。このため、ＭＯＳトランジスタ５３にはその差動電圧Ｎに応じた電流が流れ、ＭＯＳトランジスタ５４には基準電圧Ａに応じた電流が流れ、第３加算回路４３にはその両電流が加算された電流が流れる。その加算電流量は、差動電圧Ｎと基準電圧Ａとの加算電圧値に相当する。

ここで、第１比較器４５のカレントミラー回路５６を構成する２つのＭＯＳトランジスタには、電流源５７、５８により同じ電流が流れようとする。しかし、加算回路４２、４３に流れることにより、その２つのＭＯＳトランジスタに流れる電流が異なるので、インバータ回路５９の入力電圧Ｖａが変化する。
たとえば、加算回路４２に流れる電流が加算回路４３に流れる電流に対して大きな場合には、その入力電圧Ｖａが下がり、インバータ回路５９の出力ＰＯＵＴは「Ｈ」レベルとなる。一方、加算回路４２に流れる電流が加算回路４３に流れる電流に対して小さな場合には、その入力電圧Ｖａが上がり、インバータ回路５９の出力ＰＯＵＴは「Ｌ」レベルとなる。

なお、図３に示す第１加算回路４１、第４加算回路４４、および第２比較器４６の具体的な回路構成についても、図４と同様である。
以上のように、この第２実施形態では、第１実施形態のように信号の差を生成する回路に置き換えて、信号の和を生成する加算回路４１〜４４で構成するようにしたので、正電源のみで動作させることができ、負電源は不要となる。
また、この第２実施形態では、比較器４５、４６における比較対象の２つの信号に入力差動信号Ｐ、Ｎが含まれているので、同相ノイズを除去することができ、正確な比較結果を得ることができる。

（第３実施形態）
本発明のＰＷＭ回路の第３実施形態の構成について、図５を参照して説明する。
ＰＷＭ回路では、一般に、比較器で比較する際の基準信号として三角波が使用される。そして、第１実施形態や第２実施形態では、基準信号Ａとして三角波を使用し、さらにその基準信号Ａを反転させた反転信号Ｂとしてその三角波を反転させた信号を生成する必要がある。
第３実施形態は、基準信号Ａのみを使用するようにし、反転信号Ｂの生成が不要なものであり、図５に示すように、第１差信号生成回路３１と、第２差信号生成回路３２と、第３差信号生成回路３３と、第１比較器３４と、第２比較器３５とを備えるようにした。

第１差動信号生成回路３１は、差動信号Ｐ、Ｎを入力し、この入力した差動信号の非反転入力信号Ｐからその反転入力信号Ｎを減算させて差信号Ｄ１を生成し、これを出力するようになっている。
第２差信号生成回路３２は、三角波からなる基準信号Ａと差動信号のコモン電圧信号ＶＣＯＭとを入力し、この入力した基準信号Ａからコモン電圧信号ＶＣＯＭを減算させ、これを定数倍（例えば２倍）した差信号Ｄ４を生成して出力するようになっている。

第３差信号生成回路３３は、コモン電圧信号ＶＣＯＭと基準信号Ａとを入力し、この入力したコモン電圧信号ＶＣＯＭから基準信号Ａを減算させ、これを定数倍（例えば２倍）した差信号Ｄ５を生成して出力するようになっている。
第１比較器３４は、第１差信号生成回路３１で生成された差信号Ｄ１と第２差信号生成回路３２で生成された差信号Ｄ４を比較し、この比較に応じて非反転ＰＷＭ信号ＰＯＵＴを生成するようになっている。
第２比較器３５は、第１差信号生成回路３１で生成された差信号Ｄ１と第３差信号生成回路３３で生成された差信号Ｄ５を比較し、この比較に応じて反転ＰＷＭ信号ＮＯＵＴを生成するようになっている。

次に、このような構成からなる第３実施形態の動作例について、図５および図６を参照して説明する。
いま、第１差信号生成回路３１に、図５に示すような差動信号Ｐ、Ｎが入力され、その差動信号Ｐ、Ｎに対して図示のように同相ノイズが重畳されているものとする。
第１差動信号生成回路３１は、その入力された差動信号の非反転入力信号Ｐからその反転入力信号Ｎを減算させ、図６に示すような差信号Ｄ１を生成して出力する。この出力された差動信号Ｄ１は、比較器３４、３５にそれぞれ入力される。

第２差信号生成回路３２は、三角波からなる基準信号Ａと差動信号のコモン電圧信号ＶＣＯＭとを入力し、この入力した基準信号Ａからコモン電圧信号ＶＣＯＭを減算させ、これを定数倍（例えば２倍）した差信号Ｄ４を生成して出力する（図６参照）。この出力された差信号Ｄ４は、第１比較器３４にその基準信号として入力される。
第３差信号生成回路３３は、コモン電圧信号ＶＣＯＭと基準信号Ａとを入力し、この入力したコモン電圧信号ＶＣＯＭから基準信号Ａを減算させ、これを定数倍（例えば２倍）した差信号Ｄ５を生成して出力する（図６参照）。この出力された差信号Ｄ５は、第２比較器３５にその基準信号として入力される。

第１比較器３４は、第１差信号生成回路３１で生成された差信号Ｄ１と第２差信号生成回路３２で生成された差信号Ｄ４を比較し、この比較に応じて図６に示すような非反転ＰＷＭ信号ＰＯＵＴを生成して出力する。すなわち、図６に示すように、差信号Ｄ１のレベルが差信号Ｄ４のレベルを上回る場合には、非反転ＰＷＭ信号ＰＯＵＴは「Ｈ」レベルとなり、逆に、差信号Ｄ１のレベルが差信号Ｄ４のレベルを下回る場合には、非反転ＰＷＭ信号ＰＯＵＴは「Ｌ」レベルとなる。

第２比較器３５は、第１差信号生成回路３１で生成された差信号Ｄ１と第３差信号生成回路３３で生成された差信号Ｄ５を比較し、この比較に応じて図６に示すような反転ＰＷＭ信号ＮＯＵＴを生成して出力する。すなわち、図６に示すように、差信号Ｄ１のレベルが差信号Ｄ５のレベルを上回る場合には、反転ＰＷＭ信号ＮＯＵＴは「Ｌ」レベルとなり、逆に、差信号Ｄ１のレベルが差信号Ｄ５のレベルを下回る場合には、反転ＰＷＭ信号ＮＯＵＴは「Ｈ」レベルとなる。
これらの動作により、第３実施形態では、従来のＰＷＭ回路で得られる比較結果と同じ比較結果が得られる。
また、第３実施形態では、差信号生成回路３１で非反転入力信号Ｐから反転入力信号Ｎを減算させて差信号Ｄ１を生成し、この差信号Ｄ１を用いるので、同相ノイズが除去され、正確な比較結果を得ることができる。

（第４実施形態）
第３実施形態では、図５に示すように、上記のような差信号Ｄ１、Ｄ４、Ｄ５をそれぞれ生成するために差信号生成回路３１〜３３を用いるようにした。この場合には、図６に示すように０〔Ｖ〕以下の電圧を扱う必要があるので、電源として正電源の他に負電源を必要とする。
そこで、第４実施形態は、負電源を必要とせずに、正電源だけで動作させることができるようにした。このため、第４実施形態は、図７に示すように、第１加算回路６１と、第２加算回路６２と、第３加算回路６３と、第４加算回路６４と、第１比較器６５と、第２比較器６６とを備えている。

第１加算回路６１は、差動信号のうちの非反転入力信号Ｐと三角波からなる基準信号Ａを入力し、基準信号Ａを定数倍（例えば２倍）にした信号を生成し、非反転入力信号Ｐとその定数倍させた信号とを加算させて和信号Ｓ１１を生成して出力するようになっている。
第２加算回路６２は、差動信号のうちの非反転入力信号Ｐと差動信号のコモン電圧信号ＶＣＯＭを入力し、コモン電圧信号ＶＣＯＭを定数倍（例えば２倍）にした信号を生成し、非反転入力信号Ｐとその定数倍させた信号とを加算させて和信号Ｓ１２を生成して出力するようになっている。

第３加算回路６３は、差動信号のうちの反転入力信号Ｎと三角波からなる基準信号Ａを入力し、基準信号Ａを定数倍（例えば２倍）にした信号を生成し、反転入力信号Ｎとその定数倍させた信号とを加算させて和信号Ｓ１３を生成して出力するようになっている。
第４加算回路６４は、差動信号のうちの反転入力信号Ｎと差動信号のコモン電圧信号ＶＣＯＭを入力し、コモン電圧信号ＶＣＯＭを定数倍（例えば２倍）にした信号を生成し、反転入力信号Ｎとその定数倍させた信号とを加算させて和信号Ｓ１４を生成して出力するようになっている。

第１比較器６５は、第２加算回路６２で生成された和信号Ｓ１２と第３加算回路６３で生成された和信号Ｓ１３を比較し、この比較に応じて非反転ＰＷＭ信号ＰＯＵＴを生成して出力するようになっている。この比較動作は、図５の第１比較器３４の比較動作と同様であり、和信号Ｓ１２が第１比較器３４に入力される差信号Ｄ１に対応し、和信号Ｓ１３が第１比較器３４に入力される差信号Ｄ４に対応する。

第２比較器６６は、第１加算回路６１で生成された和信号Ｓ１１と第４加算回路６４で生成された和信号Ｓ１４を比較し、この比較に応じて反転ＰＷＭ信号ＮＯＵＴを生成して出力するようになっている。この比較動作は、図５の第２比較器３５の比較動作と同様であり、和信号Ｓ１１が第２比較器３５に入力される差信号Ｄ１に対応し、和信号Ｓ１４が第２比較器３５に入力される差信号Ｄ５に対応する。

次に、図７に示す第２加算回路６２、第３加算回路６３、および第１比較器６５の具体的な構成は、図４に示す回路によって実現できる。
すなわち、図４に示す加算回路４２、４３、および比較器４５を、加算回路６２、６３、および比較器６５に置き換えれば良い。ただし、加算回路４２、４３では、トランジスタ５２、５４のサイズを、トランジスタ５１、５３のサイズの所望の定数倍（例えば２倍）にするようにし、トランジスタ５２、５４に定数倍の電流を流す必要がある。

以上のように、この第４実施形態においても比較対象の２つの信号に入力信号Ｐ及びＮが含まれているため、同相ノイズを除去することができ、正確な比較結果を得ることができる。
また、この第４実施形態においては、基準信号の反転信号を必要とせず、また、新たに必要とされる信号もないので、回路規模の削減にも大きく寄与できる。

（その他の実施形態）
上記の第１〜第４の各実施形態のＰＷＭ回路は、特許文献１に記載のようなスイッチングアンプに適用できる。
このように、スイッチングアンプが各実施形態のＰＷＭ回路を含む場合には、各実施形態のＰＷＭ回路の前段に、差動信号を所定倍に増幅しその各ＰＷＭ回路に供給する差動入力信号Ｐ、Ｎを生成する差動増幅回路をさらに備えるようにしている。

本発明のＰＷＭ回路の第１実施形態の構成を示すブロック図である。その第１実施形態の各部の波形例を示す波形図である。本発明のＰＷＭ回路の第２実施形態の構成を示すブロック図である。その第２実施形態の具体的な構成を示す回路図である。本発明のＰＷＭ回路の第３実施形態の構成を示すブロック図である。その第３実施形態の各部の波形例を示す波形図である。本発明のＰＷＭ回路の第４実施形態の構成を示すブロック図である。従来のＰＷＭ回路を示す回路図である。従来回路の各部の波形例を示す波形図である。図９の部分的な拡大図である。従来回路の不具合を説明するために、その各部の波形例を示す波形図である。

符号の説明

Ｐ非反転入力信号
Ｎ反転入力信号
Ａ基準信号（三角波）
Ｂ基準信号の反転信号
ＶＣＯＭコモン電圧信号
Ｄ１〜Ｄ５差信号
Ｓ１〜Ｓ４和信号
Ｓ１１〜Ｓ１４和信号
２１〜２３差信号生成回路
２４、２５比較器
３１〜３３差信号生成回路
３４、３５比較器
４１〜４４加算回路
４５、４６比較器
６１〜６４加算回路
６５、６６比較器

Claims

差動入力信号のうちの非反転入力信号と三角波からなる基準信号とを入力し、前記基準信号を定数倍した信号を生成し、前記非反転入力信号とその定数倍させた信号とを加算させて第１の和信号を生成する第１の加算手段と、
前記非反転入力信号と前記差動信号のコモン電圧信号を入力し、前記コモン電圧信号を定数倍にした信号を生成し、前記非反転入力信号とその定数倍させた信号とを加算させて第２の和信号を生成する第２の加算手段と、
前記差動入力信号のうちの反転入力信号と前記基準信号を入力し、前記基準信号を定数倍にした信号を生成し、前記反転入力信号とその定数倍させた信号とを加算させて第３の和信号を生成する第３の加算手段と、
前記反転入力信号と前記コモン電圧信号を入力し、前記コモン電圧信号を定数倍にした信号を生成し、前記反転入力信号とその定数倍させた信号とを加算させて第４の和信号を生成する第４加算手段と、
前記生成された第２の和信号と前記生成された第３の和信号を比較し、この比較に応じて非反転ＰＷＭ信号を生成して出力する第１の比較手段と、
前記生成された第１の和信号と前記生成された第４の和信号を比較し、この比較に応じて反転ＰＷＭ信号を生成して出力する第２の比較手段と、
を備えたことを特徴とするＰＷＭ回路。
請求項１に記載のＰＷＭ回路を含むスイッチングアンプにおいて、前記ＰＷＭ回路の前段に、差動信号を所定倍に増幅し前記差動入力信号を生成する差動増幅手段を備えたことを特徴とするスイッチングアンプ。