JP4710298B2 - D級増幅器 - Google Patents
D級増幅器 Download PDFInfo
- Publication number
- JP4710298B2 JP4710298B2 JP2004297579A JP2004297579A JP4710298B2 JP 4710298 B2 JP4710298 B2 JP 4710298B2 JP 2004297579 A JP2004297579 A JP 2004297579A JP 2004297579 A JP2004297579 A JP 2004297579A JP 4710298 B2 JP4710298 B2 JP 4710298B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- resistor
- triangular wave
- integrator
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/78—A comparator being used in a controlling circuit of an amplifier
Description
また、従来のデジタル信号処理回路を用いたデジタル増幅回路としては、デジタル入力信号の量子化誤差を周波数整形するノイズシェーパと、ノイズシェーパの出力であるPCM(Pulse Code Modulation)信号をPWM(Pulse Width Modulation)信号に変換する変換器と、変換器の出力信号の直線性を補償する論理回路と、論理回路の出力によって制御されるスイッチと、スイッチによって電源に入力側が接続されるフィルタとを備えるものがある(例えば、特許文献2参照)。
この無信号時の損失を回避するために上記特許文献1では、無信号時に出力増幅素子をオフとする技術が記載されている。しかし、上記特許文献1に記載されている従来のパルス幅変調増幅器では、インピーダンス変換及び直流電圧カットのためにトランスが必要となり、装置の大型化及びコスト上昇を招いているという問題点がある。さらに、上記特許文献1に記載されている従来のパルス幅変調増幅器では、比較器において単純な三角波と入力信号とを比較しているので、出力信号の歪みが大きいという問題点もある。
また、本発明は、トランスを用いることなく、低歪みであって電力損失の少ないD級増幅器を提供するものである。
また、本発明は、出力における直流電圧成分をほぼゼロボルトにすることができるD級増幅器を提供するものである。
本発明によれば、アナログ入力信号の積分値と三角波と遅延回路の出力とを合成してその合成結果をコンパレータで比較し、それらの比較結果を入力側にフィードバックすると共に本D級増幅器の出力(PWM出力)とすることができる。これらにより、本発明によれば、例えば本D級増幅器の出力(プラス側出力及びマイナス側出力)にローパスフィルタを介して負荷(スピーカなど)を接続することにより、トランスを用いることなく、出力における直流電圧成分をほぼゼロボルトにすることができ、低歪みであって電力損失の少ないD級増幅器を提供することができる。また、本発明では、アナログ入力信号をなすプラス側入力信号とマイナス側入力信号との差分を積分器により積分するので、より高精度にアナログ入力信号を差動増幅することができる。
本発明によれば、合成回路において、アナログ入力信号の積分値と三角波とを合成し、またアナログ入力信号の積分値と逆相三角波とを合成し、それらの合成結果をコンパレータで比較し、それらの比較結果を入力側にフィードバックすると共に本D級増幅器の出力(PWM出力)とすることができる。さらに、本発明における合成回路は、複数の抵抗のみで構成することができる。そして、前記合成回路の抵抗とコンパレータの入力容量とによって、そのコンパレータに入力される信号相互間に位相差を生じさせることができる。この位相差は、請求項1に係る発明の遅延回路によって生じる位相差(コンパレータに入力される信号相互間の位相差)と同様な機能を有する。これらにより、本発明によれば、例えば本D級増幅器の出力(プラス側出力及びマイナス側出力)にローパスフィルタを介して負荷(スピーカなど)を接続することにより、トランスを用いることなく、出力における直流電圧成分をほぼゼロボルトにすることができ、低歪みであって電力損失の少ないD級増幅器を提供することができる。また本発明では、アナログ入力信号をなすプラス側入力信号とマイナス側入力信号との差分を積分器により積分するので、より高精度にアナログ入力信号を差動増幅することができる。さらに本発明は、合成回路を複数の抵抗のみで構成できるので、簡便な構成であって製造し易いD級増幅器を提供することができる。
本発明によれば、合成回路をなす複数の抵抗の抵抗値それぞれについて、第1コンパレータに接続されるものと、第2コンパレータに接続されるものとで、異なる値となる。これにより、合成回路の抵抗とコンパレータの入力容量とによって、第1コンパレータに入力される信号と第2コンパレータに入力される信号との間に位相差を生じさせることができる。そこで、本発明は、複数の抵抗のみからなる上記合成回路を簡便に設計することができ、製造し易く高性能なD級増幅器を提供することができる。
また、本発明によれば、トランスを用いることなく、出力における直流電圧成分をほぼゼロボルトにすることができるとともに、低歪みであって電力損失の少ないD級増幅器を提供することができる。
第1合成波形eは、積分器をなすオペアンプ11のマイナス側出力と三角波信号a(第1三角波)とを合成したものである。第2合成波形fは、積分器をなすオペアンプ11のプラス側出力と三角波信号b(第2三角波)とを合成したものである。第3合成波形gは、積分器をなすオペアンプ11のマイナス側出力と三角波信号bを遅延させた三角波信号b’とを合成したものである。第4合成波形hは、積分器をなすオペアンプ11のプラス側出力と三角波信号aを遅延させた三角波信号a’とを合成したものである。
AND回路32は、アンド(AND)演算機能を有するバッファ回路であり、コンパレータ12の出力とコンパレータ13の出力とのAND演算を行い、その演算結果を本D級増幅器のプラス側出力+OUTとする。抵抗R4は、バッファとしても機能するAND回路32の演算結果をオペアンプ11のマイナス側入力にフィードバックする第2フィードバック回路をなすものである。
本D級増幅器のプラス側出力+OUTとマイナス側出力−OUTとの間には、ローパスフィルタを介して負荷(スピーカなど)を接続する。これらの構成により、本D級増幅器は、トランスを用いることなく、アナログ入力信号+IN,−INを低歪みに増幅し、かつ電力損失を少なくして、負荷を駆動することができる。
コンパレータ12,13の入力、すなわち第1から第4合成波形e,f,g,hは、上記積分器の出力に同期した波形となる。そして、第1合成波形eと第2合成波fとは位相が約180度異なっており、第3合成波形gと第4合成波hとは位相が約180度異なっている。第1合成波形eと第4合成波形hとはほぼ同一の波形であって位相が微小角度θだけ異なっている。第2合成波形fと第3合成波形gとはほぼ同一の波形とあって位相が微小角度θだけ異なっている。
すなわち、第1合成波形eと第2合成波形fとの交点(時点t1)から第3合成波形gと第4合成波形hとの交点(時点t2)までの期間、本D級増幅器におけるプラス側出力+OUTがハイレベルとなる。また、次の第2合成波形fと第1合成波形eとの交点(時点t3)から第3合成波形gと第4合成波形hとの交点(時点t4)までの期間、本D級増幅器におけるマイナス側出力−OUTがハイレベルとなる。
コンパレータ13の出力kは、第3合成波gと第4合成波hとの交点(時点t2’)から次の第3合成波gと第4合成波hとの交点(時点t3’)まで「ロウ」となる。次いでコンパレータ13の出力kは、時点t3’から次の第3合成波gと第4合成波hとの交点(時点t6’)までは「ハイ」となり、以降は上記動作を繰り返す。すなわち、コンパレータ13の出力kは、第3合成波と第4合成波との交点ごとに、「ハイ」から「ロウ」へ、又は「ロウ」から「ハイ」へ、状態を変化させる。
一方、マイナス側出力−OUTは常にローレベルとなっている。これは、図3に示す(アナログ入力信号+IN)>(アナログ入力信号−IN)のとき、コンパレータ12,13の出力j,kが共に「ロウ」となる期間はないからである。
コンパレータ13の出力kは、第3合成波gと第4合成波hとの交点(時点t1”)から次の第3合成波gと第4合成波hとの交点(時点t4”)まで「ロウ」となる。次いでコンパレータ13の出力kは、時点t4”から次の第3合成波gと第4合成波hとの交点(時点t5”)までは「ハイ」となり、以降は上記動作を繰り返す。すなわち、コンパレータ13の出力kは、第3合成波と第4合成波との交点ごとに、「ハイ」から「ロウ」へ、又は「ロウ」から「ハイ」へ、状態を変化させる。
アナログ入力信号がマイナスの場合、プラス側出力+OUT及びマイナス側出力−OUTは、図4と同様になる。したがって、マイナス側出力−OUTは、アナログ入力信号のマイナス値(1/2VDDを基準値としてのマイナス)をパルス幅変調した信号となる。一方、プラス側出力+OUTは常にローレベルとなっている。
合成回路をなす抵抗R5,R6,R7,R8,R9,R10,R11,R12の各抵抗値は、これらの抵抗値とコンパレータ12(第1コンパレータ)及びコンパレータ13(第2コンパレータ)の入力容量とによって、その合成回路の出力である第1及び第2合成波形e,fと第3及び第4合成波形g,hとの間に時間差(位相差)を持たせる値となっている。
第2合成部は、オペアンプ11のプラス側出力と三角波信号bとを合成して第2合成波形fを生成するものである。そして、第2合成部は、オペアンプ11のプラス側出力に一方端が接続された抵抗R7(第3抵抗)と、三角波信号bが一方端に印加される抵抗R11(第4抵抗)とを有しており、抵抗R7の他方端と抵抗R11の他方端とが接続されて出力端をなしている。
第3合成部は、オペアンプ11のマイナス側出力と三角波信号bとを合成して第3合成波形gを生成するものである。そして、第3合成部は、オペアンプ11のマイナス側出力に一方端が接続された抵抗R6(第5抵抗)と、三角波信号bが一方端に印加される抵抗R12(第6抵抗)とを有しており、抵抗R6の他方端と抵抗R12の他方端とが接続されて出力端をなしている。
第4合成部は、オペアンプ11のプラス側出力と三角波信号aとを合成して第4合成波形hを生成するものである。そして、第4合成部は、オペアンプ11のプラス側出力に一方端が接続された抵抗R8(第7抵抗)と、三角波信号aが一方端に印加される抵抗R10(第8抵抗)とを有しており、抵抗R8の他方端と抵抗R10の他方端とが接続されて出力端をなしている。
R6=R8=R5×α R5=R7
R10=R12=R9×α R9=R11
ここで、α≠1とする。
R5=R7=R9=R11
としてもよく、
R5=R7≠R9=R11
としてもよい。
そして、(R6=R8)、(R10=R12)の条件下で、(R6,R8,R10,R12)が、(R5,R7,R9,R11)のα倍{又は(1/α)倍}とする。
また、抵抗R5,R7,R9,R11それぞれの抵抗値は20[KΩ]として、抵抗R6,R8,R10,R12それぞれの抵抗値は30[KΩ]としてもよい。
このときのαは、1.5である。
また、抵抗R5,R7,R9,R11それぞれの抵抗値は1[KΩ]として、抵抗R6,R8,R10,R12それぞれの抵抗値は30[KΩ]としてもよい。このときのαは、30である。
AND回路32は、アンド(AND)演算機能を有するバッファ回路であり、コンパレータ12の出力とコンパレータ13の出力とのAND演算を行い、その演算結果を本D級増幅器のプラス側出力+OUTとする。抵抗R4は、バッファとしても機能するAND回路32の演算結果をオペアンプ11のマイナス側入力にフィードバックする第2フィードバック回路をなすものである。
本D級増幅器のプラス側出力+OUTとマイナス側出力−OUTとの間には、ローパスフィルタを介して負荷(スピーカなど)を接続する。これらの構成により、本D級増幅器は、トランスを用いることなく、アナログ入力信号+IN,−INを低歪みに増幅し、かつ電力損失を少なくして、負荷を駆動することができる。
コンパレータ12,13の入力、すなわち第1から第4合成波形e,f,g,hは、上記積分器の出力に同期した波形となる。そして第1合成波形eと第2合成波fとは位相が約180度異なっており、第3合成波形gと第4合成波hとは位相が約180度異なっている。第1合成波形eと第4合成波形hとはほぼ同一の波形であって位相が微小角度θ’だけ異なっている。第2合成波形fと第3合成波形gとはほぼ同一の波形とあって位相が微小角度θ’だけ異なっている。
したがって、本D級増幅器は、差動入力がマイナスの場合でも、合成回路の部分以外は実施例1に係るD級増幅器と同一の動作をすることができる。そこで、本D級増幅器は、差動入力がマイナスの場合、マイナス側出力−OUTはアナログ入力信号のマイナス値(差動値)をパルス幅変調した信号となり、プラス側出力+OUTは常にローレベルとなっている。
まず、接続点の電位である三角波Gが第1電位VLよりも低い場合、すなわち点線K1のときについて説明する。この点線K1のとき、コンパレータ142の出力が「L」となり、スイッチS1がONし、スイッチS2はOFFする。これにより、トランジスタT1及びスイッチS1を介して充電電流が流れ、その充電電流がコンデンサ100へ流れ込む。したがって、コンデンサ100の電位である三角波Gが上昇する。
図15は、(アナログ入力信号+IN)>(アナログ入力信号−IN)のとき、すなわち差動入力がプラスのときのD級増幅器各部の波形を示している。まず、三角波Gは、図14にも示すように、第1電位VLを最小値、第2電位VHを最大値とした三角波となっている。
一方、AND回路132の出力(−OUT)Fは、コンパレータ112の出力Cとコンパレータ113の出力Dを反転させた値とが共に「ハイ」のときに、「ハイ」となる。そこで、マイナス側出力−OUTは常にローレベルとなっている。
一方、AND回路131の出力(+OUT)Eは、コンパレータ112の出力Cを反転させた値とコンパレータ113の出力Dとが共に「ハイ」のときに、「ハイ」となる。そこで、プラス側出力+OUTは常にローレベルとなっている。
Claims (3)
- アナログ入力信号をなすプラス側入力信号とマイナス側入力信号との差分を積分する積分器と、
三角波の位相を所望の微小角度だけ遅らせる遅延回路と、
前記積分器の出力と前記三角波と前記遅延回路の出力とを合成して複数の信号を出力する合成回路と、
前記合成回路の出力同士を比較する比較手段と、
前記比較手段の出力を入力とするバッファ手段と、
前記バッファ手段の出力を前記積分器の入力側にフィードバックするフィードバック回路と
を有し、
前記三角波は、第1三角波と、該第1三角波の位相を180度だけずらした波形である第2三角波とからなり、
前記遅延回路は、前記第1三角波の位相を所望の微小角度だけ遅らせる第1遅延回路と、前記第2三角波の位相を所望の微小角度だけ遅らせる第2遅延回路とからなり、前記合成回路は、前記積分器のマイナス側出力と前記第1三角波とを合成して第1合成波形を生成し、前記積分器のプラス側出力と前記第2三角波とを合成して第2合成波形を生成し、前記積分器のマイナス側出力と前記第2遅延回路の出力とを合成して第3合成波形を生成し、前記積分器のプラス側出力と前記第1遅延回路の出力とを合成して第4合成波形を生成するものであり、
前記比較手段は、前記第1合成波形と前記第2合成波形とを比較する第1コンパレータと、前記第3合成波形と前記第4合成波形とを比較する第2コンパレータとからなり、
前記バッファ手段は、前記第1コンパレータの出力と前記第2コンパレータの出力とのAND演算をする第1バッファと、前記第1コンパレータの出力と前記第2コンパレータの出力とのAND演算をする第2バッファとからなり、
前記フィードバック回路は、前記第1バッファの出力を前記積分器のプラス側入力にフィードバックする第1フィードバック回路と、前記第2バッファの出力を前記積分器のマイナス側入力にフィードバックする第2フィードバック回路とからなることを特徴とするD級増幅器。 - アナログ入力信号をなすプラス側入力信号とマイナス側入力信号との差分を積分する積分器と、
前記積分器の出力と三角波とを合成すると共に、該積分器の出力と該三角波に対して位相が180度だけずれた波形である逆相三角波とを合成して、複数の信号を出力する合成回路と、
前記合成回路の出力同士を比較する比較手段と、
前記比較手段の出力を入力とするバッファ手段と、
前記バッファ手段の出力を前記積分器の入力側にフィードバックするフィードバック回路とを有し、
前記合成回路は、抵抗値が少なくとも2種類ある複数の抵抗を有してなるとともに、該抵抗と前記比較手段の入力容量とによって、該合成回路の出力である前記複数の信号相互間に位相差を持たせる構成となっており、
前記合成回路は、前記積分器のマイナス側出力と前記三角波とを合成して第1合成波形を生成する第1合成部と、前記積分器のプラス側出力と前記逆相三角波とを合成して第2合成波形を生成する第2合成部と、前記積分器のマイナス側出力と前記逆相三角波とを合成して第3合成波形を生成する第3合成部と、前記積分器のプラス側出力と前記三角波とを合成して第4合成波形を生成する第4合成部とを有し、
前記第1合成部は、前記積分器のマイナス側出力に一方端が接続された第1抵抗(R5)と、前記三角波が一方端に印加される第2抵抗とを有して、該第1抵抗の他方端と第2抵抗の他方端とが接続されて出力端をなしており、
前記第2合成部は、前記積分器のプラス側出力に一方端が接続された第3抵抗(R7)と、前記逆相三角波が一方端に印加される第4抵抗とを有して、該第3抵抗の他方端と第4抵抗の他方端とが接続されて出力端をなしており、
前記第3合成部は、前記積分器のマイナス側出力に一方端が接続された第5抵抗(R6)と、前記逆相三角波が一方端に印加される第6抵抗とを有して、該第5抵抗の他方端と第6抵抗の他方端とが接続されて出力端をなしており、
前記第4合成部は、前記積分器のプラス側出力に一方端が接続された第7抵抗(R8)と、前記三角波が一方端に印加される第8抵抗とを有して、該第7抵抗の他方端と第8抵抗の他方端とが接続されて出力端をなしており、
前記比較手段は、前記第1合成部の出力端が接続されている一方入力端と前記第2合成部の出力端が接続されている他方入力端とを有する第1コンパレータと、前記第3合成部の出力端が接続されている一方入力端と前記第4合成部の出力端が接続されている他方入力端とを有する第2コンパレータとからなり、
前記バッファ手段は、前記第1コンパレータの出力と前記第2コンパレータの出力とのAND演算をする第1バッファと、前記第1コンパレータの出力と前記第2コンパレータの出力とのAND演算をする第2バッファとからなり、
前記フィードバック回路は、前記第1バッファの出力を前記積分器のプラス側入力にフィードバックする第1フィードバック回路と、前記第2バッファの出力を前記積分器のマイナス側入力にフィードバックする第2フィードバック回路とからなり、
前記第1抵抗、第2抵抗、第3抵抗、第4抵抗のいずれかの抵抗値は、前記第5抵抗、第6抵抗、第7抵抗、第8抵抗のいずれかの抵抗値とは異なる値となっていることを特徴とするD級増幅器。 - 前記第1抵抗、第2抵抗、第3抵抗、第4抵抗それぞれの抵抗値は、前記第5抵抗、第6抵抗、第7抵抗、第8抵抗それぞれの抵抗値に対して、1以外の値を乗算してなる値となっていることを特徴とする請求項2に記載のD級増幅器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004297579A JP4710298B2 (ja) | 2003-11-26 | 2004-10-12 | D級増幅器 |
US10/998,134 US7167046B2 (en) | 2003-11-26 | 2004-11-24 | Class-D amplifier |
KR1020040098045A KR100775184B1 (ko) | 2003-11-26 | 2004-11-26 | D-급 증폭기 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003395285 | 2003-11-26 | ||
JP2003395285 | 2003-11-26 | ||
JP2004184995 | 2004-06-23 | ||
JP2004184995 | 2004-06-23 | ||
JP2004297579A JP4710298B2 (ja) | 2003-11-26 | 2004-10-12 | D級増幅器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010239012A Division JP5229298B2 (ja) | 2003-11-26 | 2010-10-25 | D級増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006042296A JP2006042296A (ja) | 2006-02-09 |
JP4710298B2 true JP4710298B2 (ja) | 2011-06-29 |
Family
ID=34753486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004297579A Active JP4710298B2 (ja) | 2003-11-26 | 2004-10-12 | D級増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7167046B2 (ja) |
JP (1) | JP4710298B2 (ja) |
KR (1) | KR100775184B1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4566566B2 (ja) * | 2004-01-21 | 2010-10-20 | パナソニック株式会社 | 電力増幅装置 |
JP2005322958A (ja) * | 2004-05-06 | 2005-11-17 | Nec Electronics Corp | D級アンプ |
CN1805274A (zh) * | 2005-01-12 | 2006-07-19 | Qsc音频产品公司 | 带有稳压电源的多通道、多功率d类放大器 |
EP1770855B1 (en) * | 2005-09-28 | 2011-08-17 | Yamaha Corporation | Class D amplifier |
JP5025171B2 (ja) * | 2005-09-29 | 2012-09-12 | エスケーハイニックス株式会社 | 差動増幅装置 |
EP1788701A1 (en) * | 2005-11-17 | 2007-05-23 | STMicroelectronics S.r.l. | Class-D audio amplifier |
TWI297566B (en) * | 2005-12-13 | 2008-06-01 | Anpec Electronics Corp | Methods for reducing switching interference in switching amplifiers |
US7449948B2 (en) | 2006-01-30 | 2008-11-11 | Yamaha Corporation | Amplifier |
JP4878227B2 (ja) * | 2006-06-27 | 2012-02-15 | 旭化成エレクトロニクス株式会社 | Pwm回路 |
JP4640274B2 (ja) * | 2006-07-07 | 2011-03-02 | ヤマハ株式会社 | D級増幅器 |
JP4940795B2 (ja) * | 2006-07-07 | 2012-05-30 | ヤマハ株式会社 | D級増幅回路 |
US7816992B2 (en) | 2006-07-07 | 2010-10-19 | Yamaha Corporation | Offset voltage correction circuit and class D amplifier |
KR100796319B1 (ko) * | 2006-10-02 | 2008-01-21 | 엘리트 세미컨덕터 메모리 테크놀로지 인코퍼레이티드 | 하프 스윙 펄스폭 변조를 이용한 d급 오디오 증폭기 |
US8111846B2 (en) * | 2007-01-03 | 2012-02-07 | Pacifictech Microelectronics, Inc. | Low distortion switching amplifier circuits and methods |
EP1971023B1 (en) * | 2007-03-15 | 2019-05-01 | Harman Becker Automotive Systems GmbH | Suppression of high-frequency perturbations in pulse-width modulation |
JP4793294B2 (ja) * | 2007-03-16 | 2011-10-12 | ヤマハ株式会社 | デジタル入力型d級増幅器 |
KR100878155B1 (ko) | 2007-05-16 | 2009-01-12 | 삼성전자주식회사 | 오디오 시스템 및 이를 제어하는 방법 |
US7589590B2 (en) * | 2007-06-20 | 2009-09-15 | Nokia Corporation | Circuit architecture having differential processing for use in half bridges and full bridges and methods therefore |
EP2162984B1 (en) * | 2007-06-27 | 2014-05-21 | Nxp B.V. | Pulse width modulation circuit and class-d amplifier comprising the pwm circuit |
JP4513832B2 (ja) * | 2007-07-13 | 2010-07-28 | ヤマハ株式会社 | D級増幅回路 |
JP4466695B2 (ja) | 2007-08-08 | 2010-05-26 | ヤマハ株式会社 | D級増幅回路 |
JP2009147552A (ja) * | 2007-12-12 | 2009-07-02 | Panasonic Corp | D級アンプ |
US7821338B2 (en) * | 2008-04-18 | 2010-10-26 | Fairchild Semiconductor Corporation | Amplifier current drive reversal |
JP5073580B2 (ja) * | 2008-05-30 | 2012-11-14 | 日置電機株式会社 | 信号増幅装置 |
JP5157959B2 (ja) * | 2009-02-27 | 2013-03-06 | ヤマハ株式会社 | D級増幅器 |
JP5196185B2 (ja) * | 2009-03-25 | 2013-05-15 | ヤマハ株式会社 | D級増幅回路 |
JP5472327B2 (ja) * | 2010-02-03 | 2014-04-16 | トヨタ自動車株式会社 | 回転電機の制御装置および回転電機の制御方法 |
EP2391002B1 (en) * | 2010-05-25 | 2017-07-05 | OCT Circuit Technologies International Limited | Self oscillating modulator |
CN102570997A (zh) * | 2010-12-31 | 2012-07-11 | 富泰华工业(深圳)有限公司 | 功放电路 |
US8441316B2 (en) | 2011-01-06 | 2013-05-14 | Diodes Incorporated | Switching supply circuits and methods |
US20130328628A1 (en) * | 2011-08-01 | 2013-12-12 | Coretex Technology Corporation | Amplifier circuits and modulation signal generating circuits therein |
CN103296982B (zh) * | 2012-02-27 | 2016-10-05 | 无锡华润矽科微电子有限公司 | D类音频功率放大电路中实现自适应功能的电路结构 |
JP6381960B2 (ja) * | 2014-05-07 | 2018-08-29 | ローム株式会社 | オーディオアンプ、オーディオ出力回路、オーディオ用集積回路、電子機器、オーディオ信号の増幅方法 |
CN110364061A (zh) * | 2019-07-12 | 2019-10-22 | 上海图菱新能源科技有限公司 | 模电数电教学实验电路及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0570019U (ja) * | 1992-02-27 | 1993-09-21 | 日本ビクター株式会社 | パルス幅変調電力増幅器 |
JP2000269761A (ja) * | 1999-03-16 | 2000-09-29 | Sharp Corp | Δς変調を用いるスイッチング増幅器 |
JP2002368554A (ja) * | 2001-06-07 | 2002-12-20 | Sanken Electric Co Ltd | スイッチングアンプ及びその制御方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54107661A (en) * | 1978-02-13 | 1979-08-23 | Michio Morimoto | Pulse duration modulator |
JPS5567209A (en) * | 1978-11-15 | 1980-05-21 | Meidensha Electric Mfg Co Ltd | Power amplifier for optical current transformer |
JPS5627001A (en) | 1979-08-06 | 1981-03-16 | Mazda Motor Corp | Measuring method for temperature of rotor at rotary piston engine |
JPS5988947U (ja) * | 1982-12-07 | 1984-06-16 | パイオニア株式会社 | パルス幅変調装置 |
JPS62186607A (ja) * | 1986-02-12 | 1987-08-15 | Yokogawa Electric Corp | 三角波発生装置 |
JPH0728181B2 (ja) * | 1988-12-28 | 1995-03-29 | パイオニア株式会社 | パルス幅変調増幅回路 |
JP2807853B2 (ja) * | 1993-01-29 | 1998-10-08 | リオン株式会社 | 出力回路 |
JP3337041B2 (ja) | 1993-12-08 | 2002-10-21 | 株式会社安川電機 | 単相3線式インバータ装置の制御方法 |
JP3568585B2 (ja) * | 1994-05-19 | 2004-09-22 | 株式会社釣研 | 中通しうき |
US5617058A (en) | 1995-11-13 | 1997-04-01 | Apogee Technology, Inc. | Digital signal processing for linearization of small input signals to a tri-state power switch |
JP3250468B2 (ja) * | 1996-10-17 | 2002-01-28 | 日本電気株式会社 | Osd回路 |
EP1049247B1 (en) * | 1999-04-27 | 2005-08-03 | STMicroelectronics S.r.l. | Class-D amplifier with enhanced bandwidth |
JP2002109075A (ja) * | 2000-10-04 | 2002-04-12 | Nec Corp | 病院間連携電子支援システム及びそれに用いる病院間連携電子支援方法 |
US6614297B2 (en) * | 2001-07-06 | 2003-09-02 | Texas Instruments Incorporated | Modulation scheme for filterless switching amplifiers with reduced EMI |
JP3941443B2 (ja) * | 2001-09-27 | 2007-07-04 | ヤマハ株式会社 | 自走式pwm増幅器 |
US6563377B2 (en) * | 2001-10-09 | 2003-05-13 | Evenstar, Inc. | Class D switching audio amplifier |
-
2004
- 2004-10-12 JP JP2004297579A patent/JP4710298B2/ja active Active
- 2004-11-24 US US10/998,134 patent/US7167046B2/en active Active
- 2004-11-26 KR KR1020040098045A patent/KR100775184B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0570019U (ja) * | 1992-02-27 | 1993-09-21 | 日本ビクター株式会社 | パルス幅変調電力増幅器 |
JP2000269761A (ja) * | 1999-03-16 | 2000-09-29 | Sharp Corp | Δς変調を用いるスイッチング増幅器 |
JP2002368554A (ja) * | 2001-06-07 | 2002-12-20 | Sanken Electric Co Ltd | スイッチングアンプ及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US7167046B2 (en) | 2007-01-23 |
JP2006042296A (ja) | 2006-02-09 |
US20050156665A1 (en) | 2005-07-21 |
KR100775184B1 (ko) | 2007-11-12 |
KR20050050608A (ko) | 2005-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4710298B2 (ja) | D級増幅器 | |
JP5229298B2 (ja) | D級増幅器 | |
US6707337B2 (en) | Self-operating PWM amplifier | |
US7446603B2 (en) | Differential input Class D amplifier | |
US7385444B2 (en) | Class D amplifier | |
KR100604967B1 (ko) | 전력 증폭기 회로 | |
US7924089B2 (en) | Offset voltage correction circuit and class D amplifier | |
US7944297B2 (en) | Class D amplifier | |
US7312657B2 (en) | Class D amplifier | |
TWI477064B (zh) | A system and method for reducing distortion in an audio amplification system | |
US8138832B2 (en) | Class-D amplifier | |
US8111846B2 (en) | Low distortion switching amplifier circuits and methods | |
JP4274204B2 (ja) | D級増幅器 | |
US11824543B2 (en) | Folded ramp generator | |
US6762704B1 (en) | Modulation of a digital input signal using multiple digital signal modulators | |
US7365598B2 (en) | Global loop integrating modulator | |
KR100972155B1 (ko) | 2중 부궤환 d급 증폭기 | |
JP2008048305A (ja) | ハーフスイングパルス幅変調を備えたd級音響増幅器 | |
JP2007209038A (ja) | 電力増幅回路 | |
WO2024017878A1 (en) | Tracking amplifier for inductive loads | |
JP5376311B2 (ja) | 半導体装置および電子機器 | |
JP2010124136A (ja) | ディジタル電力増幅器及びスピーカユニット | |
JPS58222604A (ja) | パルス幅変調増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110307 |