JPS58222604A - パルス幅変調増幅器 - Google Patents
パルス幅変調増幅器Info
- Publication number
- JPS58222604A JPS58222604A JP57106327A JP10632782A JPS58222604A JP S58222604 A JPS58222604 A JP S58222604A JP 57106327 A JP57106327 A JP 57106327A JP 10632782 A JP10632782 A JP 10632782A JP S58222604 A JPS58222604 A JP S58222604A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- amplifier
- pulse
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ＢＴＬ 構成された出力段パルス増幅器を
持？パルス幅変調増幅器に関するもので、特に新規な形
で帰還をかける↓うにしたパルス幅変調増幅器に関する
。
持？パルス幅変調増幅器に関するもので、特に新規な形
で帰還をかける↓うにしたパルス幅変調増幅器に関する
。
パルス幅変調増幅器は、例えばオーディオ信号等の入力
！号を振幅に応じたデユーティ−比を持つパルス信号に
変換してパルス信号の形で効率よく増幅し、しかる後復
調を行なって増幅出力を得るようにしたものである。こ
のようなパルス幅変調増幅器においては、通常、歪を低
減するために負帰還をかけることが不可欠である。
！号を振幅に応じたデユーティ−比を持つパルス信号に
変換してパルス信号の形で効率よく増幅し、しかる後復
調を行なって増幅出力を得るようにしたものである。こ
のようなパルス幅変調増幅器においては、通常、歪を低
減するために負帰還をかけることが不可欠である。
ところで、この種のパルス幅変調増幅器においてより一
層電源利用効率主高めたい場合、出力段のパルス増幅器
をＢＴＬ構成にすることが考えられる。しかしながらＢ
ＴＬ 構成を採用すると、出力が平衡となってしまうた
め（すなわち出力が接地電位に対して対称となってしま
うため）％通常の不平衡入力段に対してそのｌｉの形で
は帰還をかけることが不可能である。この場合、ＢＴＬ
＊成された出力段の各パルス増幅器毎に入力段を設け
、これら各出力段と入力段との間において帰還をかける
ことが考えられるが、この構成では回路が極めて複雑に
なってしまうという問題がある。
層電源利用効率主高めたい場合、出力段のパルス増幅器
をＢＴＬ構成にすることが考えられる。しかしながらＢ
ＴＬ 構成を採用すると、出力が平衡となってしまうた
め（すなわち出力が接地電位に対して対称となってしま
うため）％通常の不平衡入力段に対してそのｌｉの形で
は帰還をかけることが不可能である。この場合、ＢＴＬ
＊成された出力段の各パルス増幅器毎に入力段を設け
、これら各出力段と入力段との間において帰還をかける
ことが考えられるが、この構成では回路が極めて複雑に
なってしまうという問題がある。
この発明は５以上の事情に鑑みてなされたもので、その
目的とするところは、出力段のパルス増幅器をＢＴＬ溝
成にする場合、簡単な回路構成でしかも出力信号をパル
ス信号の形のままで安定に帰還することができるパルス
幅変調増幅器を提供することにあるうそして、この発明
の特徴は、増幅すべき入力信号にＢＴＬ 出力段におけ
る第１のパルス増幅器の出力の積分信号を加算し、この
加算結果をミラー積分回路を構成する増幅器の非反転入
力端子へ供給する一方、ＢＴＬ 出力段のｗｃ２のパル
ス増幅器の出力をこの増幅器の反転入力端子に供給して
積分し、この増幅器の出力を比較器によってキャリア信
号と比較すると共に、この比較出力によシ前記第１．第
２のパルス増幅器を駆動するようＫしたものである。
目的とするところは、出力段のパルス増幅器をＢＴＬ溝
成にする場合、簡単な回路構成でしかも出力信号をパル
ス信号の形のままで安定に帰還することができるパルス
幅変調増幅器を提供することにあるうそして、この発明
の特徴は、増幅すべき入力信号にＢＴＬ 出力段におけ
る第１のパルス増幅器の出力の積分信号を加算し、この
加算結果をミラー積分回路を構成する増幅器の非反転入
力端子へ供給する一方、ＢＴＬ 出力段のｗｃ２のパル
ス増幅器の出力をこの増幅器の反転入力端子に供給して
積分し、この増幅器の出力を比較器によってキャリア信
号と比較すると共に、この比較出力によシ前記第１．第
２のパルス増幅器を駆動するようＫしたものである。
以下、この発明によるパルス幅変調増幅器の一実施例を
図面を参照しながら詳細に説明する。
図面を参照しながら詳細に説明する。
まず、この第１図のパルス幅変調増幅器の概略構成を述
べると、符号１は入力信号ｅｉ （増幅すべきアナロ
グ信号）を増幅するバッファ増幅器であシ、また符号２
はコンデンサ３を有してミラー積分回路を構成する演算
増幅器Ｃ増幅ｎ１である。
べると、符号１は入力信号ｅｉ （増幅すべきアナロ
グ信号）を増幅するバッファ増幅器であシ、また符号２
はコンデンサ３を有してミラー積分回路を構成する演算
増幅器Ｃ増幅ｎ１である。
また符号４はこの演算増幅器２の出力とキク１１ア信号
ｅｅ とを比較する比較器であシ、また符号５はこの比
較器４の出力を同相で増幅する第１のパルス増幅器、符
号６は同比較器４の出力を逆相で増幅する第２のパルス
増幅器である。そしてこれらＩｇ ｌ ｂ ｉＥ ２
Ｏハルｘ ｊｌｌｌ［ｍ ５−６ ハＢＴＬＪ！続すれ
て負荷７の両端を互いに逆位相の出力信号で駆動するよ
うになっている。応らに、パルス増幅器５の出力は抵抗
８を介して演算増幅器２の反転入力端子に帰還され、ま
たパルス増幅Ｗｈ６の出力は抵抗９を介して演算増幅器
２の非反転入力端子に帰還されるようになっている。
ｅｅ とを比較する比較器であシ、また符号５はこの比
較器４の出力を同相で増幅する第１のパルス増幅器、符
号６は同比較器４の出力を逆相で増幅する第２のパルス
増幅器である。そしてこれらＩｇ ｌ ｂ ｉＥ ２
Ｏハルｘ ｊｌｌｌ［ｍ ５−６ ハＢＴＬＪ！続すれ
て負荷７の両端を互いに逆位相の出力信号で駆動するよ
うになっている。応らに、パルス増幅器５の出力は抵抗
８を介して演算増幅器２の反転入力端子に帰還され、ま
たパルス増幅Ｗｈ６の出力は抵抗９を介して演算増幅器
２の非反転入力端子に帰還されるようになっている。
昼下、このパルス幅変調増幅器の構成を詳述すると、符
号１０は入力信号ｅ１ が供給され・る信号入力端子で
ある。この信号入力端子１０は、バッファ増幅器１を構
成す嶌演算増幅器１１の非反転入力端に接続されると共
に、抵抗１２を介して接地されている。演算増幅器１１
０反転入力端子と出力端子とは直接接続され、同−力端
子は抵抗１３（第１のインピーダンス素子、値Ｒ１）を
介して演算増幅器２ Ｃ増幅器）の非反転入力端子に接
続されている、この演算増幅器２の非反転入力端はコン
デンサ１４（第１の容量素子、値Ｃ）を介して接地され
、同演算増幅器２の反転入力端子は、抵抗１５ （第２
のインピーダンス素子、値Ｒ’ ）を介して接地され
ると共にコンデンサ３（第２の容量素子、値Ｃ）を介し
て同演算増幅器２０出力端子に接続され、同出力端子は
比較器４の■入力端子に接続されている。この比較器４
のＯ入力端子にはキャリア信号源１６から三角波状のキ
ャリア信号＋５（Ｂ が供給されている。この場合、キ
ャリア信号ｅ０の周波数は、前記入力信号ｅ１ の上限
周波数よシ充分に高い一定値に設定されている。この比
較器４の出力は、非反転形のパルス増幅器５（第１のパ
ルス増幅器）の入力端子に供給されると共に、反転形の
、パルス増＠器６（第２のパルス増幅器）の入力端子に
供給されている。そして、ノ（ルス増幅器５０出力端子
は、トランス１８の一方の巻線１８ａと信号出力端子１
９ａを順次弁して負荷７の一端に接続され、パルス増Ｓ
器６の出力端子は、トランス１８の他方の巻締１８ｂと
信号出力端子１９ｂｔ順次介して負荷７の他端に接続さ
れている。また信号出力端子１９ａ、１９ｂの間にはコ
ンデンサ２０が介挿されている。この場合、トランス１
８とコンデンサ２０とからなる部分は、パルス増幅器５
．６の出力信号中のキャリア信号成分を阻止するフィル
タ回路２１を構成している。一方、前記パルス増幅器５
の出力端子は抵抗８（第３のインピーダンス票子、値Ｒ
′２）を介して前記演算項＠器２の反転入力端子に接続
され、また前記パルス増幅器６の出力端子は抵抗９（第
４のインピーダンス素子。
号１０は入力信号ｅ１ が供給され・る信号入力端子で
ある。この信号入力端子１０は、バッファ増幅器１を構
成す嶌演算増幅器１１の非反転入力端に接続されると共
に、抵抗１２を介して接地されている。演算増幅器１１
０反転入力端子と出力端子とは直接接続され、同−力端
子は抵抗１３（第１のインピーダンス素子、値Ｒ１）を
介して演算増幅器２ Ｃ増幅器）の非反転入力端子に接
続されている、この演算増幅器２の非反転入力端はコン
デンサ１４（第１の容量素子、値Ｃ）を介して接地され
、同演算増幅器２の反転入力端子は、抵抗１５ （第２
のインピーダンス素子、値Ｒ’ ）を介して接地され
ると共にコンデンサ３（第２の容量素子、値Ｃ）を介し
て同演算増幅器２０出力端子に接続され、同出力端子は
比較器４の■入力端子に接続されている。この比較器４
のＯ入力端子にはキャリア信号源１６から三角波状のキ
ャリア信号＋５（Ｂ が供給されている。この場合、キ
ャリア信号ｅ０の周波数は、前記入力信号ｅ１ の上限
周波数よシ充分に高い一定値に設定されている。この比
較器４の出力は、非反転形のパルス増幅器５（第１のパ
ルス増幅器）の入力端子に供給されると共に、反転形の
、パルス増＠器６（第２のパルス増幅器）の入力端子に
供給されている。そして、ノ（ルス増幅器５０出力端子
は、トランス１８の一方の巻線１８ａと信号出力端子１
９ａを順次弁して負荷７の一端に接続され、パルス増Ｓ
器６の出力端子は、トランス１８の他方の巻締１８ｂと
信号出力端子１９ｂｔ順次介して負荷７の他端に接続さ
れている。また信号出力端子１９ａ、１９ｂの間にはコ
ンデンサ２０が介挿されている。この場合、トランス１
８とコンデンサ２０とからなる部分は、パルス増幅器５
．６の出力信号中のキャリア信号成分を阻止するフィル
タ回路２１を構成している。一方、前記パルス増幅器５
の出力端子は抵抗８（第３のインピーダンス票子、値Ｒ
′２）を介して前記演算項＠器２の反転入力端子に接続
され、また前記パルス増幅器６の出力端子は抵抗９（第
４のインピーダンス素子。
値Ｒ２）を介して演算増幅器２の非反転入力端子に接続
されている。なシ、この実施例において、パルス増幅器
５，６には各々電源電圧＋Ｅ、−Ｅが供給され、また抵
抗９とコンデンサ１４とＫよシ決まる時定数Ｃ１，Ｒ２
′３＞よび抵抗８とコンデンサ３とによシ決まる時定数
０２． Ｒ′２ はキャリア信号ｅｅ の周期に対して
充分大きな値に設定されている。
されている。なシ、この実施例において、パルス増幅器
５，６には各々電源電圧＋Ｅ、−Ｅが供給され、また抵
抗９とコンデンサ１４とＫよシ決まる時定数Ｃ１，Ｒ２
′３＞よび抵抗８とコンデンサ３とによシ決まる時定数
０２． Ｒ′２ はキャリア信号ｅｅ の周期に対して
充分大きな値に設定されている。
次に、以上の構成におけるこの実施例の動作を第２図に
示すタイムチャートを参照して説明する。
示すタイムチャートを参照して説明する。
ｔず、演算増幅器１１の出力信号の電圧は入力信号ｅ１
の電圧に等しい。この演算増幅器１１の出力信号は
抵抗１３を介して演算増幅器２の非反転入力端子に供給
されるが、この場合、抵抗１３とコンデンサ１４と罠よ
り決まる時定数Ｃ工、Ｒ１は入力信号ｅ１ の上限周
波数の周期に対して充分小さいため、同非反転入力端子
に得られる信号ｅ０の電圧は、入力信号ｅｌ の電圧に
略等しい。
の電圧に等しい。この演算増幅器１１の出力信号は
抵抗１３を介して演算増幅器２の非反転入力端子に供給
されるが、この場合、抵抗１３とコンデンサ１４と罠よ
り決まる時定数Ｃ工、Ｒ１は入力信号ｅ１ の上限周
波数の周期に対して充分小さいため、同非反転入力端子
に得られる信号ｅ０の電圧は、入力信号ｅｌ の電圧に
略等しい。
今、入力信号ｅ１ が第２図（イ）に示すように正電
圧であったとする。この場合、信号ｅ１ の電圧は前
述したように前記入力信号ｅ１ の電圧に略等しい電
圧となっている。ここで、＠２図ρＩＩＣ示す時刻ｔ。
圧であったとする。この場合、信号ｅ１ の電圧は前
述したように前記入力信号ｅ１ の電圧に略等しい電
圧となっている。ここで、＠２図ρＩＩＣ示す時刻ｔ。
にシいて、演算増幅器２の出力信号ｅ２（実線で示す信
号）の電圧と、キャリア信号ｅｅ（一点鎖線で示す信号
）の電圧との関係が８２ ＞ｅｅ となっていたとする
、この場合、比較器４の出力信号ｅ３ けハイレベルで
あるから、パルス増幅器５の出力信号０４ は、第２図
に）に示すように略電圧Ｅ１またパルス増幅器６の出力
信号へは、同図（ホ）に示すように略電圧−Ｅとなって
いるうこの場合、信号らは抵抗９とコンデンサ１４とに
よって積分されるから、信号ｅ１ の電圧は、第２図
←）に示すように時定数Ｃ，、Ｒ２で決まる傾斜で下降
する。ただし、この信号ｅ□ の変化量は極めて僅かで
ある（第２図（ロ）の波形は電圧軸を拡大しである）。
号）の電圧と、キャリア信号ｅｅ（一点鎖線で示す信号
）の電圧との関係が８２ ＞ｅｅ となっていたとする
、この場合、比較器４の出力信号ｅ３ けハイレベルで
あるから、パルス増幅器５の出力信号０４ は、第２図
に）に示すように略電圧Ｅ１またパルス増幅器６の出力
信号へは、同図（ホ）に示すように略電圧−Ｅとなって
いるうこの場合、信号らは抵抗９とコンデンサ１４とに
よって積分されるから、信号ｅ１ の電圧は、第２図
←）に示すように時定数Ｃ，、Ｒ２で決まる傾斜で下降
する。ただし、この信号ｅ□ の変化量は極めて僅かで
ある（第２図（ロ）の波形は電圧軸を拡大しである）。
一方、演算増幅器２の反転入力端子の信号ｅ′□ の電
圧は帰還が施された演算増幅器の性質から、常に信号ｅ
□の電圧に等しくなシかり抵抗１５にはこの信号ｅ′１
によって決まる電流１が流れているつしたがって、
この場合、抵抗８には信号ｅ４ の電圧Ｅと信号ｅ′□
の電圧（すなわち信号ｅ１ の電圧に略等しい電圧）と
の差による・電流が流れ、この電流から前記電流１を減
算した電流がコンデンサ３°を介して演算増幅器２の出
力端子へ流れ込む。この結果１．、信号ｅ２ の電圧は
、第２図ｅ）に示すよらに一定傾斜で下降してゆく。
圧は帰還が施された演算増幅器の性質から、常に信号ｅ
□の電圧に等しくなシかり抵抗１５にはこの信号ｅ′１
によって決まる電流１が流れているつしたがって、
この場合、抵抗８には信号ｅ４ の電圧Ｅと信号ｅ′□
の電圧（すなわち信号ｅ１ の電圧に略等しい電圧）と
の差による・電流が流れ、この電流から前記電流１を減
算した電流がコンデンサ３°を介して演算増幅器２の出
力端子へ流れ込む。この結果１．、信号ｅ２ の電圧は
、第２図ｅ）に示すよらに一定傾斜で下降してゆく。
次に、時刻ｔ１ において、信号ｅ２ と信号ｅｅと
の電圧関係がｅ２＜ｅｃ に逆転したとする。この場
合、信号０３ はハイレベルからローレベルに移行する
から、信号０４ は電圧＋Ｅから電圧−Ｅへ、また信号
ζは電圧−Ｅから電圧＋Ｅへ各々移行する。この結果、
抵抗８には信号ｅ′□の電圧と信号ｅ４ の電圧−Ｅと
の差による電流が流れ、この電流に前記電流量を加算し
た電流がコンデンサ３を介して演算増幅器２の出力端子
から抵抗８１５の接続点に向って流れる。この結果、信
号ｅ２の電圧は、第２図（うの期間Ｔ□に示すように一
定傾斜で上昇する。一方この期間Ｔ１ におい、ては
。
の電圧関係がｅ２＜ｅｃ に逆転したとする。この場
合、信号０３ はハイレベルからローレベルに移行する
から、信号０４ は電圧＋Ｅから電圧−Ｅへ、また信号
ζは電圧−Ｅから電圧＋Ｅへ各々移行する。この結果、
抵抗８には信号ｅ′□の電圧と信号ｅ４ の電圧−Ｅと
の差による電流が流れ、この電流に前記電流量を加算し
た電流がコンデンサ３を介して演算増幅器２の出力端子
から抵抗８１５の接続点に向って流れる。この結果、信
号ｅ２の電圧は、第２図（うの期間Ｔ□に示すように一
定傾斜で上昇する。一方この期間Ｔ１ におい、ては
。
信号へ か電圧子Ｅとなっているから、第２図（ロ）に
示すように信号ｅ１ も時定数Ｃ１，Ｒ２で決まる傾
斜で上昇する。
示すように信号ｅ１ も時定数Ｃ１，Ｒ２で決まる傾
斜で上昇する。
次に、期間Ｔ が経過して信号ｅ２ と信号ｅｃとの
電圧関係が８２ ＞ ｅｃ に逆転したとする。この
場合、信号ｅ３ けローレベルからハイレベルに移行す
るから、信号ｅ４ は電圧−Ｅから電圧＋Ｅへ、また信
号弓は電圧子Ｅから電圧−Ｅへ各々移行する。この結果
、抵抗８には信号ｅ４ の電圧＋Ｅと信号ｅ′１ の
電圧との差による電流が流れ、との電流から前記電流ｌ
を減算した電流がコンデンサ３を介して演算増幅器２の
出力端子に流れ込む。この結果、信号ｅ２ の電圧は、
第２図（／つの期間Ｔ２ に示すように一定傾斜で下
降する。一方この期間Ｔ２ においては、信号−が電圧
−Ｅとなっているから、第２図（ロ）に示すように信号
ｅ１ も時定数Ｃ，、Ｒ２で決まる傾斜で下降する。
電圧関係が８２ ＞ ｅｃ に逆転したとする。この
場合、信号ｅ３ けローレベルからハイレベルに移行す
るから、信号ｅ４ は電圧−Ｅから電圧＋Ｅへ、また信
号弓は電圧子Ｅから電圧−Ｅへ各々移行する。この結果
、抵抗８には信号ｅ４ の電圧＋Ｅと信号ｅ′１ の
電圧との差による電流が流れ、との電流から前記電流ｌ
を減算した電流がコンデンサ３を介して演算増幅器２の
出力端子に流れ込む。この結果、信号ｅ２ の電圧は、
第２図（／つの期間Ｔ２ に示すように一定傾斜で下
降する。一方この期間Ｔ２ においては、信号−が電圧
−Ｅとなっているから、第２図（ロ）に示すように信号
ｅ１ も時定数Ｃ，、Ｒ２で決まる傾斜で下降する。
そして、この期間Ｔ２ が経過すると、信号ｅ２と信号
ｅｃ との電圧関係が再び逆転し、以下同様にして上
述した動作が繰り返される。
ｅｃ との電圧関係が再び逆転し、以下同様にして上
述した動作が繰り返される。
すなわちこの実施例によれば、信号ｅ２ はその立上り
傾斜と立下シ傾斜が入力信号ｅ１ の電圧に応じて変化
する三角波となり、かつその周波−はキャリア信号ｅｃ
の周波数と等しくなるから、出力信号８４ ｍ Ｃ４
として２周波数がキャリア信号ｅｅ の周波数に等しく
、かつデユーティ−比が入力信号ｅ１ の振幅に比例
したパルス信号を得ることができ、しかも抵抗８による
負帰還作用によシ歪が大幅に低減される。またとの実施
例によれば。
傾斜と立下シ傾斜が入力信号ｅ１ の電圧に応じて変化
する三角波となり、かつその周波−はキャリア信号ｅｃ
の周波数と等しくなるから、出力信号８４ ｍ Ｃ４
として２周波数がキャリア信号ｅｅ の周波数に等しく
、かつデユーティ−比が入力信号ｅ１ の振幅に比例
したパルス信号を得ることができ、しかも抵抗８による
負帰還作用によシ歪が大幅に低減される。またとの実施
例によれば。
抵抗９．コンデンサ１４を設けたことにより、演算増幅
器２の非反転入力端子における信号ｅ１ は、入力信号
ｅ１ に信号ｅ４の積分信号、すなわち入力信号ｅ１
と逆相関係にあるアナログ信号が加算された信号と
なるからＣすなわち負帰還がかけられたことになるから
１ この負帰還作用によって歪が更に低減される。
器２の非反転入力端子における信号ｅ１ は、入力信号
ｅ１ に信号ｅ４の積分信号、すなわち入力信号ｅ１
と逆相関係にあるアナログ信号が加算された信号と
なるからＣすなわち負帰還がかけられたことになるから
１ この負帰還作用によって歪が更に低減される。
そして以上のようにして得られた信号ｅ４ 、Ｃ４はフ
ィルタ回路２１を介して復調されて出力信号ｅ６− ｅ
ｇ となシ、負荷７の両端に供給される。
ィルタ回路２１を介して復調されて出力信号ｅ６− ｅ
ｇ となシ、負荷７の両端に供給される。
この場合、信号ｅ。と信号焉 とは互いに逆位相関係と
なっている。なお、以上の説明においてはキャリア信号
ｅｃ を三角波として説明したが、このキャリア信号ｅ
ｅ としては正弦波等を使用することもできる。
なっている。なお、以上の説明においてはキャリア信号
ｅｃ を三角波として説明したが、このキャリア信号ｅ
ｅ としては正弦波等を使用することもできる。
次に、この実施例ＫＴｈける信号入力端子１０と信号出
力端子１９ａ、１９ｂとの間における利得Ｇｖ につい
て考察する。まず時定数Ｃ１Ｒ２゜Ｃ２Ｒ’、け、キャ
リア信号ｅｅ の周期に対して充分大であるから、アナ
ログ信号についてのみ考察すると、信号ｅ と信号ｅ
１１ とが等しいことから、なる関係が成り立つ。ここ
で、信号らは信号ｅ□の逆相信号であるから、！！［１
記（１１式は。
力端子１９ａ、１９ｂとの間における利得Ｇｖ につい
て考察する。まず時定数Ｃ１Ｒ２゜Ｃ２Ｒ’、け、キャ
リア信号ｅｅ の周期に対して充分大であるから、アナ
ログ信号についてのみ考察すると、信号ｅ と信号ｅ
１１ とが等しいことから、なる関係が成り立つ。ここ
で、信号らは信号ｅ□の逆相信号であるから、！！［１
記（１１式は。
となる。またここで抵抗８．９．１３．１５の各抵抗値
を、−Ｒ１＝＝ Ｒ’、およびＲ２＝＝ Ｒ’２ と
なるように各々設定すれば（２）式は。
を、−Ｒ１＝＝ Ｒ’、およびＲ２＝＝ Ｒ’２ と
なるように各々設定すれば（２）式は。
２ Ｒ１（Ｉ ｏ＝ｕ２ｅ ｌ
と変形することができる。そして信号出力端子１９ａ、
１９ｂ間の電圧Ｆｉ ２ ｅ ｏであるから、利得Ｇ
け。
１９ｂ間の電圧Ｆｉ ２ ｅ ｏであるから、利得Ｇ
け。
となりｋ Ｒ１と８２ の比によって決定することが
できる。
できる。
次に、この実施例にかける反転増幅器１７とパルス増幅
器５，６とからなる部分の異体回路を第３図に示す。
器５，６とからなる部分の異体回路を第３図に示す。
第３図において、第１図における比較器４の出力信号ｅ
３は１反転形のパルス増幅器６を構成するＭＯＳ 電力
形電界効果トランジスタＣ以下、ＭＯＳ パワーＦＥ
Ｔ と略称する１ ６ａ、６ｂの両ゲートに供給
されると共に、非反転形のパルス増幅器５を構成する反
転増幅器１７シよびこれＫ［（ＭＯＳ ＦＥＴ ５ｍ
、 ５ｂの入力端に供給されティｈ、ＭＯ８ハ’７−
ＦＥＴ ５ ａ 、 ６ ａ〕両’／ −スと、
ＭＯＳ パワーＦＦ２Ｔ５ｂ、６ｂの両ソー２゛との間
には直流電源２２から電圧２Ｅが供給されている。この
場合、直流電源２２の正負側電源端子間には抵抗値の等
しい抵抗２３ａ、２３ｂ （値は共にｒ）が順次直列
に接続されると共に１これら両抵抗２３ａ 、２３ｂの
接続点はボルテージフォロワ回路２４を介して接地され
、これによってＭＯＳ パ’７− ＦＥＴ ５ ａ
、 ６’ａの両ソースへの印加電圧と％ＭＯＢ パワ
ーＩ＋’ＥＴ５ｂ、６ｂの両ソースへの印加電圧が各々
電、圧十Ｂ、−Ｅに保持されるようになっている。そし
て、ＭＯＳ パワーＦＥＴ５ａ、５ｂの両ドレインは
共通接続され。
３は１反転形のパルス増幅器６を構成するＭＯＳ 電力
形電界効果トランジスタＣ以下、ＭＯＳ パワーＦＥ
Ｔ と略称する１ ６ａ、６ｂの両ゲートに供給
されると共に、非反転形のパルス増幅器５を構成する反
転増幅器１７シよびこれＫ［（ＭＯＳ ＦＥＴ ５ｍ
、 ５ｂの入力端に供給されティｈ、ＭＯ８ハ’７−
ＦＥＴ ５ ａ 、 ６ ａ〕両’／ −スと、
ＭＯＳ パワーＦＦ２Ｔ５ｂ、６ｂの両ソー２゛との間
には直流電源２２から電圧２Ｅが供給されている。この
場合、直流電源２２の正負側電源端子間には抵抗値の等
しい抵抗２３ａ、２３ｂ （値は共にｒ）が順次直列
に接続されると共に１これら両抵抗２３ａ 、２３ｂの
接続点はボルテージフォロワ回路２４を介して接地され
、これによってＭＯＳ パ’７− ＦＥＴ ５ ａ
、 ６’ａの両ソースへの印加電圧と％ＭＯＢ パワ
ーＩ＋’ＥＴ５ｂ、６ｂの両ソースへの印加電圧が各々
電、圧十Ｂ、−Ｅに保持されるようになっている。そし
て、ＭＯＳ パワーＦＥＴ５ａ、５ｂの両ドレインは
共通接続され。
この接続点から出力信号ｅ４ が取シ出され、ｔたＭＯ
Ｓ パフ−ＦＫＴ６ａ、６ｂの両ドレインは共通接続さ
れ、この接続点から出力信号６が取り出されるようにな
っている。
Ｓ パフ−ＦＫＴ６ａ、６ｂの両ドレインは共通接続さ
れ、この接続点から出力信号６が取り出されるようにな
っている。
以上の説明から甲らかなように、この発明によるパルス
幅変調増幅器によれば、入力信号にＢＴＬ出力段におけ
る第１のパルス増幅器の出力信号の′積分信号を加算し
て増幅器の非反転入力端子へ供給する一方、ＢＴＬ
出力段にかける第２のパルス増幅器の出力信号を前記増
幅器の反転入力帰子へ供給して積分し、さらにこの増幅
器の出力をキャリア信号と比較し、この比較出力により
前記第１、第２のパルス増幅器を駆動するようにしたの
で、出力段のパルス増幅器をＢＴＬ 構成にする場合。
幅変調増幅器によれば、入力信号にＢＴＬ出力段におけ
る第１のパルス増幅器の出力信号の′積分信号を加算し
て増幅器の非反転入力端子へ供給する一方、ＢＴＬ
出力段にかける第２のパルス増幅器の出力信号を前記増
幅器の反転入力帰子へ供給して積分し、さらにこの増幅
器の出力をキャリア信号と比較し、この比較出力により
前記第１、第２のパルス増幅器を駆動するようにしたの
で、出力段のパルス増幅器をＢＴＬ 構成にする場合。
アクティブ素子を用いることなく極めて簡単な回路構成
でしかも出力信号をパルス信号の形のままで安定に帰還
することができ、これによって低コスト、低歪率のパル
ス幅変調増幅器を実現することができる。
でしかも出力信号をパルス信号の形のままで安定に帰還
することができ、これによって低コスト、低歪率のパル
ス幅変調増幅器を実現することができる。
第１図はこの発明によるパルス幅変調増幅器の−実ｔＩ
ｆＡ例の構成を示す回路図、第２図は同実施例の動作を
説明するためのタイムチャートｈ ｓｇａ図は同実施例
における出力段パルス増幅器の具体回路を示す回路図で
ある。 ２・・・・・・増幅器（演算増Ｓ器）、３・・・・・・
第２．の容量素子（コンデンサ）、４・・・・・・比較
器、５・・・・・・ｗｃｌのパルス増幅器、６・・・・
・・ｇｇ２のパルス増幅器、７・・・・・・負Ｌ８−・
・・ｇ３のインピーダンス素子（抵抗）、９・・・・・
・第４のインピーダンス素子（抵抗）。 １０・・・・・・信号入力端子、１３・・・・・・第１
のインピーダンス素子（抵抗）、１４・・・・・・第１
の容［ｌ−素子Ｃコンデンサ１．１５・・・・・・第２
のインピーダンス素子Ｃ抵抗）、１６’−・・・・・キ
ャリア信号源、２１・・・・・フィルタ回路。
ｆＡ例の構成を示す回路図、第２図は同実施例の動作を
説明するためのタイムチャートｈ ｓｇａ図は同実施例
における出力段パルス増幅器の具体回路を示す回路図で
ある。 ２・・・・・・増幅器（演算増Ｓ器）、３・・・・・・
第２．の容量素子（コンデンサ）、４・・・・・・比較
器、５・・・・・・ｗｃｌのパルス増幅器、６・・・・
・・ｇｇ２のパルス増幅器、７・・・・・・負Ｌ８−・
・・ｇ３のインピーダンス素子（抵抗）、９・・・・・
・第４のインピーダンス素子（抵抗）。 １０・・・・・・信号入力端子、１３・・・・・・第１
のインピーダンス素子（抵抗）、１４・・・・・・第１
の容［ｌ−素子Ｃコンデンサ１．１５・・・・・・第２
のインピーダンス素子Ｃ抵抗）、１６’−・・・・・キ
ャリア信号源、２１・・・・・フィルタ回路。
Claims (1)
- 【特許請求の範囲】 ■ 非反転入力端子が第１の容量素子を介して接地され
ると共に第１のインピーダンス素子を介して信号入力端
子′に接続され５反転入力端子と出力端子との間に第２
の容量素子が介挿され。 かつ前記反転入力端子が第２のインピーダンス素子を介
して接地された増幅器。 ■ 前記増幅器の出力とキャリア信号とを比較する比較
器。 ■ 前記比較器の出力によって駆動され、かつフィルタ
同格を介して負荷の両端を互いに逆位相の信号で駆動す
る第１．第２のパルス増幅器。 ■ 前記第１のパルス増幅器の出力をＩＩＥ３のインピ
ーダンス素子を介して前記増幅器の反転入力端子へ帰還
すると共に、前記第２のパルス増幅器の出力なＩＦ５の
インピーダンス素子を介して前記増幅器の非反転入力端
子へ帰還する帰還同格。 を各ｋＪ％備してなることを特徴とするパルス幅変調増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106327A JPS58222604A (ja) | 1982-06-21 | 1982-06-21 | パルス幅変調増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106327A JPS58222604A (ja) | 1982-06-21 | 1982-06-21 | パルス幅変調増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58222604A true JPS58222604A (ja) | 1983-12-24 |
| JPH0354481B2 JPH0354481B2 (ja) | 1991-08-20 |
Family
ID=14430810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57106327A Granted JPS58222604A (ja) | 1982-06-21 | 1982-06-21 | パルス幅変調増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222604A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3925159A1 (de) * | 1988-12-28 | 1990-07-12 | Pioneer Electronic Corp | Impulsbreitenmodulationsverstaerkerschaltung |
| JP2007074670A (ja) * | 2005-09-09 | 2007-03-22 | Nec Electronics Corp | 差動増幅回路および半導体装置 |
-
1982
- 1982-06-21 JP JP57106327A patent/JPS58222604A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3925159A1 (de) * | 1988-12-28 | 1990-07-12 | Pioneer Electronic Corp | Impulsbreitenmodulationsverstaerkerschaltung |
| JP2007074670A (ja) * | 2005-09-09 | 2007-03-22 | Nec Electronics Corp | 差動増幅回路および半導体装置 |
| JP4694323B2 (ja) * | 2005-09-09 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 差動増幅回路および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0354481B2 (ja) | 1991-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707337B2 (en) | Self-operating PWM amplifier | |
| JP4710298B2 (ja) | Ｄ級増幅器 | |
| JPH0728181B2 (ja) | パルス幅変調増幅回路 | |
| JPS58146116A (ja) | 電子利得制御装置 | |
| US7545212B2 (en) | Class ad audio amplifier | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| US5258723A (en) | Integrated instrumentation amplifier with integrated frequency-compensating capacitance | |
| US20170346456A1 (en) | Active rc filters | |
| US11296666B1 (en) | High common mode rejection ratio (CMRR) current monitoring circuit using floating supplies | |
| US7439801B2 (en) | Amplifier circuit with multiple power supplies | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| JPS58222604A (ja) | パルス幅変調増幅器 | |
| US7868693B2 (en) | Class-D amplifier | |
| US4318050A (en) | AM Detecting circuit | |
| JPS62272705A (ja) | 増幅回路 | |
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| US7199655B2 (en) | Multistage amplifier circuit without interstage coupling capacitor | |
| JPS59207712A (ja) | 増幅器 | |
| US3417339A (en) | Push-pull transistor amplifiers with transformer coupled driver | |
| JPH0335846B2 (ja) | ||
| JPS6017168B2 (ja) | パルス幅変調出力増幅回路 | |
| JPH01268302A (ja) | 増幅回路 | |
| JPH0411379Y2 (ja) | ||
| RU2041558C1 (ru) | Мостовой усилитель постоянного тока для управления бесконтактным двигателем постоянного тока |