JPS6017168B2 - パルス幅変調出力増幅回路 - Google Patents
パルス幅変調出力増幅回路Info
- Publication number
- JPS6017168B2 JPS6017168B2 JP53065373A JP6537378A JPS6017168B2 JP S6017168 B2 JPS6017168 B2 JP S6017168B2 JP 53065373 A JP53065373 A JP 53065373A JP 6537378 A JP6537378 A JP 6537378A JP S6017168 B2 JPS6017168 B2 JP S6017168B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- supplied
- circuits
- signal
- balanced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は音声信号等の低周波信号を一旦パルス幅変調信
号に変換してこれを増幅し、再び元の低周波信号に復調
し、これをスピーカ等の負荷に供給する様にしたパルス
幅変調出力増幅回路に関し、特に無信号時の電力損失を
改善すると共に回路構成を簡略化する様にしたものであ
る。
号に変換してこれを増幅し、再び元の低周波信号に復調
し、これをスピーカ等の負荷に供給する様にしたパルス
幅変調出力増幅回路に関し、特に無信号時の電力損失を
改善すると共に回路構成を簡略化する様にしたものであ
る。
従来音声信号の出力回路として第１図に示す如くパルス
増変調増幅回路をＢＴＬ回路接続したものが提案されて
いる。
増変調増幅回路をＢＴＬ回路接続したものが提案されて
いる。
即ち第１図に於いて、１は音声信号が供給される入力端
子を示し、この入力端子１に供給される音声信号を平衡
形積分回路例えばミラー積分回路２ａの非反転入力端子
■に供給すると共にこの入力端子１に供給される音声信
号を位相反転用のィンバータ回路３を介して平衡形積分
回路例えばミラー積分回路２ｂの非反転入力端子由に供
給し、之等ミラー積分回路２ａ及び２ｂの夫々の出力信
号をその入力電圧が零の点でその出力信号が１の電圧レ
ベル−Ｖｏから他の電圧レベル＋Ｖｏに変化するように
なされたゼロクロススィッチ回路（例えば高利得増幅器
）４ａ及び４ｂの夫々の入力側に供給し、このゼロクロ
ススイッチ回路４ａ及び４ｂの夫々の出力側に得られる
パルス幅変調信号を例えばｎｐｎ形トランジスタＱ，及
びｐｎｐ形トランジスタＱ２の夫々のベースを互いに接
続して入力端を導出し、之等トランジスタＱ，及びＱ２
の夫々のェミッタを互いに接続すると共にこのェミッタ
の接続点より出力端を導出し、このトランジスタＱ．の
コレクタに正の直流電圧十Ｖ，を供給し、この他方のト
ランジスタＱ２のコレクタに正の直流電圧＋Ｖ，と絶対
値の等しい負の直流電圧−Ｖ，を供給する様にしたパル
ス増幅回路５ａ及び５ｂの夫々の入力側に供給する。又
このパルス増幅回路５ａ及び５ｂの夫々の出力側を夫々
帰還用の抵抗器６ａ及び６ｂを介して夫々平衡形積分回
路２ａ及び２ｂの夫々の反転入力端子ｅに接続する。又
７は搬送波信号としてのデューティ５０％の矩形波信号
を発生する矩形波信号発生器を示し、この矩形波信号発
生器７よりの矩形波信号を夫々抵抗器８ａ及び８ｂを介
して平衡形積分回路２ａ及び２ｂの夫々の反転入力端子
ｅに供給する。又パルス増幅回路５ａ及び５ｂの夫々の
出力側をスピーカ１０の一端に夫々接続する。この第１
図に於いては音声信号入力端子１よりの音声信号が平衡
形積分回路２ａの非反転入力端子由に供給されると共に
この音声信号がィンバータ回路３を介して位相を反転し
て平衡形積分回路２ｂの非反転入力端子■に供給され又
、矩形波信号発生器７よりの第２図Ａに示す如き矩形波
信号が平衡形積分回路２ａ及び２ｂの反転入力端子ｅに
供給されると共にパルス増幅回路５ａ及び５ｂの例えば
第２図Ｂに示す如きパルス幅変調信号が帰還用の抵抗器
６ａ及び６ｂを介して平衡形積分回路２ａ及び２ｂの夫
々の反転入力端子ｅに供給されるのでこの平衡形積分回
路２ａ及び２ｂの反転入力端子ｅには第２図Ｃに示す如
き電流波形信号が供給され、この平衡形積分回路２ａ及
び２ｂの夫々の出力には第２図Ｄに示す如き積分波形信
号が得られ、この積分波形信号がゼロクロススィッチ回
路４ａ及び４ｂに夫々供給され第２図Ｅに示す如きパル
ス幅変調信号が得られ、これがパルス増幅回路５ａ及び
５ｂにより増幅されて、このパルス増幅回路５ａ及び５
ｂの夫々の出力側に第２図Ｅに示す如きパルス幅変調信
号が得られる。そしてこのパルス幅変調信号が低域通過
フィルタｇａ及び９ｂ‘こ供給され、之等低域通過フィ
ル夕９ａ及び９ｂの夫々の出力側に元の音声信号の増幅
されたものが得られる。この場合音声信号のレベルの変
化によって第２図Ｅのパルス幅変調信号のパルス幅が破
線で示す如く変化しても矩形波信号発生器７よりの第２
図Ａに示す如き矩形波信号の立上り時点は常に一致し、
第２図Ｅに示す如き矩形波信号の立下り部分だけが音声
信号のレベルに応じて変化する。又このときスピーカ１
０の一端及び池端に供給される音声信号は互いに位相が
反転したものであり、第１図はＢＴＬ回路として動作し
、音声信号を再生することができる。又この第１図に於
いては低域通過フィル夕９ａ及び９ｂの前段より平衡形
積分回路２ａ及び２ｂに負帰還をかけているので、充分
な負帰還をかけることが可能であり、このため変調歪率
を充分小にすることができる。然しながら斯る第１図に
於いては信号入力端子１に供給される信号が無いときに
於いても矩形波信号発生器７よりのデューティ５０％の
矩形波信号が供給されているので、パルス増幅回路５ａ
及び５ｂの出力側にはこのデューティ５０％の矩形波信
号が得られる。
子を示し、この入力端子１に供給される音声信号を平衡
形積分回路例えばミラー積分回路２ａの非反転入力端子
■に供給すると共にこの入力端子１に供給される音声信
号を位相反転用のィンバータ回路３を介して平衡形積分
回路例えばミラー積分回路２ｂの非反転入力端子由に供
給し、之等ミラー積分回路２ａ及び２ｂの夫々の出力信
号をその入力電圧が零の点でその出力信号が１の電圧レ
ベル−Ｖｏから他の電圧レベル＋Ｖｏに変化するように
なされたゼロクロススィッチ回路（例えば高利得増幅器
）４ａ及び４ｂの夫々の入力側に供給し、このゼロクロ
ススイッチ回路４ａ及び４ｂの夫々の出力側に得られる
パルス幅変調信号を例えばｎｐｎ形トランジスタＱ，及
びｐｎｐ形トランジスタＱ２の夫々のベースを互いに接
続して入力端を導出し、之等トランジスタＱ，及びＱ２
の夫々のェミッタを互いに接続すると共にこのェミッタ
の接続点より出力端を導出し、このトランジスタＱ．の
コレクタに正の直流電圧十Ｖ，を供給し、この他方のト
ランジスタＱ２のコレクタに正の直流電圧＋Ｖ，と絶対
値の等しい負の直流電圧−Ｖ，を供給する様にしたパル
ス増幅回路５ａ及び５ｂの夫々の入力側に供給する。又
このパルス増幅回路５ａ及び５ｂの夫々の出力側を夫々
帰還用の抵抗器６ａ及び６ｂを介して夫々平衡形積分回
路２ａ及び２ｂの夫々の反転入力端子ｅに接続する。又
７は搬送波信号としてのデューティ５０％の矩形波信号
を発生する矩形波信号発生器を示し、この矩形波信号発
生器７よりの矩形波信号を夫々抵抗器８ａ及び８ｂを介
して平衡形積分回路２ａ及び２ｂの夫々の反転入力端子
ｅに供給する。又パルス増幅回路５ａ及び５ｂの夫々の
出力側をスピーカ１０の一端に夫々接続する。この第１
図に於いては音声信号入力端子１よりの音声信号が平衡
形積分回路２ａの非反転入力端子由に供給されると共に
この音声信号がィンバータ回路３を介して位相を反転し
て平衡形積分回路２ｂの非反転入力端子■に供給され又
、矩形波信号発生器７よりの第２図Ａに示す如き矩形波
信号が平衡形積分回路２ａ及び２ｂの反転入力端子ｅに
供給されると共にパルス増幅回路５ａ及び５ｂの例えば
第２図Ｂに示す如きパルス幅変調信号が帰還用の抵抗器
６ａ及び６ｂを介して平衡形積分回路２ａ及び２ｂの夫
々の反転入力端子ｅに供給されるのでこの平衡形積分回
路２ａ及び２ｂの反転入力端子ｅには第２図Ｃに示す如
き電流波形信号が供給され、この平衡形積分回路２ａ及
び２ｂの夫々の出力には第２図Ｄに示す如き積分波形信
号が得られ、この積分波形信号がゼロクロススィッチ回
路４ａ及び４ｂに夫々供給され第２図Ｅに示す如きパル
ス幅変調信号が得られ、これがパルス増幅回路５ａ及び
５ｂにより増幅されて、このパルス増幅回路５ａ及び５
ｂの夫々の出力側に第２図Ｅに示す如きパルス幅変調信
号が得られる。そしてこのパルス幅変調信号が低域通過
フィルタｇａ及び９ｂ‘こ供給され、之等低域通過フィ
ル夕９ａ及び９ｂの夫々の出力側に元の音声信号の増幅
されたものが得られる。この場合音声信号のレベルの変
化によって第２図Ｅのパルス幅変調信号のパルス幅が破
線で示す如く変化しても矩形波信号発生器７よりの第２
図Ａに示す如き矩形波信号の立上り時点は常に一致し、
第２図Ｅに示す如き矩形波信号の立下り部分だけが音声
信号のレベルに応じて変化する。又このときスピーカ１
０の一端及び池端に供給される音声信号は互いに位相が
反転したものであり、第１図はＢＴＬ回路として動作し
、音声信号を再生することができる。又この第１図に於
いては低域通過フィル夕９ａ及び９ｂの前段より平衡形
積分回路２ａ及び２ｂに負帰還をかけているので、充分
な負帰還をかけることが可能であり、このため変調歪率
を充分小にすることができる。然しながら斯る第１図に
於いては信号入力端子１に供給される信号が無いときに
於いても矩形波信号発生器７よりのデューティ５０％の
矩形波信号が供給されているので、パルス増幅回路５ａ
及び５ｂの出力側にはこのデューティ５０％の矩形波信
号が得られる。
又一般に低域通過フィル夕はコイル、コンデンサ等より
構成されている。この為この無信号時においてもこのパ
ルス増幅回路５ａ及び５ｂと低域通過フィル夕９ａ及び
９ｂとの間に第２図日こ示す如き三角波電流が流れ、こ
れに依る電力損失があった。本発明は斯る点に鑑み上述
の如きパルス増変調出力増幅回路に於いて、簡単な構成
にして、無情号時の電力損失を改善する様にしたもので
ある。
構成されている。この為この無信号時においてもこのパ
ルス増幅回路５ａ及び５ｂと低域通過フィル夕９ａ及び
９ｂとの間に第２図日こ示す如き三角波電流が流れ、こ
れに依る電力損失があった。本発明は斯る点に鑑み上述
の如きパルス増変調出力増幅回路に於いて、簡単な構成
にして、無情号時の電力損失を改善する様にしたもので
ある。
以下第３図を参照しながら本発明パルス幅変調出力増幅
回路の一実施例につき説明しよう。この第３図に於いて
第１図に対応する部分には同‐−符号を付しその詳細説
明は省略する。本例に於いては入力端子１に供給される
音声信号を平衡形積分回路２ａの非反転入力端子由に供
給すると共にこの入力端子１に供給される音声信号を抵
抗器１１を介して平衡形積分回路２ｂの反転入力端子ｅ
に接続し、この平衡形積分回路２ｂの非反転入力端子由
を接地し、又パルス増幅回路５ａ及び５ｂの夫々の出力
側を低域通過フィル夕９の入力側の一端及び池端に夫々
接続し、この低域通過フィル夕９の出力側の一端及び池
端をスピーカ１０の一端及び他端に夫々接続する。
回路の一実施例につき説明しよう。この第３図に於いて
第１図に対応する部分には同‐−符号を付しその詳細説
明は省略する。本例に於いては入力端子１に供給される
音声信号を平衡形積分回路２ａの非反転入力端子由に供
給すると共にこの入力端子１に供給される音声信号を抵
抗器１１を介して平衡形積分回路２ｂの反転入力端子ｅ
に接続し、この平衡形積分回路２ｂの非反転入力端子由
を接地し、又パルス増幅回路５ａ及び５ｂの夫々の出力
側を低域通過フィル夕９の入力側の一端及び池端に夫々
接続し、この低域通過フィル夕９の出力側の一端及び池
端をスピーカ１０の一端及び他端に夫々接続する。
その他は第１図と同機に構成する。斯る第３図に於いて
は入力端子１に供給される音声信号をィンバータ回路を
用いずに平衡形積分回路２ｂの反転入力端子ｅ側に供給
する様にすると共にこの非反転入力端子由を接地したの
でこの平衡形積分回路２ｂに於いては逆相の音声信号が
非反転入力端子田に供給されたと同様の動作をする。
は入力端子１に供給される音声信号をィンバータ回路を
用いずに平衡形積分回路２ｂの反転入力端子ｅ側に供給
する様にすると共にこの非反転入力端子由を接地したの
でこの平衡形積分回路２ｂに於いては逆相の音声信号が
非反転入力端子田に供給されたと同様の動作をする。
又入力端子１に供給された信号が正の信号であり、パル
ス増幅回路５ａ及び５ｂの出力信号側の信号が第４図Ａ
及び８に示す如くであったときは低域通過フィル夕９の
入力側の−端及び他端間の電圧は第４図Ｃに示す如くこ
の第４図Ａの波形より第４図Ｂの波形を差し引いた入力
信号のレベルに応じたパルス幅の正の矩形波信号となり
、この低域通過フィル夕９の出力側の一端及び池端間に
は之を平均した第４図Ｃに破線で示す如き正の信号が得
られ、又入力端子１に供給される信号が負の信号であり
、パルス増幅回路５ａ及び５ｂの出力側の信号が第４図
Ｄ及びＥに示す如くであったときは低域通過フィル夕９
の入力側の一端及び他端間の電圧は第４図ＦＩこ示す如
くこの第４図Ｄの波形より第４図Ｅの波形を差し引いた
入力信号のレベルに応じたパルス幅の負の矩形波信号と
なり、この低域通過フィル夕９の出力側の一端及び池端
間には之を平均した第４図Ｆに破線で示す如き負の信号
が得られ、その他は第１図同様の動作をするので、第１
図同機にＢＴＬ回路を構成し、音声信号を再生すること
ができる。又本発明に於いては無信号時にはパルス増幅
回路５ａ及び５ｂの夫々の出力側に第４図Ｇ及び日に示
す如く同位相のデューテイ５０％の矩形波信号が得られ
るが、低域通過フィル夕９の入力側の一端及び他端間に
は之等が相殺され第４図１に示す如く何等電圧が得られ
ず無効電流が流れない。
ス増幅回路５ａ及び５ｂの出力信号側の信号が第４図Ａ
及び８に示す如くであったときは低域通過フィル夕９の
入力側の−端及び他端間の電圧は第４図Ｃに示す如くこ
の第４図Ａの波形より第４図Ｂの波形を差し引いた入力
信号のレベルに応じたパルス幅の正の矩形波信号となり
、この低域通過フィル夕９の出力側の一端及び池端間に
は之を平均した第４図Ｃに破線で示す如き正の信号が得
られ、又入力端子１に供給される信号が負の信号であり
、パルス増幅回路５ａ及び５ｂの出力側の信号が第４図
Ｄ及びＥに示す如くであったときは低域通過フィル夕９
の入力側の一端及び他端間の電圧は第４図ＦＩこ示す如
くこの第４図Ｄの波形より第４図Ｅの波形を差し引いた
入力信号のレベルに応じたパルス幅の負の矩形波信号と
なり、この低域通過フィル夕９の出力側の一端及び池端
間には之を平均した第４図Ｆに破線で示す如き負の信号
が得られ、その他は第１図同様の動作をするので、第１
図同機にＢＴＬ回路を構成し、音声信号を再生すること
ができる。又本発明に於いては無信号時にはパルス増幅
回路５ａ及び５ｂの夫々の出力側に第４図Ｇ及び日に示
す如く同位相のデューテイ５０％の矩形波信号が得られ
るが、低域通過フィル夕９の入力側の一端及び他端間に
は之等が相殺され第４図１に示す如く何等電圧が得られ
ず無効電流が流れない。
従って無情号時の電力損失を改善することができる。又
本発明に於いてはィンバータ回路を使用することなく入
力信号を平衡形積分回路２ｂの反転入力端子ｅに供給す
る様にしているのでそれだけ構成が簡単となると共に更
に低域通過フィル夕９を１個しか使用しないのでそれだ
け構成が簡単となる利益がある。又第３図例では負荷則
ちスピーカ１川ま大地に対して高周波的にフローティン
グしており、コモンモードで振られているが、第５図に
示す如く低域通過フィル夕９とスピーカ１０との間にコ
モンモードを除くコモンモードフィルタ１２を挿入する
ことに依り不要頚射を低減させることができる。
本発明に於いてはィンバータ回路を使用することなく入
力信号を平衡形積分回路２ｂの反転入力端子ｅに供給す
る様にしているのでそれだけ構成が簡単となると共に更
に低域通過フィル夕９を１個しか使用しないのでそれだ
け構成が簡単となる利益がある。又第３図例では負荷則
ちスピーカ１川ま大地に対して高周波的にフローティン
グしており、コモンモードで振られているが、第５図に
示す如く低域通過フィル夕９とスピーカ１０との間にコ
モンモードを除くコモンモードフィルタ１２を挿入する
ことに依り不要頚射を低減させることができる。
尚上述実施例に於いては音声信号を再生する例につき述
べたが本発明をその他の低周波信号を増幅する場合に使
用できることは勿論である。
べたが本発明をその他の低周波信号を増幅する場合に使
用できることは勿論である。
又本発明は上述実施例に限ることなく本発明の要旨を逸
脱することなくその他種々の構成が取り得ることは勿論
である。
脱することなくその他種々の構成が取り得ることは勿論
である。
第１図は従来のパルス幅変調出力増幅回路の例を示す構
成図、第２図は第１図の説明に供する線図、第３図は本
発明パルス幅変調出力増幅回路の一実施例を示す構成図
、第４図は本発明の説明に供する線図、第５図は本発明
の要部の例を示す接続図である。 １は入力端子、２ａ及び２ｂは夫夫平衡形積分回路、４
ａ及び４ｂは夫々ゼロクロススイツチ回路、５ａ及び５
ｂは夫々パルス増幅回路、６ａ及び６ｂは夫々帰還用抵
抗器、７は矩形波信号発生器、９は低域通過フィル夕、
１０はスピーカである。 第１図 第２図 第３図 第４図 第５図
成図、第２図は第１図の説明に供する線図、第３図は本
発明パルス幅変調出力増幅回路の一実施例を示す構成図
、第４図は本発明の説明に供する線図、第５図は本発明
の要部の例を示す接続図である。 １は入力端子、２ａ及び２ｂは夫夫平衡形積分回路、４
ａ及び４ｂは夫々ゼロクロススイツチ回路、５ａ及び５
ｂは夫々パルス増幅回路、６ａ及び６ｂは夫々帰還用抵
抗器、７は矩形波信号発生器、９は低域通過フィル夕、
１０はスピーカである。 第１図 第２図 第３図 第４図 第５図
Claims (1)
- １ 入力端子に供給される低周波信号を第１の平衡形積
分回路の非反転入力端子に供給すると共に上記入力端子
に供給される低周波信号を第２の平衡形積分回路の反転
入力端子に供給し、搬送波信号としての矩形波信号を発
生する矩形波信号発生器よりの矩形波信号を上記第１及
び第２の平衡形積分回路の夫々の反転入力端子に供給し
、上記第２の平衡形積分回路の非反転入力端子を接地し
、上記第１及び第２の平衡形積分回路の夫々の出力信号
を夫々第１及び第２のゼロクロススイツチ回路を介して
第１及び第２のパルス増幅回路の入力端子に供給し、該
第１及び第２のパルス増幅回路の夫々の出力端を夫々上
記第１及び第２の平衡形積分回路の夫々の反転入力端子
に接続して夫々帰還回路を構成し、上記第１及び第２の
パルス増幅回路の夫々の出力端を低域通過フイルタの一
方及び他方の入力端に夫々接続し、該低域通過フイルタ
の出力信号を負荷に供給する様にしたことを特徴とする
パルス増変調出力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53065373A JPS6017168B2 (ja) | 1978-05-31 | 1978-05-31 | パルス幅変調出力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53065373A JPS6017168B2 (ja) | 1978-05-31 | 1978-05-31 | パルス幅変調出力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54157066A JPS54157066A (en) | 1979-12-11 |
| JPS6017168B2 true JPS6017168B2 (ja) | 1985-05-01 |
Family
ID=13285088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53065373A Expired JPS6017168B2 (ja) | 1978-05-31 | 1978-05-31 | パルス幅変調出力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017168B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10884678B2 (en) | 2018-03-20 | 2021-01-05 | Fuji Xerox Co.,Ltd. | Information processing apparatus, printing system, and non-transitory computer readable medium |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56141611A (en) * | 1980-04-07 | 1981-11-05 | Hitachi Ltd | Amplifier by pulse width modulation system |
| JPH02177605A (ja) * | 1988-12-28 | 1990-07-10 | Pioneer Electron Corp | パルス幅変調増幅回路 |
-
1978
- 1978-05-31 JP JP53065373A patent/JPS6017168B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10884678B2 (en) | 2018-03-20 | 2021-01-05 | Fuji Xerox Co.,Ltd. | Information processing apparatus, printing system, and non-transitory computer readable medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54157066A (en) | 1979-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707337B2 (en) | Self-operating PWM amplifier | |
| JP4434557B2 (ja) | 電力増幅回路 | |
| JPH0728181B2 (ja) | パルス幅変調増幅回路 | |
| US20080042743A1 (en) | Differential input class d amplifier | |
| JPH0320090B2 (ja) | ||
| JPS5829646B2 (ja) | パルス幅変調増幅器 | |
| JPS6017167B2 (ja) | パルス巾変調信号増幅回路 | |
| US4021745A (en) | Pulse width modulated signal amplifier | |
| JP4509266B2 (ja) | 三角波発生器を必要としないアナログ又はデジタル入力用に形態特定可能な入力回路網を具備するｐｗｍブリッジ増幅器 | |
| JP3106795B2 (ja) | パルス幅変調増幅器 | |
| JPH07231226A (ja) | Ｄ級電力増幅器 | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| JPS6017168B2 (ja) | パルス幅変調出力増幅回路 | |
| JP2007209038A (ja) | 電力増幅回路 | |
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| JPH0335846B2 (ja) | ||
| JPH08265059A (ja) | 電力増幅器 | |
| JPH0132687B2 (ja) | ||
| JPH0744403B2 (ja) | 低歪率ｄ級電力増幅器 | |
| JPS607551Y2 (ja) | パルス幅変調増巾器 | |
| JPS6223135Y2 (ja) | ||
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| JPS63142712A (ja) | フイルタ回路 | |
| JPS649766B2 (ja) | ||
| JPH0354481B2 (ja) |