JP4509266B2 - 三角波発生器を必要としないアナログ又はデジタル入力用に形態特定可能な入力回路網を具備するｐｗｍブリッジ増幅器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、一般的にクラスＤ増幅器と呼ばれる低周波数／高性能増幅器に関するものであって、専用というわけではないが更に詳細には、オーディオ増幅器に関するものである。
【０００２】
【従来の技術】
例えば、自動車エンターテイメントの分野における民生機器の製造業者のエネルギ消費、重量及び熱分散器の寸法を減少するための努力が、クラスＡＢ増幅器よりも効率が高いパワーアンプに対する要求を発生している。
【０００３】
いわゆるクラスＤ増幅器はこれらの要求に答えるために提案されている。実質的に、これらの増幅器はＤＣ−ＡＣコンバータ回路を有しており、それはＰＷＭ出力信号を発生する。このＰＷＭ信号はパワースイッチを駆動し、該パワースイッチは実際の負荷（例えば、スピーカ）がその一部とすることの可能な増幅したオーディオ信号を再生するための受動的ローパスフィルタを実現することの可能な負荷をスイッチさせる。
【０００４】
アナログ入力及びＰＷＭ出力を具備するシングルエンド型増幅器（クラスＤ増幅器）の動作解析は、Ｆ． Ａ． Ｈｉｍｍｅｌｓｔｏｓｓ ｅｔ ａｌ． 「高品質クラスＤ増幅器の解析（Ａｎａｌｙｓｉｓ ｏｆ Ａ ｑｕａｌｉｔｙ Ｃｌａｓｓ−Ｄ ａｍｐｌｉｆｉｅｒ）」、ＩＥＥＥ・トランズアクションズ・オン・コンシューマ・エレクトロニクス、Ｖｏｌ．４２、Ｎｏ．３、１９９６年８月の文献に記載されている。
【０００５】
一方、デジタルオーディオ信号処理において増加する興味はアナログ増幅器ではなくデジタル増幅器を使用することをより便利なものとする。従って、オーディオ装置の多数の製造業者はアナログオーディオ信号とデジタルオーディオ信号とを取扱うことの可能なクラスＤパワーアンプを必要としている。
【０００６】
一般的な技術に従えば、アナログ入力信号を処理することは通常三角形又は鋸歯状信号である基準波形を発生することを必要とし、その発生は比較的臨界的なものであり且つとにかくある回路上の複雑性を暗示する。
【０００７】
アナログオーディオ信号とデジタルオーディオ信号とを選択的に取扱うことの可能なクラスＤ増幅器の一例は米国特許第５，６７２，９９８号に記載されている。この増幅器はパワーアンプ自身のフィードバックループから分離されているアナログオーディオ信号からＰＷＭ信号を発生する回路を使用している。この場合においても、ＰＷＭ信号を発生するために、専用の発生器（２４）によって発生される三角形の基準信号を使用する。
【０００８】
【発明が解決しようとする課題】
本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、従来のアナログ／ＰＷＭ変換技術に基づいて基準（三角形）波形を発生すること又は自己発振型構造（例えば、いわゆるＢＯＳＥタイプ）を必要とすることがなくアナログ及び／又はデジタル入力信号（ＰＷＭ）を取扱うことの可能なクラスＤパワー増幅器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明増幅器の１実施形態によれば、特定のユーザの条件に適合させるために著しく簡単であり、入力回路網は一対の４位置スイッチを介して形態特定可能であり、入力信号、アナログ又はデジタル（ＰＷＭ）の選択を可能とし、且つ更に、スタンダードＰＷＭ出力又はフェーズシフトＰＷＭ出力の間の選択のみならず、ＰＷＭスタンダードデジタル入力又はフェーズシフトＰＷＭデジタル入力の間の選択を行うことを可能としている。勿論、適宜の入力回路網の形態の特定は、永久的な態様で実施するか、又は選択スイッチを使用することなしに外部回路網を使用することによっても実施することが可能である。これらの大々的な実施形態に基づいても、本発明増幅器のコアは同一のままである。
【００１０】
反転信号が非反転信号に関して半クロック周期だけシフトされているフェーズシフトＰＷＭ変調の利点は、ＰＷＭパワーアンプの差動出力搬送波周波数がクロック周波数の２倍であり、従ってそれはより容易にフィルタされるということである。更に、ヌル変調条件下において、理想的に、負荷端子上において搬送波信号の残留物は存在しない。
【００１１】
基本的に、本発明増幅器は二つの同一の増幅用モジュールから構成されており、一方のモジュールは直接的（非反転）ＰＷＭ信号用のチャンネルを増幅し且つ他方は反転ＰＷＭ信号用のものである。各モジュールは、
第一非反転電圧入力端と、第二反転電流入力端と、該増幅器と共に単一勾配又は２勾配積分器を形成するループフィルタとを具備するスイッチング出力オペアンプと、
該積分器の出力端へカスケード結合されている論理インバータ（又は複数個の論理インバータからなるカスケード）と、
前記インバータ又は複数個の論理インバータからなるカスケードによって出力された論理レベルＰＷＭ信号をアナログ信号へ変換し二つの供給レールの電位の間でスイッチングする出力電力ステージと、
前記電力ステージの出力端と前記オペアンプの反転入力端との間に結合されている負のフィードバック抵抗と、
を有している。
【００１２】
【発明の実施の形態】
図１は後に詳細に説明する本発明の増幅器を構成する二つの同一の増幅モジュール１及び２のうちの一つの機能的概略図を示している。これら二つのモジュールの各々は、ローパスループフィルタを具備しており、従って積分ステージを実現しているオペアンプＯ１を有している。非反転入力（Ｉｎ＋）が電圧モードで供給され、一方増幅器の反転入力（Ｉｎ−）が電流モードで供給される。
【００１３】
図３に示したように、ローパスフィルタは該オペアンプの出力端とその反転入力端Ｉｎ−との間に接続されている単一の積分用コンデンサＣＩによって構成することが可能であり、従って、図３のＡに示したように、単一勾配積分器を実現している。一方、ローパスフィルタは図３のＢに示したように、２個のコンデンサＣＩ１及びＣＩ２及びこれら２個の直列接続されているコンデンサの間の中間ノードと回路の接地との間に接続されている抵抗ＲＩによって構成される受動的回路網とすることが可能であり、従ってこの場合には２勾配積分器を実現している。
【００１４】
複数勾配積分器を使用することは、より高いループ利得とすることを可能とし、従って、より低い高調波歪とすることを可能とする。
【００１５】
Ｒｆ抵抗（図１）は負のフィードバック抵抗を表わしており、一方その値が供給電圧の値に依存する電流を発生する電流発生器ＩｏはＰＷＭ増幅器のフィルタした出力（即ち、アナログ信号再生フィルタの下流側）上において歪のない信号の最大電圧の振れを可能とする。
【００１６】
図１の基本的モジュールの概略図を参照することにより、矢印で示したノードＴｒｉ上において、即ち、積分器の出力端において、ほぼ三角形の波形からなる信号が存在し、その勾配は入力電流Ｉｉｎ、フィードバック電流Ｉｒｆ、及び使用されるループフィルタのタイプに依存する。この三角波形は、上述した如く、単純なＮＯＴ論理ゲートか又は単一のインバータ又は複数個のインバータからなるカスケードとすることの可能な論理ブロックＣ１によって比較され、該論理ブロックの出力端において、図１において矢印によって示したように論理ＰＷＭ信号が得られる。
【００１７】
本発明の増幅器を構成する２個の基本的な増幅モジュールの別の実施例を図２に示してある。
【００１８】
図１の実施例と比較して唯一の差は、モジュールの出力ノードと回路の接地ノードとの間に接続されており且つその中間ノードがフィードバック抵抗Ｒｆに接続されている抵抗分割器Ｒａ，Ｒｂを使用することによって表わされている。この変形実施例は、モノリシック集積回路の形態で本発明増幅器を実現する場合に特に有用である。なぜならば、それは、該分割器のそれぞれの値Ｒａ及びＲｂによって与えられる分割比に等しい係数だけフィードバック抵抗Ｒｆの値を減少させることを可能とし、従ってその結果それを集積化するために必要なシリコン面積を減少させるからである。
【００１９】
図４はアナログ入力信号及びスタンダードＰＷＭ出力の場合に対して構成された本発明増幅器の全体的な構成を示している。勿論、本発明増幅器を構成する二つの増幅モジュール１及び２の各々は図１のものか又は図２のものとすることの可能な同一の回路構成を有している。
【００２０】
方形波クロックＶｑが抵抗Ｒｑ１を介して正のＰＷＭ出力Ｖｏ−Ｉｆ＋と相対的にモジュール１の反転入力端Ｉｎ−へ供給され、一方インバータＩによって出力された反転方形波クロックが、負のＰＷＭ出力Ｖｏ−Ｉｆ−と相対的に第二モジュール２の反転入力端Ｉｎ−へ供給される。Ｖｒｅｆは固定基準電圧、例えば２．５Ｖであり、一方増幅されるべきアナログオーディオ信号は入力端Ｖｉｎ＿ａへ供給される。
【００２１】
非反転チャンネルへ入力信号を供給する入力抵抗Ｒｉｎ１及びＲｉｎ２によって与えられる分割は、二つのチャンネルが同時に飽和することを確保するために、反転チャンネルと非反転チャンネルとの間の利得の差を考慮に入れる。Ｒｉｎ１＝０とすることにより且つ二つの増幅モジュール１及び２のフィードバック抵抗Ｒｆの値を適宜修正することによっても同一の結果を得ることが可能である。図４の構成から方形波クロックの論理インバータＩを取除くことによって、図５に示したような増幅器の入力回路網形態が得られ、それはスタンダードのものの代わりにフェーズシフトＰＷＭ出力を決定する（以下に詳細に説明する）。二つのチャンネルの利得を一致させることに関する考察は有効なままである。一方、フェーズシフトＰＷＭ出力を発生する同様の結果は、図６に示したように、入力回路網の異なる形態でも達成することが可能である。
【００２２】
この別の実施例によれば、本発明増幅器は二つの同一の反転信号経路を提供し、それによりＲｆ＝Ｒｉｎである限り同一の利得を有している。二つの増幅器の出力（Ｖｏ−Ｉｆ＋及びＶｏ−Ｉｆ−）に対して反対のフェーズの低周波数信号を得るために必要な反転は、正の出力Ｖｏ−Ｉｆ＋に関するチャンネルの入力において機能的に導入される単位利得反転増幅器（−１）によって得られる。
【００２３】
図７はスタンダードＰＷＭデジタル入力信号及びスタンダードＰＷＭ出力の場合に対する本発明増幅器の入力回路網の形態を示している。比較することによって、この回路が図４の回路とどの様に一致しているかを理解することが可能であり、その違いは、入力端Ｖｉｎ＿ａを固定基準電圧Ｖｒｅｆへ短絡させている点である。
【００２４】
入力デジタルＰＷＭ信号の方形波が同一の周波数であるが、論理電圧（例えば、０−５Ｖ）と供給電圧０−Ｖｃｃとの間の差に依存して異なるデューティサイクルでもって出力端へ転送される。理想的には、出力デューティサイクルは変調信号が存在しない場合の入力のものとほぼ等しいものである（デューティサイクル＝５０％）。
【００２５】
図８はフェーズシフトＰＷＭデジタル入力及びフェーズシフトＰＷＭ出力の場合の本発明増幅器の入力回路網の変形例を示している。この回路は図５の回路と同一の構成を有しており且つ単にノードＶｉｎ＿ａをノードＶｒｅｆへ接続させることにより且つ入力抵抗Ｒｑ１及びＲｑ２を介して別々に差動フェーズシフトＰＷＭデジタル信号Ｖｉｎ＿ＰＷＭ−及びＶｉｎ＿ＰＷＭ＋を二つの増幅モジュール１及び２におけるそれぞれの反転入力端へ印加することによって得ることが可能である。
【００２６】
図９は三つの異なるタイプの入力信号に対して、及び二つの異なるタイプの出力信号、即ちスタンダードＰＷＭ及びフェーズシフトＰＷＭに対してスイッチによって行われる簡単な選択によって形態特定することが可能な本発明増幅器に対する入力回路網の可能な構成を示している。図９の実施例によれば、入力信号のタイプとＰＷＭ出力信号のタイプとの各可能な組合わせは一対の電子的４位置スイッチＳ１，Ｓ２によって選択可能である。
【００２７】
本発明のその様に形態特定可能な増幅器は四つの入力ノードＡ，Ｂ，Ｃ，Ｄを有しており、それに対して、図９の構成において特定されるように入力信号を印加することが可能である。図９に示した表は、スイッチＳ１及びＳ２の各位置に対して、入力信号及び／又はＰＷＭ出力信号のそれぞれのタイプに対する選択された回路形態を示している。
【００２８】
別の実施例によれば、該入力回路網（図１０のＡ）の抵抗Ｒｑ１及びＲｑ２の各々はデジタル入力信号によって駆動されるスイッチであって、その一つが直接的に且つ他方がインバータを介して駆動されるスイッチ（図１０のＢ）によってスイッチされる一対の電流発生器で置換させることが可能である。スタンダードＰＷＭブリッジ出力とフェーズシフトＰＷＭブリッジ出力との間の差異は、スタンダードＰＷＭ出力に対する図１１及びフェーズシフトＰＷＭ出力に対する図１２において示した信号の波形を比較することによって容易に理解され、その場合に、差動出力Ｖｏはアナログオーディオ信号の再生用フィルタの下流側でとられる。
【００２９】
スタンダードＰＷＭ出力の場合には、本増幅器の二つのＶｏ−Ｉｆ＋及びＶｏ−Ｉｆ−出力端上に存在するＰＷＭ波形は、クロック周期当たり単に一つの位相の反転を与えるようなものである。対照的に、フェーズシフトＰＷＭ出力の場合には、反転された即ち負の出力Ｖｏ−Ｉｆ−は、反転されていること以外に、直接的即ち正のＶｏ−Ｉｆ＋出力に関して半クロック周期だけシフトされている。差動出力を考慮することによって、その周波数はクロック周波数の２倍である。従って、ＰＷＭ搬送波はより容易にフィルタすることが可能である。更に、ヌル変調条件期間中に、負荷端子上に搬送波の残留物が存在することはない（理想的な場合において）。
【００３０】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】 本発明の第一実施例に基づく増幅器を構成する二つの同一の増幅モジュールの各々の機能的概略図。
【図２】 本発明の別の実施例に基づく増幅器を構成する二つの同一の増幅モジュールの各々の概略的機能図。
【図３】 Ａ及びＢは本発明増幅器を構成する二つのモジュールの各々の入力積分器のループフィルタの二つの変形例を示した各回路図。
【図４】 アナログ入力信号及びスタンダードＰＷＭ出力に対する入力回路網の形態を示した概略図。
【図５】 アナログ入力信号及びフェーズシフトＰＷＭ出力に対する入力回路網の形態を示した概略図。
【図６】 本発明の別の実施例に基づくアナログ入力信号及びフェーズシフトＰＷＭ出力に対する入力回路網の形態を示した概略図。
【図７】 スタンダードＰＷＭデジタル入力信号及びスタンダードＰＷＭ出力に対する入力回路網の形態を示した概略図。
【図８】 フェーズシフトＰＷＭデジタル入力信号及びフェーズシフトＰＷＭ出力に対する入力回路網の形態を示した概略図。
【図９】 本発明増幅器の所望の入力回路網形態を選択する構成を示した概略図。
【図１０】 Ａ及びＢは入力回路網のＲｑ抵抗の代わりにデジタル入力信号によって駆動されるスイッチによってスイッチされる二つの電流発生器を使用したデジタル入力信号（Ｖｉｎ＿ｄ）の場合に対する変形実施例を示した概略図。
【図１１】 Ａ，Ｂ，ＣはスタンダードＰＷＭブリッジ出力形態の場合における信号を示したタイミング線図。
【図１２】 Ａ，Ｂ，ＣはフェーズシフトＰＷＭブリッジ出力形態の場合における信号を示したタイミング線図。
【符号の説明】
Ｏ１ オペアンプ
１，２ 増幅モジュール
ＣＩ 積分用コンデンサ
ＲＩ 抵抗
Ｒｆ フィードバック抵抗
Ｉｏ 電流発生器
Ｃ１ 論理ブロック

Claims (3)

1. スタンダードのＰＷＭデジタル入力信号、フェーズシフトＰＷＭデジタル入力信号又はアナログ入力信号の間の増幅器の異なる入力フォーマット及びスタンダードのＰＷＭ出力又はフェーズシフトＰＷＭ出力の間の増幅器の異なる出力フォーマットの動作において選択的な態様で処理することが可能な入力回路網を具備する低周波数ＰＷＭ出力ブリッジ増幅器において、アナログ入力信号（Ｖｉｎ＿ａ）の場合に方形波クロック信号を受け取ることとされている入力ノード（Ａ）を具備しており、二つの同一の増幅用モジュール（１，２）であって、直接的即ち正のＰＷＭ出力（Ｖｏ−Ｉｆ＋）に対するチャンネルを増幅するためのモジュール（１）及び反転した即ち負のＰＷＭ出力（Ｖｏ−Ｉｆ−）に対してのチャンネルを増幅するためのモジュール（２）が設けられており、各モジュールが、
   電圧モード非反転入力端（Ｉｎ＋）と、電流モード反転入力端（Ｉｎ−）と、積分器を構成するループフィルタとを具備しているスイッチング出力オペアンプ（Ｏ１）、
   前記積分器（Ｏ１、ループフィルタ）の出力端へカスケード結合されており且つ論理ＰＷＭ信号を出力する回路手段、
   インバータ又は複数個の論理インバータ（Ｃ１）のカスケードによって出力された論理ＰＷＭ信号をＰＷＭ信号へ変換し、該回路の二つの供給レールの電位間においてスイッチングする出力電力ステージ（Ｐ１）、
   電力ステージ（Ｐ１）の出力端を前記オペアンプ（Ｏ１）の反転入力端（Ｉｎ−）へ接続するフィードバック抵抗（Ｒｆ）、
   を具備しており、
   前記積分器が実質的に三角形の波形の信号を出力する単一又はマルチ勾配積分器であり、
   前記回路手段は前記論理インバータ又は前記論理インバータのカスケード（Ｃ１）で構成されており、
   前記形態特定可能な入力回路網が一対の同一な第一（Ｓ１）及び第二（Ｓ２）４位置スイッチを有しており、前記第一４位置スイッチ（Ｓ１）は交互に本増幅器の第一（Ａ）又は第二入力ノードを前記増幅モジュール（１，２）の内の一方（２）の反転入力端（ＩＮ−）へ結合させ、前記第二４位置スイッチ（Ｓ２）は交互に本増幅器の第三（Ｃ）又は第四（Ｄ）入力ノードを前記増幅モジュール（２）の反転入力端（Ｉｎ−）へ結合させ、前記第一入力ノード（Ａ）は本増幅器の第四入力ノード（Ｄ）へ供給されるアナログ入力信号（Ｖｉｎ＿ａ）及び本増幅器の前記第三入力ノード（Ｃ）へ印加される定基準電圧（Ｖｒｅｆ）の場合における方形波クロック信号か、又はスタンダードのデジタルＰＷＭ入力信号（Ｖｉｎ＿ＰＷＭ）の場合におけるＰＷＭ入力信号（Ｖｉｎ＿ＰＷＭ，Ｖｉｎ＿ＰＷＭ＋）の何れかを受取る構成とされており、且つフェーズシフト（Ｖｉｎ＿ＰＷＭ＋）の場合には反転ＰＷＭデジタル信号（Ｖｉｎ＿ＰＷＭ−）が本増幅器の前期第二入力ノード（Ｂ）へ供給され、
   デジタル入力信号の前記全ての場合において、本増幅器の第四入力ノード（Ｄ）が前記第三入力ノード（Ｃ）と共通に前記基準電圧（Ｖｒｅｆ）へ接続されている、
   ことを特徴とする増幅器。
2. 請求項１において、各モジュール（１，２）のオペアンプ（Ｏ１）の前記電流モード反転入力端（Ｉｎ−）が、前記反転入力端と前記回路の接地ノードとの間に接続されており前記回路の供給電圧の関数としての電流を発生する電流発生器（Ｉｏ）によってバイアスされることを特徴とする増幅器。
3. 請求項１において、前記フィードバック抵抗（Ｒｆ）が前記電力ステージ（Ｐ１）の出力電圧の抵抗分割器（Ｒａ，Ｒｂ）の中間ノードへ接続していることを特徴とする増幅器。

Images