JP2003332858A - 電力増幅装置 - Google Patents
電力増幅装置Info
- Publication number
- JP2003332858A JP2003332858A JP2002137778A JP2002137778A JP2003332858A JP 2003332858 A JP2003332858 A JP 2003332858A JP 2002137778 A JP2002137778 A JP 2002137778A JP 2002137778 A JP2002137778 A JP 2002137778A JP 2003332858 A JP2003332858 A JP 2003332858A
- Authority
- JP
- Japan
- Prior art keywords
- drive signal
- signal
- drive
- generation method
- signal generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
ライブ信号生成方式を制御することにより、不要輻射を
抑え、チューナーへの受信妨害を軽減する電力増幅装置
を提供する。 【解決手段】 D級パワーアンプ1は、入力されたデジ
タルオーディオ信号Pi nに対応して電源電圧VDDを
高速スイッチングすることにより、デジタルオーディオ
信号Pinを電力増幅し、増幅した信号をスピーカ2に
供給する。また、D級パワーアンプ1は、例えばAM放
送受信用のAMチューナー3と一体に形成されたいわゆ
るAM受信機(レシーバ)内にあってAMチューナー3
に対する受信妨害の影響を軽減できる。
Description
し、特にオーディオ用の電力を増幅するのに用いられる
D級アンプのような電力増幅装置に関する。
わゆるD級アンプがある。このD級アンプは、高電圧・
高速スイッチングにより電力増幅を行う。ところで、D
級アンプは、電源電圧+VDDを高速にスイッチングし
て出力電圧を形成しているので、出力電圧の立ち上がり
エッジおよび立ち下がりエッジによる輻射を生じてしま
う。しかも、そのスイッチング時、電源電圧+V
DDは、例えば20V〜50Vと高い電圧なので、その
輻射もかなりの大きさとなってしまう。
が、カーオーディオなどのように、受信機と一体化され
ていたり、受信機に近接して配置されると、出力電圧の
立ち上がりエッジおよび立ち下がりエッジによる輻射
が、例えばAM放送の受信に妨害を与えてしまう。
て、例えば特開平6−29757号公報に記載されてい
るD級増幅器が開示された。このD級増幅器にあってキ
ャリア制御部は、チューナ選局に対応した周波数の同調
信号を出力すると共に、差分積分器の時定数を切り換え
るためのキャリア制御信号を出力する。このキャリア制
御信号により、閉ループ回路の発振周波数、すなわちパ
ルス増幅器のスイッチング周波数が切り換えられ、閉ル
ープ回路のキャリア信号の周波数はチャーナの同調信号
に干渉しないという技術である。
開平6−29757号公報に記載されているD級増幅器
では、受信周波数に応じてスイッチング増幅のキャリア
周波数を変化させているので、例えば水晶発振器を用い
て時間軸精度の高いスイッチング動作を行うことが困難
であり、オーディオ特性の劣化を招いてしまう虞があ
る。
であり、キャリア周波数を変化させるのではなく、ドラ
イブ信号生成方式を制御することにより、不要輻射を抑
え、チューナーへの受信妨害を軽減する電力増幅装置の
提供を目的とする。
置は、前記課題を解決するために、少なくとも一対のス
イッチング素子をプッシュプル接続してなるプッシュプ
ル手段を有し、このプッシュプル手段を用いて入力信号
の電力を増幅する電力増幅装置において、前記入力信号
のレベルをパルスの幅によって表すパルス幅変調信号を
発生し、このパルス幅変調信号に基づいて前記プッシュ
プル手段に供給するドライブ信号を生成するドライブ信
号生成手段を備え、ラジオ放送受信用のチューナ装置に
おける受信周波数に応じて前記ドライブ信号生成手段に
おけるドライブ信号生成方式を選択的に切り換え、前記
プッシュプル手段は選択的に切り換えられたドライブ信
号生成方式にしたがって生成されたドライブ信号に基づ
いて出力信号を得、この出力信号から電力増幅信号を得
る。
ング増幅のキャリア周波数を変化させず、ドライブ信号
生成方式を制御することにより、チューナーへの受信妨
害を軽減する。
シュプル手段を二つ備え、かつ二つの前記プッシュプル
手段に前記ドライブ信号をそれぞれ供給するドライブ信
号生成手段を二つ備えていてもよい。この場合、前記二
つのドライブ信号生成手段によるそれぞれのドライブ信
号を前記二つのプッシュプル手段に供給することによっ
て得られた二つの出力信号から電力増幅信号を得るよう
にする。
えられる、前記ドライブ信号生成方式は、前記パルス幅
変調信号の各1サイクル期間の区切りの時点に変化する
ドライブ信号を生成する第1の方式と、前記各1サイク
ル期間の区切りの時点に変化しないドライブ信号を生成
する第2の方式という二種類からなる。
形態について図面を参照しながら説明する。先ず、第1
の実施の形態は、図1に示すD級パワーアンプ1であ
る。このD級パワーアンプ1は、入力されたデジタルオ
ーディオ信号Pinに対応して電源電圧VDDを高速ス
イッチングすることにより、前記デジタルオーディオ信
号Pinを電力増幅し、増幅した信号をスピーカ2に供
給する。このD級パワーアンプ1は、例えばAM放送受
信用のAMチューナー3と一体に形成されたいわゆるA
M受信機(レシーバ)内にあってAMチューナー3に対
する受信妨害の影響を軽減できる。
入力端子Tinを通じて例えば16bitのデジタルオーデ
ィオ信号Pinが入力される。このデジタルオーディオ
信号Pinは、ドライブ信号発生器10及びドライブ信
号発生器20に供給される。
な二つのドライブ信号生成方式による二種類のドライブ
信号+PA1又は+PA2、及び−PA1又は−PA2
を発生する。また、ドライブ信号発生器20も、二つの
ドライブ信号生成方式による二種類のドライブ信号+P
B1又は+PB2、及び−PB1又は−PB2を発生す
る。
のドライブ信号+PA1又は+PA 2、及び−PA1又
は−PA2は、一対のスイッチング素子、例えばnチャ
ンネルのMOS−FET(Q11,Q12)のゲートに
それぞれ供給される。また、ドライブ信号発生器20が
発生した二種類のドライブ信号+PB1又は+PB2、
及び−PB1又は−PB2も、MOS−FET(Q1
3,Q14)のゲートにそれぞれ供給される。
プッシュプル回路30を構成するものであり、FET
(Q11)のドレインが電源端子TPWRに接続され、
そのソースがFET(Q12)のドレインに接続され、
このFET(Q12)のソースが接地に接続される。ま
た、電源端子TPWRには、安定した直流電圧+VDD
が電源電圧として供給される。なお、直流電圧+VDD
は、例えば20V〜50Vである。
ッシュプル回路40を構成するものであり、FET(Q
13)のドレインが電源端子TPWRに接続され、その
ソースがFET(Q14)のドレインに接続され、この
FET(Q14)のソースが接地に接続される。
(Q11)のソース及びFET(Q12)のドレイン
は、ローパスフィルタ(LPF)50を通じてD級アン
プ1の外部にあるスピーカ2の一端に接続される。ま
た、プッシュプル回路40を構成するFET(Q13)
のソース及びFET(Q14)のドレインも、LPF6
0を通じて外部のスピーカ2の他端に接続される。
ブ信号発生器20にて用いられるドライブ信号生成方式
は、チューナー部3の受信周波数によってコントロール
部70が選択する。すなわち、コントロール部70がチ
ューナー部3の受信周波数によって選択したドライブ信
号生成方式により、ドライブ信号発生器10及びドライ
ブ信号発生器20は適宜、上記二種類のドライブ信号を
発生する。
イブ信号発生器20にて実行される二種類のドライブ信
号生成方式の具体例について説明する。先ず、第1のド
ライブ信号生成方式(第1の実施の形態における第1の
ドライブ信号生成方式)にしたがうと、ドライブ信号発
生器10は、入力端子Tinを通じて供給されたデジタ
ルオーディオ信号Pinを、図2(a)に示すようなP
WM信号(ドライブ信号)+PA1に変換する。また、
ドライブ信号発生器20は、前記デジタルオーディオ信
号Pinを、図2(b)に示すPWM信号(ドライブ信
号)+PB1に変換する。この第1の実施の形態におけ
る、第1のドライブ信号生成方式においては、PWM信
号がそのままドライブ信号となっているので、ドライブ
信号と統一するが、PWM信号のことである。
ブ信号+PB1のパルス幅は、入力信号Pinの示すレ
ベル(信号PinをD/A変換した信号の瞬時レベル。
以下同様)に対応して変化するものであるが、図3に示
すように、一方のドライブ信号+PA1のパルス幅は、
入力信号Pinの示すレベルに対応した大きさとされ、
他方のドライブ信号+PB1のパルス幅は、入力信号P
inの示すレベルの2の補数に対応した大きさとされ
る。また、ドライブ信号+PA1、+PB1は、その立
ち上がり時点が、ドライブ信号+PA1、+PB1の1
サイクル期間Ti(i=1,2,3,4・・・)の開始
時点、すなわち片側に固定され、その立ち下がり時点が
入力信号Pinの示すレベルに対応して変化するものと
される。
のキャリア周波数fc(=1/Ti)は、入力デジタル
オーディオ信号Pinのサンプリング周波数fsの例え
ば16倍とされ、fs=48kHzとすれば、 fc=16fs=16×48kHz=768kHz とされる。
PA1、+PB1を生成するために、第1の実施の形態
における第1のドライブ信号生成方式は、前記ドライブ
信号発生器10及びドライブ信号発生器20内にて、あ
たかも図4に示すような回路と等価に動作する。
ることによりドライブ信号発生器10は、図4に示すP
WM変調回路11と、ドライブ回路12とを備えるのと
同じになる。PWM変調回路11は、例えば16bitのオ
ーディオ信号を図2(a)のドライブ信号+PA1に変
換する。また、ドライブ回路12は、前記PWM変調信
号+PA1又はその反転信号−PA1(図2(a)に示
す)を、プッシュプル回路40を構成する1対のnチャ
ンネルのMOS−FET(Q11,Q12)のゲートに
それぞれ供給する。
+PA1を形成するために、例えば次のように構成され
る。すなわち、入力端子Tinからのデジタルオーディ
オ信号Pinが、ΔΣ変調回路111に供給されて可聴
帯域内の量子化ノイズを押さえつつビット数を少なくし
たデジタルオーディオ信号、例えば量子化周波数(=f
c)が16fsで、量子化ビット数が6ビットのデジタ
ルオーディオ信号に変換される。そして、このデジタル
オーディオ信号がROM112に供給されてその量子化
レベルに対応した並列デジタルデータに変換され、この
並列デジタルデータがシフトレジスタ113に供給され
て直列信号、すなわち、ドライブ信号+PA1に変換さ
れる。
A1を生成するために、PWM変調信号+PA1をイン
バータ125にて反転している。
実行することによりドライブ信号発生器20は、図4に
示すPWM変調回路21と、ドライブ回路22とを備え
るのと同じになる。PWM変調回路21は、16bitのオ
ーディオ信号を図2(b)に示すドライブ信号+PB1
に変換する。また、ドライブ回路22は、前記PWM変
調信号+PB1又はその反転信号−PB1(図2(b)
を、プッシュプル回路40を構成する1対のnチャンネ
ルのMOS−FET(Q13,Q14)のゲートにそれ
ぞれ供給する。
+PB1を形成するために、入力端子Tinからのデジ
タルオーディオ信号Pinを、ΔΣ変調回路111によ
って可聴帯域内の量子化ノイズを押さえつつビット数を
少なくしたデジタルオーディオ信号に変換する。例えば
量子化周波数(=fc)が16fsで、量子化ビット数
が6ビットのデジタルオーディオ信号が生成される。そ
して、このデジタルオーディオ信号がROM212に供
給されてその量子化レベルに対応した並列デジタルデー
タに変換され、この並列デジタルデータがシフトレジス
タ213に供給されてドライブ信号+PB1に変換され
る。
B1を生成するために、PWM変調信号+PB1をイン
バータ225にて反転している。
ング信号形成回路において各種のタイミングの信号が形
成され、これらのタイミング信号が前記各回路にそれぞ
れ供給される。
A1=“H”のときには、−PA1=“L”であり、図
1に示したFET(Q11)がオンになるとともに、F
ET(Q12)がオフになるので、FET(Q11、Q
12)の接続点の電圧VA1は、図2(c)に示すよう
に、電圧+VDDとなる。また、逆に、+PA1=
“L”のときには、−PA1=“H”であり、FET
(Q11)がオフになるとともに、FET(Q12)が
オンになるので、VA1=0となる。
=“H”のときには、−PB1=“L”であり、FET
(Q13)がオンになるとともに、FET(Q14)が
オフになるので、FET(Q13、Q14)の接続点の
電圧VB1は、図2(d)に示すように、電圧+VDD
となる。また、逆に、+PB1=“L”のときには、−
PB1=“H”であり、FET(Q13)がオフになる
とともに、FET(Q14)がオンになるので、VB1
=0となる。
0の期間には、図1および図2(e)に示すように、F
ET(Q11、Q12)の接続点から、ローパスフィル
タ50→スピーカ2→ローパスフィルタ60のラインを
通じて、FET(Q13、Q14)の接続点へと電流i
が流れる。
の期間には、FET(Q13、Q14)の接続点から、
ローパスフィルタ60→スピーカ2→ローパスフィルタ
50のラインを通じて、FET(Q11、Q12)の接
続点へと、逆向きに電流iが流れる。さらに、VA1=
VB1=+VDDの期間、およびVA1=VB1=0の
期間には、電流iは流れない。つまり、プッシュプル回
路30、40がBTL(Bridge-Tied Load)回路を構成
していることになる。
ライブ信号+PA1、+PB1が立ち上がっている期間
に対応して変化するとともに、電流iがスピーカ2を流
れるとき、電流iはローパスフィルタ50,60により
積分されるので、結果として、スピーカ2を流れる電流
iは、入力信号Pinの示すレベルに対応したアナログ
電流であって電力増幅された電流となる。つまり、電力
増幅された出力がスピーカ2に供給されることになる。
のドライブ信号生成方式により図1のドライブ信号発生
器10、ドライブ信号発生器20は、図4の構成の回路
と等価に動作する。よって、D級パワーアンプ1のFE
T(Q11〜Q14)は、入力されたデジタルオーディ
オ信号Pinに対応して電源電圧VDDをスイッチング
して電力増幅することになので、効率が高く、また、大
出力を得ることができる。
式を実行して図4の構成の回路のように機能する図1の
ドライブ信号発生器10、ドライブ信号発生器20を備
えたD級パワーアンプ1は、電源電圧+VDDを高速に
スイッチングして出力電圧V A1、VB1を形成してい
るので、出力電圧VA1、VB1の立ち上がりエッジお
よび立ち下がりエッジによる輻射を生じてしまう。しか
も、そのスイッチング時、電源電圧+VDDは、例えば
20V〜50Vと高い電圧なので、その輻射もかなりの
大きさとなってしまう。また、ドライブ信号+PA1、
+PB1のキャリア周波数fcは、上記のように例えば
768kHzであり、これは中波方向の放送帯、例えば
AMラジオ放送帯に含まれる。
1が、カーオーディオなどのように、AM放送受信機と
一体化されていたり、AM放送受信機に近接して配置さ
れると、出力電圧VA1、VB1の立ち上がりエッジお
よび立ち下がりエッジによる輻射が、AM放送の受信周
波数によってはその受信に妨害を与えてしまう。
1のドライブ信号生成方式の他、以下に説明する第2の
ドライブ信号生成方式を、チューナー部3における受信
周波数に応じて、コントロール部70が選択してドライ
ブ信号発生器10及びドライブ信号発生器20に実行さ
せる。
の形態における第2のドライブ信号生成方式)にしたが
うと、ドライブ信号発生器10は、入力端子Tinを通
じて供給されたデジタルオーディオ信号Pinを、図5
(d)に示すようなドライブ信号+PA2に変換する。
また、ドライブ信号発生器20は、前記デジタルオーデ
ィオ信号Pinを、図5(e)に示すドライブ信号+P
B2に変換する。この第1の実施の形態における第2の
ドライブ信号生成方式において、ドライブ信号はPWM
信号から作られる。
PA2、+PB2を生成するために、第1の実施の形態
における第2のドライブ信号生成方式は、前記ドライブ
信号発生器10及びドライブ信号発生器20内にて、あ
たかも図6に示すような回路と等価に動作する。
ることによりドライブ信号発生器10は、図6に示すP
WM変調回路11と、ドライブ回路13とを備えるのと
同じになる。PWM変調回路11は、前記図4に示した
のと同様の構成であり、例えば16bitのオーディオ信号
を図5(a)のPWM信号+PA1に変換する。また、
ドライブ回路13は、前記PWM変調信号+PA1又は
その反転信号−PA1(図5(a)に示す)を、図5
(d)に示すドライブ信号+PA2、−PA2に変換し
て、プッシュプル回路40を構成する1対のnチャンネ
ルのMOS−FET(Q11,Q12)のゲートにそれ
ぞれ供給する。
であるので説明を省略する。シフトレジスタ113にて
直列信号とされたドライブ信号+PA2はドライブ回路
13に供給される。
実行によりドライブ信号発生器20は、図6に示すPW
M変調回路21と、ドライブ回路23とからなるのと同
じになる。PWM変調回路21は、前記図4に示したの
と同様の構成であり、例えば16bitのオーディオ信号を
図5(b)のPWM信号+PB1に変換する。また、ド
ライブ回路23は、前記PWM変調信号+PB1又はそ
の反転信号−PB1(図5(b)に示す)を、図5
(e)に示すドライブ信号+PB2、−PB2に変換し
て、プッシュプル回路50を構成する1対のnチャンネ
ルのMOS−FET(Q13,Q14)のゲートにそれ
ぞれ供給する。PWM変調回路21の構成は前述した通
りであるので説明を省略する。シフトレジスタ213に
て直列信号とされたドライブ信号+PB1はドライブ回
路23に供給される。
は、ドライブ信号+PA2、−PA2及びドライブ信号
+PB2、−PB2を生成するために図6に示すような
構成とされる。すなわち、すなわち、PWM信号+P
A1がセレクタ回路131、セレクタ回路232に供給
されるとともに、インバータ135に供給されてレベル
の反転したPWM信号−PA1とされ、このPWM信号
−PA1がセレクタ132とセレクタ231に供給され
る。また、PWM信号+PB1がセレクタ回路231、
セレクタ回路132に供給されるとともに、インバータ
235に供給されてレベルの反転したPWM信号−P
B1とされ、このPWM信号−PB1がセレクタ回路2
32、セレクタ回路131に供給される。
信号形成回路から図5(c)に示すように、1サイクル
期間Ti(i=1,2,3,4・・・)毎にレベルの反
転する信号Pcが取り出され、この信号Pcがセレクタ
回路131、132、231、232にその切り換え制
御信号として供給される。
は、Pc=“H”の期間T1、T3には、信号+
PA1、−PA1が図5(d)に示すようにドライブ電
圧+PA2、−PA2として取り出され、Pc=“L”
の期間T2、T4には、信号−PB1、+PB1が図5
(d)に示すようにドライブ電圧+PA2、−PA2と
して取り出される。
c=“H”の期間T1、T3には、信号+PB1、−P
B1が図5(e)に示すようにドライブ電圧+PB2、
−P B2として取り出され、Pc=“L”の期間T2、
T4には、信号−PA1、+PA1が図5(e)に示す
ようにドライブ電圧+PB2、−PB2として取り出さ
れる。
−PA2、+PB2、−PB2がフリップフロップ回路
133、134、233、234により整形されたの
ち、ドライブ電圧+PA2、−PA2が、前記プッシュ
プル回路30を構成するFETQ11、Q12のゲート
にそれぞれ供給される。また、ドライブ電圧+PB2、
−PB2も前記プッシュプル回路40を構成するFET
Q13、Q14のゲートにそれぞれ供給される。
A2=“H”のときには、−PA2=“L”であり、F
ET(Q11)がオンになるとともに、FET(Q1
2)がオフになるので、FET(Q11、Q12)の接
続点の電圧VA2は、図5(f)に示すように、電圧+
VDDとなる。また、逆に、+PA2=“L”のときに
は、−PA2=“H”であり、FET(Q11)がオフ
になるとともに、FET(Q12)がオンになるので、
VA2=0となる。
=“H”のときには、−PB2=“L”であり、FET
(Q13)がオンになるとともに、FET(Q14)が
オフになるので、FET(Q13、Q14)の接続点の
電圧VB2は、図5(g)に示すように、電圧+VDD
となる。また、逆に、+PB2=“L”のときには、−
PB2=“H”であり、FET(Q13)がオフになる
とともに、FET(Q14)がオンになるので、VB2
=0となる。
0の期間には、図1および図5(h)に示すように、F
ET(Q11、Q12)の接続点から、ローパスフィル
タ50→スピーカ2→ローパスフィルタ60のラインを
通じて、FET(Q13、Q14)の接続点へと電流i
が流れる。
の期間には、FET(Q13、Q14)の接続点から、
ローパスフィルタ60→スピーカ2→ローパスフィルタ
50のラインを通じて、FET(Q11、Q12)の接
続点へと、逆向きに電流iが流れる。さらに、VA2=
VB2=+VDDの期間、およびVA2=VB2=0の
期間には、電流iは流れない。つまり、プッシュプル回
路30、40がBTL回路を構成していることになる。
WM信号+PA1、+PB1が立ち上がっている期間に
対応して変化するとともに、電流iがスピーカ2を流れ
るとき、電流iはローパスフィルタ50,60により積
分されるので、結果として、スピーカ2を流れる電流i
は、入力信号Pinの示すレベルに対応したアナログ電
流であって電力増幅された電流となる。つまり、電力増
幅された出力がスピーカ2に供給されることになる。
により図6の回路のように機能する図1のドライブ信号
発生器10、ドライブ信号発生器20を備えたD級パワ
ーアンプ1はスイッチングにより電力増幅を行うが、図
5に示すように、PWM信号+PA1、+PB1が1サ
イクル期間Tiの開始点毎に立ち上がっても、出力電圧
VA2、VB2は1サイクル期間Tiの開始時点ごとに
立ち上がることがなく、出力電圧VA2、VB2の立ち
上がりエッジおよび立ち下がりエッジの数は、前記図2
に示した出力電圧VA1、VB1の立ち上がりエッジお
よび立ち下がりエッジの数の1/2となっている。した
がって、出力電圧VA2、VB2の変化により生じる輻
射を低減することができる。
より得た出力電圧VA1の信号と、前記第2のドライブ
信号生成方式により得た出力電圧VA2の信号とのスペ
クトルの測定結果の違いについて図7、図8を用いて説
明する。図7は出力電圧VA 1の信号の周波数の変化に
応じた前記信号強度の変化を示している。図8は出力電
圧VA2の信号の周波数の変化に応じた前記信号強度の
変化を示すしている。
ときには、図7に示すように、キャリア周波数fc(=
1/Ti=768kHz)付近に前記輻射の影響により
信号強度が集中して大きなピークP0が生じてしまう。
これにより、前記第1のドライブ信号生成方式を用いた
ときには、AM放送を受信するAMチューナーにおいて
768kHzを中心とした受信周波数帯が妨害されてし
まう。fc/2(=384kHz)や、3fc/2(1
152kHz)の周波数ではAM受信周波数帯を妨害し
てしまうような信号強度の集中はおこらない。
ときには、図8に示すように、fc/2(=384kH
z)、fc(=768kHz)、3fc/2(1152
kHz)の周波数にて信号強度が分散される。fc/2
(=384kHz)、3fc/2(1152kHz)で
は、前記ピークP0に近い大きさのピークP3、P2が
生じるが、fc(=768kHz)では、前記ピークP
0よりも小さなピークP1が生じる。
(=768kHz)に近いようなときには図8に示した
スペクトルの前記第2のドライブ信号生成方式を用い、
AM放送の受信周波数がfc/2(=384kHz)、
3fc/2(1152kHz)に近いようなときには前
記第1のドライブ信号生成方式を用いると、輻射による
AM放送受信波の妨害を軽減することができる。
0kHz〜1700kHzであるので、前記fc/2
(=384kHz)を考慮から外すことができる。そし
て、図7に示したfc(=768kHz)付近を余裕を
もって制限すれば、AMチューナーにて900kHzよ
り高い受信周波数のときには前記第1のドライブ信号生
成方式を用い、900kHz以下の受信周波数のときに
は前記第2のドライブ信号生成方式を用いるようにする
のが望ましい。
ナー部3の受信周波数が手動又は自動で900kHz以
下になったか否かを常に検出し、900kHz以下にな
ったときには前記第2のドライブ信号生成方式を選択し
てドライブ信号発生器10及びドライブ信号発生器20
を動作させ、900kHzより受信周波数が高くなった
ときには前記第1のドライブ信号生成方式を選択して動
作させる。これにより、本実施の形態となるD級パワー
アンプ1では、AM放送を受信するためのチューナー部
3への受信妨害を軽減することができる。
信号発生器10及びドライブ信号発生器20のようなデ
ジタル回路にて実行させるPWM変調のドライブ信号生
成方式を切り換えるだけなので、時間軸精度の高い水晶
発振器などのクロックを用いてことができ、オーディオ
特性の劣化を生じさせることがない。
ブ信号発生器10及びドライブ信号発生器20を用いた
構成としているが、これらを一つのディジタル信号処理
装置(DSP)にて構成してもよい。これによりシステ
ムを複雑にすることなく、受信妨害を低減できる。
出力段をBTL回路とした例であったが、シングル回路
とすることもできる。図9には、そのようなパワーアン
プの一形態、第2の実施の形態を示す。
なる、D級パワーアンプ300には、入力端子Tinを
通じて例えば16bitのデジタルオーディオ信号Pinが
入力される。ドライブ信号発生器301も、二つのドラ
イブ信号生成方式による二種類のドライブ信号P1−1
及びP2−1又はP1−2及びP2−2を発生する。
類のドライブ信号P1−1及びP2 −1又はP1−2及
びP2−2は、一対のスイッチング素子、例えばnチャ
ンネルのMOS−FET(Q21,Q22)のゲートに
それぞれ供給される。
プッシュプル回路304を構成するものであり、FET
(Q21)のドレインが電源端子TPWRに接続され、
そのソースがFET(Q22)のドレインに接続され、
このFET(Q22)のソースが接地に接続される。ま
た、電源端子TPWRには、安定した直流電圧+VD D
が電源電圧として供給される。なお、電圧+VDDは、
例えば20V〜50Vである。
(Q21)のソース及びFET(Q22)のドレイン
は、カップリングコンデンサC、及びローパスフィルタ
(LPF)302を通じてD級アンプ300の外部にあ
るスピーカ320の一端に接続される。このスピーカ3
20の他端は接地に接続される。
られるドライブ信号生成方式は、コントロール部303
がチューナー部330の受信周波数によって選択する。
すなわち、コントロール部303がチューナー部330
の受信周波数によって選択したドライブ信号生成方式に
より、ドライブ信号発生器301は適宜、二種類のドラ
イブ信号を発生する。
行される二種類のドライブ信号生成方式の具体例につい
て説明する。先ず、第1のドライブ信号生成方式(第2
の実施の形態における第1のドライブ信号生成方式)に
したがうと、ドライブ信号発生器301は、入力端子T
inを通じて供給されたデジタルオーディオ信号Pi n
を、図10(a)に示すようなPWM信号+PA、PW
M信号+PBに変換する。
+PBのパルス幅は、入力信号Pi nの示すレベル(信
号PinをD/A変換した信号の瞬時レベル。以下同
様)に対応して変化するものであるが、前記図3に示し
たように、一方のPWM信号+PAのパルス幅は、入力
信号Pinの示すレベルに対応した大きさとされ、他方
のPWM信号+PBのパルス幅は、入力信号Pinの示
すレベルの2の補数に対応した大きさとされる。また、
PWM信号+PA、+PBは、その立ち上がり時点が、
PWM信号+PA、+PBの1サイクル期間Ti(i=
1,2,3,4・・・)の開始時点に固定され、その立
ち下がり時点が入力信号Pinの示すレベルに対応して
変化するものとされる。
リア周波数fc(=1/Ti)は、入力デジタルオーデ
ィオ信号Pinのサンプリング周波数fsの例えば16
倍とされ、fs=48kHzとすれば、 fc=16fs=16×48kHz=768kHz とされる。
PBを生成するために、前記第2の実施の形態における
第1のドライブ信号生成方式は、前記ドライブ信号発生
器301内にて、あたかも図11に示すような回路と等
価に動作する。
すPWM変調回路3010と、PWM変調回路3011
と、ドライブ回路3012と、インバータ3013とか
らなる。
オ信号を図10(a)のPWM信号+PAに変換して、
ドライブ回路3012に供給する。PWM変調回路30
11は前記オーディオ信号を図10の(a)に示すPW
M信号+PBに変換してからインバータ3013に供給
する。インバータ3013は、このPWM信号+PBの
レベルを反転したPWM信号−PBをドライブ回路30
12に供給する。
303により前記第2の実施の形態の第1のドライブ信
号生成方式が選択されたときには、PWM信号+PA及
びそのレベル反転信号−PAを、図10の(c)に示す
ようなドライブ信号P1−1及びP2−1として前記プ
ッシュプル回路304を構成するFETQ21、Q22
のゲートに供給する。
2−1=“L”であり、FET(Q21)がオンになる
とともに、FET(Q22)がオフになるので、FET
(Q21、Q22)の接続点の電圧VA1は、図10
(d)に示すように、電圧+V DDとなる。また、逆
に、P1−1=“L”のときには、P2−1=“H”で
あり、FET(Q21)がオフになるとともに、FET
(Q22)がオンになるので、VA1=0となる。
9に示すように、FET(Q21、Q22)の接続点か
ら、ローパスフィルタ302→スピーカ320→接地の
ラインを通じて電流iが流れる。
+PAが立ち上がっている期間に対応して変化するとと
もに、電流iがスピーカ320を流れるとき、電流iは
ローパスフィルタ302により積分されるので、結果と
して、スピーカ320を流れる電流iは、入力信号P
inの示すレベルに対応したアナログ電流であって電力
増幅された電流となる。つまり、電力増幅された出力が
スピーカ320に供給されることになる。
ドライブ信号生成方式により図11の構成の回路のよう
に機能する図9のドライブ信号発生器301を備えたD
級パワーアンプ300は動作するが、このとき、FET
(Q21、Q22)は、入力されたデジタルオーディオ
信号Pinに対応して電源電圧VDDをスイッチングし
て電力増幅するので、効率が高く、また、大出力を得る
ことができる。
ドライブ信号生成方式にて動作して図11の構成の回路
のように機能する図9のドライブ信号発生器301を備
えたD級パワーアンプ300は、電源電圧+VDDを高
速にスイッチングして出力電圧VA1を形成しているの
で、出力電圧VA1の立ち上がりエッジおよび立ち下が
りエッジによる輻射を生じてしまう。しかも、そのスイ
ッチング時、電源電圧+VDDは、例えば20V〜50
Vと高い電圧なので、その輻射もかなりの大きさとなっ
てしまう。また、PWM信号+PAのキャリア周波数f
cは、上記のように例えば768kHzであり、これは
中波方向の放送帯、例えばAMラジオ放送帯に含まれ
る。
300が、カーオーディオなどのように、AM放送受信
機と一体化されていたり、AM放送受信機に近接して配
置されると、出力電圧VA1の立ち上がりエッジおよび
立ち下がりエッジによる輻射が、AM放送の受信に妨害
を与えてしまう。
も、前記第2の実施の形態における第1のドライブ信号
生成方式の他、以下に説明する第2の実施の形態におけ
る第2のドライブ信号生成方式を、チューナー部330
における受信周波数に応じて、コントロール部303に
より選択してドライブ信号発生器301に実行させてい
る。
うと、ドライブ信号発生器301は、入力端子Tinを
通じて供給されたデジタルオーディオ信号Pinを、図
12(a)に示すようなPWM信号+PAに変換する。
また、ドライブ信号発生器301は、前記デジタルオー
ディオ信号Pinを、図12(a)に示すPWM信号+
PBとし、さらにそのレベルを反転させてPWM信号−
PBを生成する。さらに、このドライブ信号発生器30
1は、これらPWM信号+PAと、PWM信号−PBと
を用いて図12(c)に示すようなドライブ信号P
1−2、P2−2を生成する。
P1−2、P2−2を生成するために、前記第2のドラ
イブ信号生成方式は、前記ドライブ信号発生器301内
にて、あたかも前記図11に示すような回路と等価に動
作する。
3012は、コントロール部303により第2のドライ
ブ信号生成方式が選択されたときには、PWM信号+P
A及びPWM信号−PBを、図12の(c)に示すよう
に、1サイクル期間Tiごとに交互に取り出してドライ
ブ信号P1−2を生成する。ドライブ信号P2−2は、
ドライブ信号P1−2のレベルを反転した信号である。
これらのドライブ信号P1−2及びP2−2は、前記プ
ッシュプル回路304を構成するFETQ21、Q22
のゲートに供給する。
2−2=“L”であり、FET(Q21)がオンになる
とともに、FET(Q22)がオフになるので、FET
(Q21、Q22)の接続点の電圧VA2は、図12
(d)に示すように、電圧+V DDとなる。また、逆
に、P1−2=“L”のときには、P2−2=“H”で
あり、FET(Q21)がオフになるとともに、FET
(Q22)がオンになるので、VA2=0となる。
9に示すように、FET(Q21、Q22)の接続点か
ら、ローパスフィルタ302→スピーカ320→接地の
ラインを通じて電流iが流れる。
+PAが立ち上がっている期間に対応して変化するとと
もに、電流iがスピーカ320を流れるとき、電流iは
ローパスフィルタ302により積分されるので、結果と
して、スピーカ320を流れる電流iは、入力信号P
inの示すレベルに対応したアナログ電流であって電力
増幅された電流となる。つまり、電力増幅された出力が
スピーカ320に供給されることになる。
式を実行することにより、図11の構成の回路のように
機能する図9のドライブ信号発生器301を備えたD級
パワーアンプ300はスイッチングによる電力増幅を行
う。さらに、図12に示すように、PWM信号+PA、
−PBが1サイクル期間Tiの開始点毎に立ち上がった
り、立ち下がっても、出力電圧VA2は1サイクル期間
Tiの開始時点ごとに立ち上がることがなく、出力電圧
VA2の立ち上がりエッジおよび立ち下がりエッジの数
は、前記図10に示した出力電圧VA1の立ち上がりエ
ッジおよび立ち下がりエッジの数の1/2となってい
る。したがって、出力電圧VA2の変化により生じる輻
射を低減することができる。
たように、AM放送の受信周波数に応じて、この第2の
実施の形態の第1のドライブ信号生成方式、第2のドラ
イブ信号生成方式を切り換え選択すれば、受信妨害を軽
減することができる。
01のようなデジタル回路にて実行させるPWM変調の
ドライブ信号生成方式を切り換えるだけであるので、ド
ライブ信号発生器は、時間軸精度の高い水晶発振器など
のクロックで動作することができる。
力段がシングル回路であり、プッシュプル回路304の
電源電圧に直流電圧+VDDだけを用いた例であった
が、図13に示すようにプッシュプル回路304が正負
の電源+VDD、−VDDを使用するようなD級パワー
アンプでもよい。
のFET(Q21)のドレインが正の電源端子T
PWR+に接続され、FET(Q22)のソースが負の
電源端子T PWR−に接続される。電源端子
TPWR+、電源端子TPWR−には、正負一対の直流
電圧+VDD、−VDDが電源電圧として供給されてい
る。
D級パワーアンプが前記第2のドライブ信号生成方式に
て駆動されると、プッシュプル回路304の出力電圧V
A2は、ドライブ電圧P1−2,P2−2に対応して図
14(d)に示すような波形となり、図14(e)に示
すように、スピーカ320には入力信号Pinに対応し
た極性及び大きさの電流iが流れることになり、電力増
幅が行われる。
信号+PA、−PBが1サイクル期間Tiの開始点毎に
立ち上がったり、立ち下がっても、出力電圧VA2は1
サイクル期間Tiの開始時点ごとに立ち上がることがな
く、出力電圧VA2の立ち上がりエッジおよび立ち下が
りエッジの数は、前記図10に示した出力電圧VA1の
立ち上がりエッジおよび立ち下がりエッジの数の1/2
となっている。したがって、出力電圧VA2の変化によ
り生じる輻射を低減することができる。
たように、AM放送の受信周波数に応じて、第1のドラ
イブ信号生成方式、第2のドライブ信号生成方式を切り
換え選択すれば、受信妨害を軽減することができる。
させるPWM変調のドライブ信号生成方式を切り換える
ので、ドライブ信号発生器は、時間軸精度の高い水晶発
振器などのクロックで動作させることができる。
は、前記第1のドライブ信号生成方式、又は第2のドラ
イブ信号生成方式において、いずれの場合もスピーカ3
20に供給される電流波形は、1サイクル期間Ti内に
て、時間的な重心がずれており、位相の歪が発生してし
まうことになる。ここでいう時間的な重心がずれていな
いとは、波形のピークが1サイクル期間の中心にあるこ
とをいう。この例では、波形がサイクル毎に右側又は左
側に寄ってしまっており、1サイクル期間Ti毎に表し
たいレベルは出ているが、特性が悪くなってしまう。
ングル回路の構成にあっては、ドライブ信号発生器のP
WM信号発生時に、入力信号Tinのレベルに応じてパ
ルス幅を1サイクル期間の両側から変えさせるような変
調を行わせることが考えられる。これを、1サイクル期
間の両側から変調するので、両側変調と称する。この両
側変調も、1サイクル期間内で各々1回ずつ立ち上がり
エッジと立ち下がりエッジがあるドライブ信号を生成す
るようなドライブ信号生成方式である。この両側変調に
より得られたPWM信号PDAに基づいてプッシュプル
回路304のドライブ信号を生成し、そのドライブ信号
をFET(Q21、Q22)に供給することで、1サイ
クル期間Ti内にて時間的な重心が合った出力電圧Vを
生成することができる。
たPWM信号からドライブ信号を生成する方式によれ
ば、前記出力段がシングル回路の構成でも、位相の歪の
無い特性を得ることができる。この両側変調に基づいた
ドライブ信号生成方式によれば、1サイクル期間の両側
から前記入力信号に応じてパルスの幅を制御しなければ
ならず、若干制御が複雑になるが、第1のドライブ信号
生成方式としてこの両側変調方式を採用することも考え
られる。
送受信用のチューナ装置における受信周波数に応じてド
ライブ信号生成手段におけるドライブ信号生成方式を選
択的に切り換え、この選択的に切り換えられたドライブ
信号生成方式にしたがって生成されたドライブ信号に基
づいてプッシュプル手段が出力信号を得、この出力信号
から電力増幅信号を得るので、キャリア周波数を変化さ
せなくても、不要輻射を抑え、チューナーへの受信妨害
を軽減することができる。
示す図である。
生器にて実行される二種類のドライブ信号生成方式の内
の第1のドライブ信号生成方式を説明するためのタイミ
ングチャートである。
トである。
号生成方式が実行されたときの等価回路を示す図であ
る。
生器にて実行される二種類のドライブ信号生成方式の内
の第2のドライブ信号生成方式を説明するためのタイミ
ングチャートである。
号生成方式が実行されたときの等価回路を示す図であ
る。
ュプル回路の出力電圧の周波数に対する信号強度特性を
示す図である。
ュプル回路の出力電圧の周波数に対する信号強度特性を
示す図である。
示す図である。
二つのドライブ信号発生器にて実行される二種類のドラ
イブ信号生成方式の内の第1のドライブ信号生成方式を
説明するためのタイミングチャートである。
信号生成方式が実行されたときの等価回路を示す図であ
る。
二つのドライブ信号発生器にて実行される二種類のドラ
イブ信号生成方式の内の第2のドライブ信号生成方式を
説明するためのタイミングチャートである。
VDD、−VDDを使用したD級パワーアンプの変形例
の要部を示す回路図である。
方式を説明するためのタイミングチャートである。
部、10,20 ドライブ信号発生器、30,40 プ
ッシュプル回路、50,60 ローパスフィルタ、70
コントロール部
Claims (6)
- 【請求項1】 少なくとも一対のスイッチング素子をプ
ッシュプル接続してなるプッシュプル手段を有し、この
プッシュプル手段を用いて入力信号の電力を増幅する電
力増幅装置において、 前記入力信号のレベルをパルスの幅によって表すパルス
幅変調信号を発生し、このパルス幅変調信号に基づいて
前記プッシュプル手段に供給するドライブ信号を生成す
るドライブ信号生成手段を備え、 前記プッシュプル手段は選択的に切り換えられたドライ
ブ信号生成方式にしたがって生成されたドライブ信号に
基づいて出力信号を生成し、この出力信号から電力増幅
信号を得ることを特徴とする電力増幅装置。 - 【請求項2】 ラジオ放送受信用チューナ装置の受信周
波数に応じて前記ドライブ信号生成手段におけるドライ
ブ信号生成方式を選択的に切り換えることを特徴とする
請求項1記載の電力増幅装置。 - 【請求項3】 前記ドライブ信号生成方式は、前記パル
ス幅変調信号の各1サイクル期間の区切りの時点に変化
するドライブ信号を生成する第1の方式と、前記各1サ
イクル期間の区切りの時点に変化しないドライブ信号を
生成する第2の方式という二種類からなることを特徴と
する請求項1記載の電力増幅装置。 - 【請求項4】 前記プッシュプル手段を二つ備え、かつ
二つの前記プッシュプル手段に前記ドライブ信号をそれ
ぞれ供給するドライブ信号生成手段を二つ備えることを
特徴とする請求項1記載の電力増幅装置。 - 【請求項5】 前記二つのドライブ信号生成手段による
それぞれのドライブ信号を前記二つのプッシュプル手段
に供給することによって得られた二つの出力信号から電
力増幅信号を得ることを特徴とする請求項4記載の電力
増幅装置。 - 【請求項6】 前記ドライブ信号生成方式は、前記パル
ス幅変調信号の各1サイクル期間の区切りの時点に変化
するドライブ信号を生成する第1の方式と、前記各1サ
イクル期間の区切りの時点に変化しないドライブ信号を
生成する第2の方式という二種類からなることを特徴と
する請求項5記載の電力増幅装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002137778A JP3896894B2 (ja) | 2002-05-13 | 2002-05-13 | 電力増幅装置 |
KR1020047018108A KR101028391B1 (ko) | 2002-05-13 | 2003-05-01 | 전력증폭장치 |
EP03721010A EP1505724B1 (en) | 2002-05-13 | 2003-05-01 | Power amplification device |
CNB038142430A CN100433547C (zh) | 2002-05-13 | 2003-05-01 | 功率放大装置 |
PCT/JP2003/005576 WO2003096527A1 (fr) | 2002-05-13 | 2003-05-01 | Dispositif d'amplification de puissance |
US10/514,178 US7132884B2 (en) | 2002-05-13 | 2003-05-01 | Power amplification device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002137778A JP3896894B2 (ja) | 2002-05-13 | 2002-05-13 | 電力増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003332858A true JP2003332858A (ja) | 2003-11-21 |
JP3896894B2 JP3896894B2 (ja) | 2007-03-22 |
Family
ID=29416822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002137778A Expired - Fee Related JP3896894B2 (ja) | 2002-05-13 | 2002-05-13 | 電力増幅装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7132884B2 (ja) |
EP (1) | EP1505724B1 (ja) |
JP (1) | JP3896894B2 (ja) |
KR (1) | KR101028391B1 (ja) |
CN (1) | CN100433547C (ja) |
WO (1) | WO2003096527A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10320926A1 (de) * | 2003-05-09 | 2004-12-16 | Siemens Ag | Verfahren und Anordnung zur Prüfung einer Leistungsendstufe |
US7279966B2 (en) * | 2005-07-29 | 2007-10-09 | Texas Instruments Incorporated | Systems for pseudo-BD modulation |
US20090135897A1 (en) * | 2006-10-04 | 2009-05-28 | Yasuhito Soma | Semiconductor integrated circuit and electronic device |
JP5141182B2 (ja) * | 2007-10-24 | 2013-02-13 | ヤマハ株式会社 | 信号生成装置およびd級増幅装置 |
JP5079101B2 (ja) * | 2008-11-28 | 2012-11-21 | 三菱電機株式会社 | デジタルアナログ変換装置 |
EP2688140A3 (en) * | 2012-07-18 | 2014-04-30 | Aisin Seiki Kabushiki Kaisha | Antenna drive apparatus |
CN104796093B (zh) * | 2015-03-31 | 2018-04-13 | 广州市番禺区西派电子电器厂(普通合伙) | 一种广播功率放大保护装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2679536B2 (ja) | 1992-07-10 | 1997-11-19 | 松下電器産業株式会社 | D級増幅器 |
JPH0715248A (ja) * | 1993-06-22 | 1995-01-17 | Fujitsu Ten Ltd | デジタルアンプ |
EP0830728A2 (en) * | 1995-06-07 | 1998-03-25 | Harris Corporation | Monolithic class d amplifier |
US6229389B1 (en) * | 1998-11-18 | 2001-05-08 | Intersil Corporation | Class D modulator with peak current limit and load impedance sensing circuits |
US6587670B1 (en) * | 1998-12-22 | 2003-07-01 | Harris Corporation | Dual mode class D amplifiers |
JP2002009566A (ja) | 2000-04-17 | 2002-01-11 | Rohm Co Ltd | オーディオ信号増幅回路およびこの増幅回路を用いる携帯型の電話機および携帯型電子機器 |
KR100668813B1 (ko) * | 2000-10-31 | 2007-01-17 | 주식회사 하이닉스반도체 | 센스 앰프 오버 드라이브 회로 |
US6593806B1 (en) * | 2001-08-10 | 2003-07-15 | Cirrus Logic, Inc. | Circuits and methods for compensating switched mode amplifiers |
-
2002
- 2002-05-13 JP JP2002137778A patent/JP3896894B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-01 WO PCT/JP2003/005576 patent/WO2003096527A1/ja active Application Filing
- 2003-05-01 US US10/514,178 patent/US7132884B2/en not_active Expired - Lifetime
- 2003-05-01 EP EP03721010A patent/EP1505724B1/en not_active Expired - Fee Related
- 2003-05-01 CN CNB038142430A patent/CN100433547C/zh not_active Expired - Fee Related
- 2003-05-01 KR KR1020047018108A patent/KR101028391B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050000422A (ko) | 2005-01-03 |
EP1505724A1 (en) | 2005-02-09 |
CN1663117A (zh) | 2005-08-31 |
CN100433547C (zh) | 2008-11-12 |
JP3896894B2 (ja) | 2007-03-22 |
KR101028391B1 (ko) | 2011-04-13 |
EP1505724B1 (en) | 2012-02-22 |
EP1505724A4 (en) | 2006-02-01 |
WO2003096527A1 (fr) | 2003-11-20 |
US7132884B2 (en) | 2006-11-07 |
US20050174176A1 (en) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7446603B2 (en) | Differential input Class D amplifier | |
US6605991B2 (en) | Circuitry for creating a spectral null in a differential output switching amplifier and method therefor | |
US7142050B2 (en) | Recovery from clipping events in a class D amplifier | |
US20050012546A1 (en) | Digital PWM input D class amplifier by PMW negative feedback | |
JP2006211647A (ja) | パルス幅変調増幅器 | |
KR100976444B1 (ko) | 파워 앰프 | |
US6441760B2 (en) | Method and apparatus for digital to analog conversion | |
JP3894294B2 (ja) | パワーアンプ | |
JP2002158549A (ja) | デジタルパワーアンプ装置 | |
JP2003332858A (ja) | 電力増幅装置 | |
US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
WO2023155600A1 (zh) | 共模电压动态调制电路、方法和d类音频功率放大器 | |
KR100972155B1 (ko) | 2중 부궤환 d급 증폭기 | |
US11683015B2 (en) | Class-D amplifier with deadtime distortion compensation | |
JP2005109590A (ja) | スイッチング増幅回路及びオーディオ機器用d級増幅装置 | |
JP2004088430A (ja) | D級増幅器 | |
JP4343011B2 (ja) | デジタルアンプ | |
JP3973519B2 (ja) | 増幅器 | |
KR100945683B1 (ko) | 불요파 노이즈 감소회로를 구비한 오디오 앰프 | |
JP2007060510A (ja) | デジタルアンプ | |
JP2010041680A (ja) | D級増幅装置 | |
WO2017154051A1 (ja) | D級増幅器および音声再生装置 | |
JP2004363768A (ja) | ディジタルアンプ及びこれを用いたオーディオ再生装置 | |
JP2008092428A (ja) | デジタルアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061211 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3896894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |