KR100972155B1 - 2중 부궤환 ｄ급 증폭기 - Google Patents

2중 부궤환 ｄ급 증폭기 Download PDF

Info

Publication number
KR100972155B1
KR100972155B1 KR1020090115991A KR20090115991A KR100972155B1 KR 100972155 B1 KR100972155 B1 KR 100972155B1 KR 1020090115991 A KR1020090115991 A KR 1020090115991A KR 20090115991 A KR20090115991 A KR 20090115991A KR 100972155 B1 KR100972155 B1 KR 100972155B1
Authority
KR
South Korea
Prior art keywords
signal
negative feedback
pwm
amplifier
class
Prior art date
Application number
KR1020090115991A
Other languages
English (en)
Inventor
정재훈
Original Assignee
(주)줄라이세미컨덕터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)줄라이세미컨덕터 filed Critical (주)줄라이세미컨덕터
Priority to KR1020090115991A priority Critical patent/KR100972155B1/ko
Application granted granted Critical
Publication of KR100972155B1 publication Critical patent/KR100972155B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 실시예는 필터부 입력단의 PWM 신호를 필터부 출력단의 최종 출력신호와 함께 부궤환하여 시스템의 성능을 개선하려는 2중 부궤환 D급 증폭기에 관한 것으로서, 본 발명의 제1 실시예에 따른 2중 부궤환 D급 증폭기는 입력 신호, 부궤환 신호 및 신호발생기 신호를 제공받아 펄스폭 변조(PWM) 신호를 생성하는 PWM 신호 생성부; 상기 PWM 신호를 증폭시켜 출력하는 PWM 증폭부; 상기 증폭된 PWM 신호를 필터링하여 최종 출력신호를 제공하는 출력신호생성부; 및 상기 증폭된 PWM 신호를 신호처리하여 제1 부궤환 신호를 생성하고 상기 제1 부궤환 신호를 상기 PWM 신호 생성부에 제공하는 제1 부궤환부 및 상기 최종 출력신호를 신호처리하여 제2 부궤환 신호를 생성하고 상기 제2 부궤환 신호를 상기 PWM 신호 생성부에 제공하는 제2 부궤환부를 갖는 부궤환부를 포함하며, 상기 부궤환 신호는 상기 제1 부궤환 신호 및 상기 제2 부궤환 신호를 포함하는 것을 특징으로 한다.
2중 부궤환, D급 증폭기

Description

2중 부궤환 Ｄ급 증폭기{Class-D Amplifier Providing Dual Feedback Loop}
본 발명의 실시예는 2중 부궤환 D급 증폭기에 관한 것으로서, 더 상세하게는 필터부 입력단의 PWM 신호를 필터부 출력단의 최종 출력신호와 함께 부궤환하여 시스템의 성능을 개선하려는 2중 부궤환 D급 증폭기에 관한 것이다.
일반적으로 음향 증폭기에는 선형성이 우수한 A급, B급 및 AB급 증폭기가 채용되어 왔는데 이러한 형태의 증폭기는 대출력 증폭기를 구현할 경우, 막대한 전력 손실이 발생된다. 따라서 음향 증폭기에서 음성 에너지로 변환되어 출력되는 에너지 이외는 모두 열로 변환되어 버리기 때문에 증폭기의 온도가 증가되는 요인이 되며 이를 강제로 냉각하기 위해서는 필연적으로 방대한 크기의 방열판이 필요하게 되므로 결국 부피가 커지게 되는 단점을 갖게 된다. 따라서, 위의 형태의 증폭기는 선형성은 좋은 장점을 갖는 반면 효율은 나쁘게 된다.
이러한 특징을 가장 극명하게 나타내고 있는 것이 A급 증폭기이다. A급 증폭기는 증폭기의 최대 출력보다 더 큰 출력손실이 존재하는 증폭기로 그 효율은 50%를 넘지 못하는 구조적인 결함이 있다.
한편 이를 개선하기 위하여 채택하고 있는 푸시풀(push-pull) B급 증폭기의 경우에는 에너지 손실을 줄이기 위하여 2개의 트랜지스터를 에미터 폴로워(emitter-follower) 형태로 결합하여 사용하는데, 효율은 비교적 높은 편으로 최대 78.5 %까지 얻을 수 있으나 신호가 작은 경우 교차 왜곡(crossover distortion)이 발생하는 단점이 있다.
A급과 B급의 중간 형태인 AB급 증폭기는 무신호 시에도 소량의 전류가 흐르지만, 그 전류량은 A급 증폭기의 바이어스 전류보다는 훨씬 적은 양이다. AB급 증폭기의 특성은 바이어스 전류가 많이 흐를수록 A급에 근사하게 되는 반면 바이어스 전류가 적게 흐를수록 B급에 근사해진다.
A급, B급 및 AB급 증폭기의 경우 손실량의 차이는 존재하지만 이론상 가해 주는 에너지의 21.5 % ∼ 50 %가 열로 손실되며, 실제는 40 % ∼ 70 %정도가 열로 손실된다. 그 결과 방열을 위한 수단으로 방열판이나 냉각용 팬이 필요하게 된다. 방열판과 냉각용 팬의 부가는 결국 부피의 증가라는 문제와 강제 냉각용 팬의 소음 공해라는 문제를 유발하게 된다. 이러한 기존의 A급, B급 및 AB급 증폭기가 안고 있는 문제점을 해결하기 위하여 제안된 것이 다름 아닌 D급 증폭기다.
통상 D급 증폭기를 이용한 음향기기의 원리는 스위칭 레귤레이터(switching regulator) 혹은 PWM(Pulse Width Modulation) 변환기와 동일한 원리를 갖지만, 다만 음향기기용 D급 증폭기가 PWM 변환기에 비하여 약 20 Hz ∼ 20 KHz의 상당히 넓은 범위의 가청주파수 대역의 밴드 폭을 갖는다는 점에서 서로 다르다.
D급 증폭기는 하이 파워 스위치가 이상적일 경우 이론적으로는 거의 100 %의 효율을 얻을 수 있으나 실제로는 스위칭 주파수에 비례하는 열 손실이 발생하며, 제어회로에서의 전력소비가 불가피하므로 대략 90 % 전후의 효율을 기대할 수 있다. 그러나, 냉각장치도 작고, 전원용량도 아날로그 증폭기보다 작은 장점이 있다.
이러한 장점에도 불구하고, D급 증폭기는 고속 스위칭 동작에 의해 선형성이 매우 나쁘다는 단점을 갖는다. 성능 개선을 위하여 전압 부궤환을 사용하여 선형성을 꾀하고 있지만 출력단의 필터 즉 인덕터와 커패시터에 의한 두 개의 극점과 내부회로의 극점들로 많은 부궤환을 걸기에 어려움이 있어 아날로그 증폭기에 비하여 선형성은 열악하다. 또한 출력단의 필터 및 부하의 값과 특성에 의하여 출력단의 주파수 특성, 일그러짐 등이 심하게 변하므로 특정 부하에 맞추어 출력단 필터를 설계해야 하는 단점이 있다.
이러한 D급 증폭기를 이용한 음향기기를 만들기 위하여 단일전압 혹은 미정의 부궤환을 이용한 방식과, 또 전압 궤환 및 전류 궤환을 동시에 적용한 2중 부궤환 D급 음향증폭기가 알려진 바 있다.
도 1은 종래기술에 따른 2중 부궤환 D급 음향증폭기를 나타내는 도면이다.
도 1에 도시된 바와 같이, 종래의 2중 부궤환 D급 음향증폭기는 출력측의 제2 저역통과필터(140)에 의한 스루레이트(slew rate) 한계로 발생하는 과도 혼변조 일그러짐을 억제하기 위한 제1 저역통과필터(102), 제1 저역통과필터(102)의 출력신호와 전압 부궤환부(160)를 경유하여 궤환된 최종출력 전압(Vo)의 차를 증폭하는 전압 증폭부(104), 검출저항(Rs)의 전압을 증폭하는 전류 증폭부(106), 전압 증폭부(104)의 출력신호와 전류 증폭부(106)의 출력신호의 차를 증폭하는 중간 증폭부(108), 기준신호로서 펄스변조 캐리어 삼각파를 발생하는 삼각파 발생기(150), 삼각파 발생기(150)의 기준신호와 중간 증폭부(108)의 출력신호를 비교하는 비교기(120), 비교기(120)의 출력신호를 증폭하며 스위칭소자(Q1, Q2)를 구동하여 주는 게이트 드라이버(130), 게이트 드라이버(130)의 출력신호에 의해 온/오프 됨으로써 펄스폭 변조된 디지털 신호인 구형파를 출력하는 스위칭소자(Q1, Q2), 및 스위칭소자(Q1, Q2)의 신호를 음향신호로 복조하여 스피커(SP)에 출력하는 제2 저역통과필터(140)로 구성되어 있다.
그런데, 이와 같은 종래의 2중 부궤환 D급 음향증폭기는 인덕터(L1)에 흐르는 전류를 부궤환하기 위하여 전류를 검출하여야 하는데 직접적으로 전류 검출이 어려우므로 전류(I)=전압(V)/저항(R)의 관계식을 이용하기 위하여, 부하와 그라운드 사이에 검출저항(RS)을 삽입하여 이 검출저항(RS)의 양단 간의 전압을 이용하여 부궤환을 적용하였다. 그러나, 실제 검출저항(Rs)에는 저항성분 이외에 기생 인덕터와 기생 커패시터들이 존재하므로 스위칭하는 주파수에서의 기생 인덕턴스와 기생 커패시턴스값이 저항값에 비하여 무시하지 못할 값이 되고, 따라서 검출저항(Rs)의 양단 전압은 원하는 전압이 아닌 다른 전압으로 나타나게 됨으로써 정확한 전류 부궤환을 적용할 수 없어 시스템의 좋은 성능을 기대할 수 없었다.
본 발명의 실시예는 종래 대비 전류 검출저항을 사용하지 않게 되어 실질적인 회로의 구현이 가능하고, 아울러 시스템의 성능을 개선하기 위하여 부하에 접속되는 필터부 입력단의 PWM 신호 및 필터부 출력단의 최종 출력신호를 각각 부궤환하는 2중 부궤환 D급 증폭기를 제공하려는 데 그 목적이 있다.
본 발명의 제1 실시예에 따른 2중 부궤환 D급 증폭기는 입력 신호, 부궤환 신호 및 신호발생기 신호를 제공받아 펄스폭 변조(PWM) 신호를 생성하는 PWM 신호 생성부; 상기 PWM 신호를 증폭시켜 출력하는 PWM 증폭부; 상기 증폭된 PWM 신호를 필터링하여 최종 출력신호를 제공하는 출력신호생성부; 및 상기 증폭된 PWM 신호를 신호처리하여 제1 부궤환 신호를 생성하고 상기 제1 부궤환 신호를 상기 PWM 신호 생성부에 제공하는 제1 부궤환부 및 상기 최종 출력신호를 신호처리하여 제2 부궤환 신호를 생성하고 상기 제2 부궤환 신호를 상기 PWM 신호 생성부에 제공하는 제2 부궤환부를 갖는 부궤환부를 포함하며, 상기 부궤환 신호는 상기 제1 부궤환 신호 및 상기 제2 부궤환 신호를 포함하는 것을 특징으로 한다.
또한, 본 발명의 제2 실시예에 따른 2중 부궤환 D급 증폭기는 입력 신호, 부궤환 신호 및 신호 발생기 신호를 제공받아 펄스폭 변조 신호를 생성하는 PWM 신호 생성부; 상기 PWM 신호를 증폭시켜 출력하는 PWM 증폭부; 상기 증폭된 PWM 신호를 필터링하여 최종 출력신호를 제공하는 출력신호생성부; 및 상기 증폭된 PWM 신호 및 상기 최종 출력신호를 제공받아 제1 부궤환 신호를 생성하고 상기 제1 부궤환 신호를 상기 PWM 신호 생성부에 제공하는 제1 부궤환부 및 상기 최종 출력신호를 신호처리하여 제2 부궤환 신호를 생성하고 상기 제2 부궤환 신호를 상기 PWM 신호 생성부에 제공하는 제2 부궤환부를 갖는 부궤환부를 포함하되, 상기 부궤환 신호는 상기 제1 부궤환 신호 및 상기 제2 부궤환 신호를 포함하는 것을 특징으로 한다.
상기의 구성 결과, 본 발명의 실시예는 종래 대비 전류 검출을 위한 검출저항을 사용하지 않아도 되므로 회로의 구현이 용이하게 된다. 더 나아가서, 본 발명의 실시예는 스위칭부에서 발생되는 노이즈 문제를 해결함으로써 생생한 음을 재생해 낼 수 있을 것이다.
이하, 본 발명의 실시 예에 대한 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시될 수 있으므로 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되 거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 2는 본 발명의 제1 실시예에 따른 2중 부궤환 D급 증폭기를 나타내는 도면이다.
도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 2중 부궤환 D급 증폭기는 예컨대 삼각파 신호 발생기 등으로 이루어지는 신호 발생기(207)를 포함하며 입력 신호(Vin) 즉 입력된 음향신호와 신호 발생기(207)에서 제공된 신호에 따라 PWM 신호(Vc)를 생성하고 복수의 부궤환 신호를 제공받는 PWM 신호 생성부(200), PWM 신호(Vc)에 따라 구동하는 스위칭소자(Q1, Q2)를 포함하며 증폭된 PWM 신호(Vp)를 출력하는 스위칭부(223), 증폭된 PWM 신호(Vp)를 변환하여 입력 신호(Vin)의 복조 신호인 최종 출력신호(Vo)를 제공하는 출력신호생성부 혹은 필터부(230), 및 증폭된 PWM 신호(Vp)를 PWM 신호 생성부(200)로 부궤환하는 제1 부궤환부(241)와 최종 출력신호(Vo)를 PWM 신호 생성부(200)로 부궤환하는 제2부궤환부(243)를 갖는 부궤환부(240)를 포함하고 있다.
여기서, PWM 신호 생성부(200)는 입력 신호(Vin)와 제2 부궤환부(243)에서 제공된 제2 부궤환 신호에 따른 제1 차동신호를 증폭시켜 출력하는 제1 증폭수단(201), 제1 차동신호와 제1 부궤환부(241)에서 제공된 제1 부궤환 신호에 따른 제2 차동신호를 증폭시켜 출력하는 제2 증폭수단(203) 및 제2 차동신호와 신호 발생기(207)에서 제공된 신호의 비교에 따라 PWM 신호를 생성 및 출력(혹은 생성 및 보정 출력)하는 비교기(205)를 포함하고 있다. 이때, PWM 신호 생성부(200)는 앞서 언급한 대로 예컨대 삼각파 등의 신호를 발생시키기 위한 신호 발생기(207)를 더 포함하며, 비교기(205)에서 제공된 PWM 신호(Vc)를 증폭시켜 출력하는 게이트 드라이버(221)를 더 포함하고 있다. 여기서, 게이트 드라이버(221) 및 스위칭부(223)는 PWM 증폭부(220)에 해당된다.
좀더 살펴보면, 제1 증폭수단(201)은 예를 들어 OP 앰프(Operational Amplifier)로 이루어지며, 이때 OP 앰프의 비반전입력단자는 입력 신호(Vin) 가령 음향신호가 입력될 수 있도록 인터페이스(interface) 회로 등의 출력단에 접속될 수 있고, 반전입력단자는 제2 부궤환부(243)의 출력단에 접속되어 있다. 여기서, 입력 신호(Vin)는 20 Hz ~ 20 KHz의 가청주파수 대역의 신호에 해당된다.
제2 증폭수단(203)은 제1 증폭수단(201)과 마찬가지로 OP 앰프로 이루어지며, 비반전입력단자는 제1 증폭수단(201)의 출력단에 접속되어 있고, 반전입력단자는 제1 부궤환부(241)의 출력단에 접속되어 있다.
비교기(205) 비반전입력단자는 제2 증폭수단(203)의 출력단에 접속되어 있고, 반전입력단자는 신호 발생기(207)에 접속되어 있다. 출력 스위칭단의 동작에 따라 입력단자의 극성은 변경될 수도 있다. 이를 통해, 비교기(205)는 예를 들어 제2 증폭수단(203)에서 제공된 출력신호 즉 제2 차동신호와 신호 발생기(207)에서 제공된 신호의 전압 레벨 또는 전압 기울기 등의 전압 특성을 서로 비교한 후 그 비교 결과에 따라 하이(High) 및 로우(Low) 레벨의 논리 신호를 생성하여 출력하게 된다. 따라서, 비교기(205)는 아날로그 신호를 디지털 신호로 변환시키는 기능을 수행하는 셈이며, 이런 측면에서 비교기(205)는 아날로그-디지털 변환기로서 사용 될 수 있다.
게이트 드라이버(221)의 입력단은 비교기(205)의 출력단에 접속되고, 출력단은 스위칭부(223)에 접속되어 있다. 실질적으로 비교기(205)를 통해 출력된 PWM 신호(Vc)는 스위칭부(223)의 스위칭소자(Q1, Q2)를 구동하기에 미약한 신호이므로 게이트 드라이버(221)는 스위칭부(223)의 스위칭소자(Q1, Q2)를 구동시킬 수 있도록 PWM 신호(Vc)를 증폭시켜 출력하는 역할을 하고 있다.
스위칭부(223)는 MOS FET로 이루어지는 스위칭소자(Q1, Q2)를 포함하고 있다. 이를 통해 스위칭소자(Q1, Q2)는 게이트 드라이버(221)로부터 제공된 PWM 신호에 따라 상보적으로 동작하여 증폭된 PWM 신호(Vp)를 출력하게 된다. 이때 스위칭소자(Q1, Q2)의 동작 주파수, 즉 스위칭 주파수는 신호 발생기(207)의 주파수와 동일하다. 여기서, 스위칭소자(Q1, Q2)의 스위칭 주파수는 수백 KHz에 해당될 수 있다. 이에 따라, 증폭된 PWM 신호(Vp)는 입력 신호(Vin)의 가청 대역 정보와 입력 신호(Vin)보다 가령 10배 이상에 해당되는 고주파의 스위칭 주파수 대역 정보를 포함하게 되는 것이다.
필터부(230)는 예컨대 저역통과필터로서 인덕터(L) 및 커패시터(C)로 이루어져 있다. 여기서, 인덕터(L)의 일측 단자는 스위칭부(223)의 출력단에 접속되고, 타측단자는 커패시터(C) 및 부하 즉 저항(R)의 일측단자에 접속하며, 이때, 커패시터(C) 및 저항(R)의 타측 단자는 접지되어 있다. 이와 같은 구성에 따라 필터부(230)는 스위칭부(223)로부터 출력된 PWM 신호(Vp)를 필터링함으로써 스위칭 주파수 신호가 제거된 최종 출력신호(Vo)를 출력하게 된다. 따라서, 최종 출력신 호(Vo)는 가청 대역 정보만을 갖게 되는 것이다. 이때, 최종 출력신호(Vo)는 입력신호(Vin)가 증폭된 신호이다. 여기서, 저역통과필터의 특성을 갖는 필터부(230)의 시정수는 가청 대역 주파수 이상이 되고 스위칭 주파수보다는 낮은 주파수 범위에서 설정된다.
또한, 부궤환부(240)는 앞서 언급한 대로 스위칭부(223)에서 증폭된 PWM 신호(Vp)를 변환하여 PWM 신호 생성부(200)로 부궤환하는 제1 부궤환부(241)와, 필터부(230)에서 제공된 최종 출력신호(Vo)를 혹은 그 최종 출력신호(Vo)를 변환하여 PWM 신호 생성부(200)로 부궤환하는 제2 부궤환부(243)를 포함하고 있다. 이때, 제1 부궤환부(241)의 일단은 스위칭부(223)의 출력단(혹은 필터부(230)를 구성하는 인덕터(L)의 일측 단자))에 접속되고, 타단은 제2 증폭수단(203)의 반전입력단자에 접속되어 있다. 반면, 제2 부궤환부(243)의 일단은 인덕터(L)의 타측 단자에 접속되고, 타단은 제1 증폭수단(201)의 반전입력단자에 접속되어 있다. 이와 같이, 많은 정보를 갖고 있는 증폭된 PWM 신호(Vp)를 먼저 부궤환시키고, 이를 기초로 하여 다시 적은 정보를 갖고 있는 최종 출력신호(Vo)를 부궤환시키도록 부궤환부(240)를 구성하는 것은 시스템의 안정적인 동작을 위하여 요구되고 있다.
그러나, 제1 부궤환부(241)에 입력된 PWM 신호(Vp)의 스위칭 주파수 신호는 예컨대 비교기(205)에 제공된 삼각파 신호의 주파수와 동일한 주파수의 신호도 포함하고 있다. 따라서, 증폭된 PWM 신호(Vp)를 직접 부궤환시키게 되면 엘리어싱(aliasing) 현상이 발생하며 정상 동작을 하지 않을 수 있다. 따라서, 제1 부궤환부(241)는 증폭된 PWM 신호(Vp)의 주파수 중에서 비교기(205), 게이트 드라이 버(221) 및 스위칭부(223)가 동작하는 스위칭 주파수 이하에 해당되는 스위칭 주파수 신호만을 부궤환하는 것이 바람직하다. 이에 따라, 제1 부궤환부(241)는 주파수 대역을 제한하기 위하여 RC 회로로 구성된 저역통과필터(241a)를 포함하며, 더 나아가서 저역통과필터(241a)에서 제공된 신호의 이득을 증가시키기 위하여 저항으로 구성되는 부궤환 상수부(241b)를 더 포함할 수 있다. 여기서, 저역통과필터(241a)의 차단 주파수는 20 KHz 보다 크고 신호 발생기(207)의 스위칭 주파수 예컨대 500 KHz보다 작은 범위에서 설정될 수 있는데, 이 또한 시스템의 안정성에 관련되게 된다.
제2 부궤환부(243)는 서로 병렬 연결되는 저항 및 커패시터로 구성될 수 있다. 이때 저항 및 커패시터는 전체 시스템의 이득(혹은 증폭률)과 안정도를 보장하게 된다. 즉, 저항은 전체 시스템의 이득을 결정할 수 있으며, 커패시터는 최종 출력신호(Vo)의 위상을 당겨줌으로써 위상 마진의 확보에 따른 안정도 향상에 도움이 된다.
계속해서 상기의 구성에 따른 회로의 동작을 간략하게 살펴보고자 한다.
도 2에서 볼 때, 제1 증폭수단(201)은 가청 대역의 주파수를 갖는 입력 신호(Vin)와 제2 부궤환부(243)에서 제공된 제2 부궤환 신호의 전압 차에 따른 제1 차동신호를 증폭시켜 출력하게 되고, 제2 증폭수단(203)은 제1 증폭수단(201)에서 제공된 제1 차동신호와 제1 부궤환부(241)에서 제공된 제1 부궤환 신호의 전압 차에 따른 제2 차동신호를 증폭시켜 출력하게 된다.
그리고, 비교기(205)는 제2 증폭수단(203)에서 제공된 제2 차동신호를 신호 발생기(207)에서 제공된 예컨대 펄스폭 변조 캐리어 삼각파와 비교하여 그 비교 결과에 따른 PWM 신호(Vc)를 생성 및/또는 보정하여 출력하게 된다. 다시 말해, 비교기(205)는 신호 발생기(207)의 삼각파 신호보다 제2 차동신호의 전압 레벨 및/또는 전압의 기울기가 클 때 하이(High) 레벨의 논리 신호를 출력하고, 그 반대의 경우에는 로우(Low) 레벨의 논리 신호를 출력하게 되는데, 이를 통해 비교기(205)의 출력 신호는 펄스폭 변조된 구형파 즉 PWM 신호(Vc)를 이루게 된다.
게이트 드라이버(221)는 비교기(205)로부터 PWM 신호(Vc)를 제공받아 스위칭부(223)의 스위칭소자(Q1, Q2), 즉 MOS FET를 구동시킬 수 있도록 PWM 신호(Vc)를 증폭시켜 출력하게 된다.
스위칭부(223)는 게이트 드라이버(221)에서 제공된 증폭된 PWM 신호에 따라 스위칭소자(Q1, Q2)를 상보적으로 동작시킴으로써 가청 대역 정보와 스위칭 주파수 신호가 혼합되어 있는 증폭된 PWM 신호(Vp)를 출력하게 된다.
필터부(230)는 스위칭부(223)에서 제공되는 증폭된 PWM 신호(Vp)를 필터링하여 스위칭 주파수 신호가 제거된 최종 출력신호(Vo)를 부하로 전달하여 예컨대, 스피커와 같은 음향 재생수단을 통해 음을 재생해 낼 수 있게 한다.
이때, 비교기(205), 게이트 드라이버(221) 또는 스위칭부(223)는 PWM 신호(Vc)를 생성 및 전달하는 과정에서 신호의 왜곡, 예를 들어 신호의 지연(delay), 라이징 타임(rising time) 및 폴링 타임(falling time) 등을 발생시킬 수 있는데, 부궤환부(240)는 이러한 왜곡 현상을 개선시키게 된다.
이를 위해, 제1 부궤환부(241)는 스위칭부(223)의 출력단에서 제공된 증폭된 PWM 신호(Vp)의 주파수 가운데 비교기(205), 게이트 드라이버(221) 및 스위칭부(223)가 동작하는 스위칭 주파수 이하의 주파수 신호를 갖도록 변환하고 그 변환된 신호를 다시 제2 증폭수단(203)으로 부궤환시켜 증폭된 PWM 신호(Vp)를 보정하게 한다.
또한, 제2 부궤환부(243)는 필터부(230)로부터 최종 출력신호(Vo)를 제공받아 제1 증폭수단(201)으로 부궤환시키고 이를 통해 입력 신호(Vin) 대비 최종 출력신호(Vo)의 위상 마진 확보를 위해 최종 출력신호(Vo)를 보정하게 하고 있다.
도 3은 본 발명의 제2 실시예에 따른 2중 부궤환 D급 증폭기를 나타내는 도면이다.
도 3에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 2중 부궤환 D급 증폭기는 가령 삼각파 등을 발생하는 신호 발생기(307)를 포함하며 입력 신호(Vin) 즉 입력된 음향신호와 신호 발생기(307)에서 제공된 신호에 따라 PWM 신호(Vc)를 생성하여 출력하고 상기 출력된 PWM 신호(Vc)를 보정하여 출력하도록 복수의 부궤환 신호를 제공받는 PWM 신호 생성부(300), PWM 신호(Vc)에 따라 구동되는 스위칭 소자(Q1, Q2)를 포함하며 증폭된 PWM 신호(Vp)를 출력하는 스위칭부(323), 증폭된 PWM 신호(Vp)를 변환하여 입력 신호(Vin)의 복조 신호인 최종 출력신호(Vo)를 제공하는 출력신호생성부 혹은 필터부(330), 증폭된 PWM 신호(Vp)와 최종 출력신호(Vo)에 따른 차동 전압을 적분하여 PWM 신호 생성부(300)로 부궤환하는 제1 부궤환부(341) 및 최종 출력신호(Vo)를 PWM 신호 생성부(300)로 부궤환하는 제2 부궤환부(343)를 갖는 부궤환부(340)를 포함하고 있다.
여기서, PWM 신호 생성부(300)는 입력 신호(Vin)와 제2 부궤환부(343)에서 제공된 제2 부궤환 신호에 따른 제1 차동신호를 증폭시켜 출력하는 제1 증폭수단(301), 제1 차동신호와 제1 부궤환부(341)에서 제공된 제1 부궤환 신호에 따른 제2 차동신호를 증폭시켜 출력하는 제2 증폭수단(303) 및 제2 차동신호와 신호발생기(307)에서 제공된 신호의 비교에 따라 PWM 신호(Vc)를 생성 및 출력(혹은 생성 및 보정 출력)하는 비교기(305)를 포함하고 있다. 이때, PWM 신호 생성부(300)는 삼각파 등의 신호를 발생시키는 신호 발생기(307)를 더 포함하며, 비교기(305)에서 제공된 PWM 신호(Vc)를 증폭시켜 출력하는 게이트 드라이버(321)를 더 포함하고 있다. 여기서, 게이트 드라이버(321) 및 스위칭부(323)는 PWM 증폭부(320)에 해당된다.
또한 제1 부궤환부(341)는, 본 발명의 제1 실시예와 대비해 볼 때, 스위칭부(323)의 출력단에서 제공된 증폭된 PWM 신호(Vp)와 필터부(330)에서 제공된 최종 출력신호(Vo)에 따른 차동신호(혹은 제3 차동신호)를 증폭시켜 출력하는 제3 증폭수단(341c) 및 제3 증폭수단(341c)에서 출력된 차동 전압을 적분하는 적분기(341d)를 포함하며, 이때, 제1 부궤환부(341)는 스위칭부(323)의 출력단에서 제공된 증폭된 PWM 신호(Vp)의 전압을 변환하여 제3 증폭수단(341c)에 제공하는 제1 전압변환부(341a) 및 필터부(330)에서 제공된 최종 출력신호(Vo)의 전압을 변환하여 제3 증폭수단(341c)에 제공하는 제2 전압변환부(341b)를 더 포함할 수 있다. 이와 같은 제1 및 제2 전압변환부(341a, 341b)는 필터부(330)를 구성하는 인덕터(L)의 양단 전압이 만약 제3 증폭수단(341c)의 CMR(Common Mode Range)보다 크게 될 때 제3 증 폭수단(341c)이 오동작을 할 수 있으므로 이러한 오동작을 방지하기 위하여 사용되고 있다.
좀더 살펴보면, 위의 제1 전압변환부(341a)의 일단은 스위칭부(323)의 출력단(혹은 인덕터(L)의 일측 단자)에 접속하고 있고, 타단은 제3 증폭수단(341c)의 비반전입력단자에 접속하고 있다. 또한, 제2 전압변환부(341b)의 일단은 필터부(330), 더 정확하게는 인덕터(L)의 타측 단자에 접속하고 있으며, 타단은 제3 증폭수단(341c)의 반전입력단자에 접속하고 있다. 그리고, 제3 증폭수단(341c)의 출력단자는 적분기(341d)의 일단에 접속하고 있으며, 적분기(341d)의 타단은 부궤환 상수부(341e)의 일단에 접속하고 있다. 이때, 부궤환 상수부(341e)는 저항으로 이루어질 수 있으며, 적분기(341d)를 통해 출력된 전압(혹은 신호)의 레벨을 변환 즉 증가시켜 부궤환하게 된다.
이러한 구성에 따라, 예컨대 OP 앰프로 이루어지는 제3 증폭수단(341c)은 제1 전압변환부(341a)에서 제공된 제1 감압신호와 제2 전압변환부(341b)에서 제공된 제2 감압신호에 따른 차동 전압을 증폭시켜 출력하게 되고, 적분기(341d)는 제3 증폭수단(341c)에서 제공된 차동 전압에 대하여 적분을 수행한 후 그 결과를 부궤환 상수부(341e)에 제공하게 된다. 즉, 적분기(341d)는 입력된 신호를 전 대역에 걸쳐 적분을 수행한 후 그 결과를 부궤환 상수부(341e)에 제공하는 것이다. 그리고, 부궤환 상수부(341e)는 적분기(341d)에서 제공된 전압 레벨을 변환하여 부궤환시키게 된다.
이와 같은 본 발명의 제2 실시예에 따른 2중 부궤환 D급 증폭기의 부궤환 부(350), 더 정확하게는 제1 부궤환부(351)는 도 2에 나타낸 제1 실시예에서 제1 부궤환부(241)의 저역통과필터(241b)를 차단 주파수 이하의 신호만을 부궤환시키도록 RC 회로를 구성함에 따라 야기될 수 있는 위상 문제, 즉 RC 시정수에 해당되는 차단 주파수의 낮은 부분과 높은 부분의 위상이 서로 달라지는 문제를 개선하는 효과를 가져오게 된다.
이에 따라, 본 발명의 제2 실시예는 종래 대비 미세한 저항값을 갖는 전류 검출부를 설계하지 않아도 되므로 회로의 실질적인 구현이 가능하게 되고, 더 나아가서 제1 실시예와 대비하여 필터부(330)에서 발생될 수 있는 위상 문제 혹은 노이즈를 감소시키게 되어 그 결과 스피커와 같은 음향재생수단을 통해 더욱 생동감 있는 음을 재생해 낼 수 있게 된다.
그리고, 본 발명의 제2 실시예에서 제1 부궤환부(341)와 관련된 부분 이외의 나머지 제1 증폭수단(301), 제2 증폭수단(303), 비교기(305), 신호 발생기(307) 및 게이트 드라이버(321)를 포함하는 PWM 신호 생성부(300), 스위칭부(323), 필터부(330) 및 부궤환부(340)와 관련된 자세한 내용은 도 2에 도시된 본 발명의 제1 실시예에 따른 2중 부궤환 D급 증폭기에서의 내용들과 다르지 않으므로 더 이상의 설명은 생략하기로 한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아 니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
그리고, 명세서상에 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 종래기술에 따른 2중 부궤환 D급 음향증폭기를 나타내는 도면,
도 2는 본 발명의 제1 실시예에 따른 2중 부궤환 D급 증폭기를 나타내는 도면,
도 3은 본 발명의 제2 실시예에 따른 2중 부궤환 D급 증폭기를 나타내는 도면이다.
**도면의 주요 부분에 대한 부호의 설명**
200, 300: PWM 신호 생성부 201, 301: 제1 증폭수단
203, 303: 제2 증폭수단 205, 305: 비교기
207, 307: 신호 발생기 221, 321: 게이트 드라이버
223, 323: 스위칭부 230, 330: 필터부
240, 340: 부궤환부 241, 341: 제1 부궤환부
243, 343: 제2 부궤환부

Claims (9)

  1. 입력 신호, 부궤환 신호 및 신호발생기 신호를 제공받아 펄스폭 변조(PWM) 신호를 생성하는 PWM 신호 생성부;
    상기 PWM 신호를 증폭시켜 출력하는 PWM 증폭부;
    상기 증폭된 PWM 신호를 필터링하여 최종 출력신호를 제공하는 출력신호생성부; 및
    상기 PWM 증폭부 및 상기 PWM 신호 생성부에 일단 및 타단이 각각 접속하며, 상기 증폭된 PWM 신호를 상기 PWM 증폭부로부터 제공받아 신호처리하여 제1 부궤환 신호를 생성하고 상기 제1 부궤환 신호를 상기 PWM 신호 생성부에 제공하는 제1 부궤환부; 및 상기 출력신호생성부 및 상기 PWM 신호 생성부에 일단 및 타단이 각각 접속하며, 상기 최종 출력신호를 상기 출력신호생성부로부터 제공받아 신호처리하여 제2 부궤환 신호를 생성하고 상기 제2 부궤환 신호를 상기 PWM 신호 생성부에 제공하는 제2 부궤환부를 갖는 부궤환부를 포함하되,
    상기 부궤환 신호는 상기 제1 부궤환 신호 및 상기 제2 부궤환 신호를 포함하는 것을 특징으로 하는 2중 부궤환 D급 증폭기.
  2. 제1항에 있어서,
    상기 PWM 신호 생성부는
    상기 입력 신호와 상기 제2 부궤환 신호를 이용하여 제1 차동신호를 생성하고 상기 제1 차동신호를 증폭시켜 출력하는 제1 증폭수단;
    상기 제1 차동신호와 상기 제1 부궤환 신호를 이용하여 제2 차동신호를 생성하고 상기 제2 차동신호를 증폭시켜 출력하는 제2 증폭수단; 및
    상기 제2 차동신호와 상기 신호발생기 신호를 이용하여 상기 PWM 신호를 생성 및/또는 보정하여 출력하는 비교기를
    포함하는 것을 특징으로 하는 2중 부궤환 D급 증폭기.
  3. 제2항에 있어서,
    상기 PWM 증폭부는
    상기 PWM 신호를 증폭시켜 출력하는 게이트 드라이버; 및
    상기 증폭된 PWM 신호에 따라 동작하여 상기 증폭된 PWM 신호를 출력하는 스위칭부를
    포함하는 것을 특징으로 하는 2중 부궤환 D급 증폭기.
  4. 제3항에 있어서,
    상기 제1 부궤환부는
    상기 증폭된 PWM 신호의 특정 주파수 이하의 신호를 피드백시키는 저역통과필터; 및
    상기 저역통과필터에서 제공된 신호의 이득을 변환시키는 부궤환 상수부를
    포함하는 것을 특징으로 하는 2중 부궤환 D급 증폭기.
  5. 제1항에 있어서,
    상기 신호처리는 필터링 특성을 갖는 것을 특징으로 하는 2중 부궤환 D급 증폭기.
  6. 입력 신호, 부궤환 신호 및 신호 발생기 신호를 제공받아 펄스폭 변조(PWM) 신호를 생성하는 PWM 신호 생성부;
    상기 PWM 신호를 증폭시켜 출력하는 PWM 증폭부;
    상기 증폭된 PWM 신호를 필터링하여 최종 출력신호를 제공하는 출력신호생성부; 및
    상기 PWM 증폭부 및 상기 출력신호생성부에 일단이 접속하고 상기 PWM 신호 생성부에 타단이 접속하며, 상기 증폭된 PWM 신호 및 상기 최종 출력신호를 상기 PWM 증폭부 및 상기 출력신호생성부로부터 제공받아 신호처리하여 제1 부궤환 신호를 생성하고 상기 제1 부궤환 신호를 상기 PWM 신호 생성부에 제공하는 제1 부궤환부; 및 상기 출력신호생성부 및 상기 PWM 신호 생성부에 일단 및 타단이 각각 접속하며, 상기 최종 출력신호를 상기 출력신호생성부로부터 제공받아 신호처리하여 제2 부궤환 신호를 생성하고 상기 제2 부궤환 신호를 상기 PWM 신호 생성부에 제공하는 제2 부궤환부를 갖는 부궤환부를 포함하되,
    상기 부궤환 신호는 상기 제1 부궤환 신호 및 상기 제2 부궤환 신호를 포함하는 것을 특징으로 하는 2중 부궤환 D급 증폭기.
  7. 제6항에 있어서,
    상기 제1 부궤환부는
    상기 증폭된 PWM 신호 및 상기 최종 출력신호를 이용하여 차동 신호를 생성하고 상기 차동 신호를 증폭시켜 출력하는 증폭수단;
    상기 증폭수단의 출력 전압을 적분하여 출력하는 적분기; 및
    상기 적분기에서 제공된 신호의 이득을 변환하는 부궤환 상수부를
    포함하는 것을 특징으로 하는 2중 부궤환 D급 증폭기.
  8. 제7항에 있어서,
    상기 제1 부궤환부는
    상기 증폭된 PWM 신호의 전압 레벨을 변환하여 상기 증폭수단에 제공하는 제1 전압변환부; 및
    상기 최종 출력신호의 전압 레벨을 변환하여 상기 증폭수단에 제공하는 제2 전압변환부를
    더 포함하는 것을 특징으로 하는 2중 부궤환 D급 증폭기.
  9. 제6항에 있어서,
    상기 신호처리는 필터링 특성을 갖는 것을 특징으로 하는 2중 부궤환 D급 증폭기.
KR1020090115991A 2009-11-27 2009-11-27 2중 부궤환 ｄ급 증폭기 KR100972155B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090115991A KR100972155B1 (ko) 2009-11-27 2009-11-27 2중 부궤환 ｄ급 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090115991A KR100972155B1 (ko) 2009-11-27 2009-11-27 2중 부궤환 ｄ급 증폭기

Publications (1)

Publication Number Publication Date
KR100972155B1 true KR100972155B1 (ko) 2010-07-26

Family

ID=42645978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090115991A KR100972155B1 (ko) 2009-11-27 2009-11-27 2중 부궤환 ｄ급 증폭기

Country Status (1)

Country Link
KR (1) KR100972155B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101504715B1 (ko) * 2014-10-28 2015-03-20 주식회사 바이콤 댐핑 자동 보상 기능을 구비한 d급 오디오 앰프
KR20200007159A (ko) 2018-07-12 2020-01-22 주식회사 다원퓨처텍 웨어러블 디바이스를 위한 고효율 무선 충전 전력 증폭 시스템
EP3961921A1 (en) * 2020-08-25 2022-03-02 RGB Systems, Inc. Class d amplifier with current mode control
WO2022241204A1 (en) * 2021-05-13 2022-11-17 Vertiv Corporation Intelligent rectifier current regulation of dc bus voltage droop

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030025867A (ko) * 2001-09-21 2003-03-29 야마하 가부시키가이샤 디급증폭기
US20040222845A1 (en) * 2003-05-10 2004-11-11 Samsung Electronics Co., Ltd. Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof
JP2008085880A (ja) 2006-09-28 2008-04-10 Kenwood Corp Ｄ級増幅装置及び方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030025867A (ko) * 2001-09-21 2003-03-29 야마하 가부시키가이샤 디급증폭기
JP2003101357A (ja) 2001-09-21 2003-04-04 Yamaha Corp Ｄ級増幅器
US20040222845A1 (en) * 2003-05-10 2004-11-11 Samsung Electronics Co., Ltd. Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof
JP2008085880A (ja) 2006-09-28 2008-04-10 Kenwood Corp Ｄ級増幅装置及び方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101504715B1 (ko) * 2014-10-28 2015-03-20 주식회사 바이콤 댐핑 자동 보상 기능을 구비한 d급 오디오 앰프
KR20200007159A (ko) 2018-07-12 2020-01-22 주식회사 다원퓨처텍 웨어러블 디바이스를 위한 고효율 무선 충전 전력 증폭 시스템
EP3961921A1 (en) * 2020-08-25 2022-03-02 RGB Systems, Inc. Class d amplifier with current mode control
US11575354B2 (en) 2020-08-25 2023-02-07 Rgb Systems, Inc. Class D amplifier with current mode control
WO2022241204A1 (en) * 2021-05-13 2022-11-17 Vertiv Corporation Intelligent rectifier current regulation of dc bus voltage droop

Similar Documents

Publication Publication Date Title
US7446603B2 (en) Differential input Class D amplifier
US7332962B2 (en) Filterless class D power amplifier
US7142050B2 (en) Recovery from clipping events in a class D amplifier
US7750731B2 (en) PWM loop filter with minimum aliasing error
US7167046B2 (en) Class-D amplifier
US20080030267A1 (en) Class-d audio amplifier with half-swing pulse-width-modulation
US20090302943A1 (en) Class d amplifier
US20070109049A1 (en) Filterless class d power amplifier
JP2003115730A (ja) Ｐｗｍ変調回路及び電力増幅回路
US7605653B2 (en) Sigma-delta based class D audio power amplifier with high power efficiency
US20060044057A1 (en) Class-D amplifier having high order loop filtering
US7190224B2 (en) Class D amplifier
TW201804735A (zh) 低雜訊電路
KR100972155B1 (ko) 2중 부궤환 ｄ급 증폭기
WO2010025639A1 (zh) 一种功率放大器及其信号处理方法
US6734725B2 (en) Power amplifier
CN202586876U (zh) 差频消除电路、脉冲宽度调制信号产生电路与放大器电路
WO2019160684A1 (en) Dual bootstrapping for an open-loop pulse width modulation driver
US7439801B2 (en) Amplifier circuit with multiple power supplies
US10555269B2 (en) Amplifier circuit having controllable output stage
JP2008048305A (ja) ハーフスイングパルス幅変調を備えたｄ級音響増幅器
WO2012036066A1 (ja) 自励型発振回路及びｄ級増幅装置
Hussein et al. A low-distortion high-efficiency class-D audio amplifier based on sliding mode control
Hwang et al. A THD-reduction high-efficiency audio amplifier using inverter-based OTAs with filter-output feedback
KR100370498B1 (ko) 2중 부궤환 ｄ급 음향증폭기

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130718

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 9