JP3894294B2 - パワーアンプ - Google Patents
パワーアンプ Download PDFInfo
- Publication number
- JP3894294B2 JP3894294B2 JP2001352923A JP2001352923A JP3894294B2 JP 3894294 B2 JP3894294 B2 JP 3894294B2 JP 2001352923 A JP2001352923 A JP 2001352923A JP 2001352923 A JP2001352923 A JP 2001352923A JP 3894294 B2 JP3894294 B2 JP 3894294B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse modulation
- drive
- output
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3023—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage
- H03F3/3027—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage using a common source driving stage, i.e. inverting stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、パワーアンプに関する。
【０００２】
【従来の技術】
オーディオ用のパワーアンプとして、いわゆるＤ級アンプがある。このＤ級アンプは、スイッチングにより電力増幅を行うものであるが、例えば図６に示すように構成される。
【０００３】
すなわち、デジタルオーディオ信号Ｐinが、入力端子Ｔinを通じてＰＷＭ変調回路１１、１２に供給され、その入力信号Ｐinは１対のＰＷＭ信号ＰA、ＰBに変換される。
【０００４】
この場合、ＰＷＭ信号ＰA、ＰBのパルス幅は、入力信号Ｐinの示すレベル（信号ＰinをＤ／Ａ変換した信号の瞬時レベル。以下同様）に対応して変化するものであるが、図８に示すように、一方のＰＷＭ信号ＰAのパルス幅は、入力信号Ｐinの示すレベルに対応した大きさとされ、他方のＰＷＭ信号ＰBのパルス幅は、入力信号Ｐinの示すレベルの２の補数に対応した大きさとされる。また、ＰＷＭ信号ＰA、ＰBは、その立ち上がり時点が、ＰＷＭ信号ＰA、ＰBの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点が入力信号Ｐinの示すレベルに対応して変化するものとされる。
【０００５】
さらに、ＰＷＭ信号ＰA、ＰBのキャリア周波数ｆc（＝１／Ｔc）は、入力デジタルオーディオ信号Ｐinのサンプリング周波数ｆsの例えば16倍とされ、ｆs＝48ｋHzとすれば、
ｆc＝16ｆs＝16×48ｋHz＝768ｋHz
とされる。
【０００６】
そして、一方のＰＷＭ信号ＰAがドライブ回路１３に供給されて図７Ａに示すように、信号ＰAと同レベルおよびレベル反転した１対のドライブ電圧＋ＰA、−ＰAが形成され、これらドライブ電圧＋ＰA、−ＰAが、１対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ11、Ｑ12）のゲートにそれぞれ供給される。
【０００７】
この場合、ＦＥＴ（Ｑ11、Ｑ12）はプッシュプル回路１５を構成するものであり、ＦＥＴ（Ｑ11）のドレインが電源端子ＴPWRに接続され、そのソースがＦＥＴ（Ｑ12）のドレインに接続され、このＦＥＴ（Ｑ12）のソースが接地に接続される。また、電源端子ＴPWRには、安定した直流電圧＋ＶDDが電源電圧として供給される。なお、電圧＋ＶDDは、例えば20Ｖ〜50Ｖである。
【０００８】
そして、ＦＥＴ（Ｑ11）のソースおよびＦＥＴ（Ｑ12）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１７を通じてスピーカ１９の一端に接続される。
【０００９】
また、他方のＰＷＭ信号ＰBに対しても、ＰＷＭ信号ＰAに対してと同様に構成される。すなわち、ＰＷＭ信号ＰBがドライブ回路１４に供給されて図７Ｂに示すように、信号ＰBと同レベルおよびレベル反転した１対のドライブ電圧＋ＰB、−ＰBが形成され、これらドライブ電圧＋ＰB、−ＰBが、プッシュプル回路１６を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ13、Ｑ14）のゲートにそれぞれ供給される。
【００１０】
そして、ＦＥＴ（Ｑ13）のソースおよびＦＥＴ（Ｑ14）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１８を通じてスピーカ１９の他端に接続される。
【００１１】
したがって、＋ＰA＝“Ｈ”のときには、−ＰA＝“Ｌ”であり、ＦＥＴ（Ｑ11）がオンになるとともに、ＦＥＴ（Ｑ12）がオフになるので、ＦＥＴ（Ｑ11、Ｑ12）の接続点の電圧ＶAは、図７Ｃに示すように、電圧＋ＶDDとなる。また、逆に、＋ＰA＝“Ｌ”のときには、−ＰA＝“Ｈ”であり、ＦＥＴ（Ｑ11）がオフになるとともに、ＦＥＴ（Ｑ12）がオンになるので、ＶA＝０となる。
【００１２】
同様に、＋ＰB＝“Ｈ”のときには、−ＰB＝“Ｌ”であり、ＦＥＴ（Ｑ13）がオンになるとともに、ＦＥＴ（Ｑ14）がオフになるので、ＦＥＴ（Ｑ13、Ｑ14）の接続点の電圧ＶBは、図７Ｄに示すように、電圧＋ＶDDとなる。また、逆に、＋ＰB＝“Ｌ”のときには、−ＰB＝“Ｈ”であり、ＦＥＴ（Ｑ13）がオフになるとともに、ＦＥＴ（Ｑ14）がオンになるので、ＶB＝０となる。
【００１３】
そして、ＶA＝＋ＶDD、かつ、ＶB＝０の期間には、図６および図７Ｅに示すように、ＦＥＴ（Ｑ11、Ｑ12）の接続点から、ローパスフィルタ１７→スピーカ１９→ローパスフィルタ１８のラインを通じて、ＦＥＴ（Ｑ13、Ｑ14）の接続点へと、電流ｉが流れる。
【００１４】
また、ＶA＝０、かつ、ＶB＝＋ＶDDの期間には、ＦＥＴ（Ｑ13、Ｑ14）の接続点から、ローパスフィルタ１８→スピーカ１９→ローパスフィルタ１７のラインを通じて、ＦＥＴ（Ｑ11、Ｑ12）の接続点へと、逆向きに電流ｉが流れる。さらに、ＶA＝ＶB＝＋ＶDDの期間、およびＶA＝ＶB＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路１５、１６がＢＴＬ回路を構成していることになる。
【００１５】
そして、電流ｉの流れる期間は、もとのＰＷＭ信号ＰA、ＰBが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ１９を流れるとき、電流ｉはローパスフィルタ１７、１８により積分されるので、結果として、スピーカ１９を流れる電流ｉは、入力信号Ｐinの示すレベルに対応したアナログ電流であって電力増幅された電流となる。つまり、電力増幅された出力がスピーカ１９に供給されることになる。
【００１６】
こうして、図６の回路はパワーアンプとして動作するが、このとき、ＦＥＴ（Ｑ11〜Ｑ14）は、入力されたデジタルオーディオ信号Ｐinに対応して電源電圧＋ＶDDをスイッチングして電力増幅をするので、効率が高く、また、大出力を得ることができる。
【００１７】
ところで、一般にパルス電圧の立ち上がり時間および立ち下がり時間を完全に０にすることはできず、上述のパワーアンプにおいても、例えば図９Ａ、Ｂに示すように、ドライブ電圧＋ＰA、−ＰAの立ち上がりエッジおよび立ち下がりエッジはわずかではあるが傾斜することになる。すると、この立ち上がりエッジおよび立ち下がりエッジの期間に、瞬間的ではあるが、ＦＥＴ（Ｑ11、Ｑ12）が同時にオンになってしまい、ＦＥＴ（Ｑ11、Ｑ12）に貫通電流が流れてしまう。
【００１８】
同様に、ドライブ電圧＋ＰB、−ＰBの立ち上がりエッジおよび立ち下がりエッジの期間に、瞬間的ではあるがＦＥＴ（Ｑ13、Ｑ14）が同時にオンになってしまい、ＦＥＴ（Ｑ13、Ｑ14）に貫通電流が流れてしまう。
【００１９】
このような貫通電流をなくす方法として、例えば図９Ｂ、Ｃに示すように、ドライブ電圧＋ＰAをわずかに遅延させ、ドライブ電圧＋ＰAのエッジと、ドライブ電圧−ＰAのエッジとが、時間的に重ならないようにする方法がある。つまり、そのようにすれば、ＦＥＴ（Ｑ11、Ｑ12）が同時にオンになることがなくなり、したがって、ＦＥＴ（Ｑ11、Ｑ12）に貫通電流の流れることがなくなる。また、ＦＥＴ（Ｑ13、Ｑ14）の貫通電流についても、同様となる。
【００２０】
しかし、この方法の場合には、出力電圧ＶA、ＶBが電圧＋ＶDDとなっている期間が遅延するので、電流ｉの流れる期間が短くなり、結果として、スピーカ１９に供給される信号電流に歪みを生じてしまう。
【００２１】
この発明は、以上の点にかんがみ、出力電流ｉを変化させることなく、貫通電流を低減させようとするものである。
【００２２】
【課題を解決するための手段】
この発明においては、
入力信号を、そのレベルを示す第１のパルス変調信号に変換して出力する第１のパルス変調回路と、
上記入力信号を、そのレベルの２の補数を示す第２のパルス変調信号に変換して出力する第２のパルス変調回路と、
１対のスイッチング素子がプッシュプル接続されて構成された第１および第２のプッシュプル回路と、
上記第１のパルス変調回路の出力と、上記第２のパルス変調回路の出力のレベル反転した信号とをアンド処理して上記第１のプッシュプル回路の上記１対のスイッチング素子をドライブする第１のドライブ電圧を形成する第１のドライブ回路と、
上記第２のパルス変調回路の出力と、上記第１のパルス変調回路の出力のレベル反転した信号とをアンド処理して上記第２のプッシュプル回路の上記１対のスイッチング素子をドライブする第２のドライブ電圧を形成する第２のドライブ回路と
を有し、
上記第１のプッシュプル回路の出力端と、上記第２のプッシュプル回路の出力端との間に、負荷が接続され、
上記第１および第２のドライブ回路は、上記第１のドライブ電圧と、上記第２のドライブ電圧とを、上記第１および第２のパルス変調信号の１サイクル期間ごとに交互に出力する
ようにしたパワーアンプ
とするものである。
したがって、出力電圧の立ち上がりエッジおよび立ち下がりエッジの数が１／２となり、貫通電流の流れる回数が半減する。
【００２３】
【発明の実施の形態】
図１は、この発明によるＤ級パワーアンプの一例を示し、デジタルオーディオ信号Ｐinが、入力端子Ｔinを通じてＰＷＭ変調回路１１、１２に供給され、例えば図２Ａ、Ｂに示すようなＰＷＭ信号＋ＰA、＋ＰBに変換される。
【００２４】
この場合、ＰＷＭ信号＋ＰA、＋ＰBのパルス幅は、入力信号Ｐinの示すレベルに対応して変化するものであるが、図８に示すように、一方のＰＷＭ信号＋ＰAのパルス幅は、入力信号Ｐinの示すレベルに対応した大きさとされ、他方のＰＷＭ信号＋ＰBのパルス幅は、入力信号Ｐinの示すレベルの２の補数に対応した大きさとされる。また、ＰＷＭ信号＋ＰA、＋ＰBは、その立ち上がり時点が、ＰＷＭ信号＋ＰA、＋ＰBの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点はオーディオ信号Ｐinの示すレベルに対応して変化するものとされる。
【００２５】
さらに、ＰＷＭ信号＋ＰA、＋ＰBのキャリア周波数ｆc（＝１／Ｔc）は、デジタルオーディオ信号Ｐinのサンプリング周波数ｆsの例えば16倍とされ、ｆs＝48ｋHzとすれば、
ｆc＝16ｆs＝16×48ｋHz＝768ｋHz
とされる。
【００２６】
そして、そのようなＰＷＭ信号＋ＰAを形成するため、ＰＷＭ変調回路１１は、例えば次のように構成される。すなわち、入力端子Ｔinからのデジタルオーディオ信号Ｐinが、ΔΣ変調回路１１１に供給されて可聴帯域内の量子化ノイズを抑えつつビット数を少なくしたデジタルオーディオ信号、例えば、量子化周波数（＝ｆc）が16ｆsで、量子化ビット数が６ビットのデジタルオーディオ信号に変換される。そして、このデジタルオーディオ信号がＲＯＭ１１２に供給されてその量子化レベルに対応した並列デジタルデータに変換され、この並列デジタルデータがシフトレジスタ１１３に供給されて直列信号、すなわち、ＰＷＭ信号＋ＰAに変換される。
【００２７】
また、ＰＷＭ変調回路１２においては、ΔΣ変調回路１１１から出力されるデジタルオーディオ信号が、ＲＯＭ１２２に供給されてそのレベルの２の補数に対応した並列デジタルデータに変換され、この並列デジタルデータがシフトレジスタ１２３に供給されて直列信号、すなわち、ＰＷＭ信号＋ＰBに変換される。
【００２８】
そして、ＰＷＭ信号＋ＰA、＋ＰBがドライブ回路１３、１４に供給されてドライブ電圧Ｐ1〜Ｐ4が形成される。すなわち、ＰＷＭ信号＋ＰAがアンド回路１３１に供給されるとともに、インバータ１３５に供給されて図２Ａに示すように、レベルの反転したＰＷＭ信号−ＰAとされ、このＰＷＭ信号−ＰAがアンド回路１４１に供給される。また、ＰＷＭ信号＋ＰBがアンド回路１４１に供給されるとともに、インバータ１４５に供給されて図２Ｂに示すように、レベルの反転したＰＷＭ信号−ＰBとされ、このＰＷＭ信号−ＰBがアンド回路１３１に供給される。なお、今の場合、図２Ａ、Ｂの電圧波形は、図７Ａ、Ｂと同じである。
【００２９】
したがって、アンド回路１３１の出力電圧Ｐ1は、図２Ｃに示すように、＋ＰA＝“Ｈ”、かつ、−ＰB＝“Ｈ”のとき、“Ｈ”となり、それ以外のとき、“Ｌ”となる。また、アンド回路１４１の出力電圧Ｐ3は、図２Ｄに示すように、−ＰA＝“Ｈ”、かつ、＋ＰB＝“Ｈ”のとき、“Ｈ”となり、それ以外のとき、“Ｌ”となる。そして、これらの出力電圧Ｐ1、Ｐ3がインバータ１３２、１４２に供給されて図２Ｃ、Ｄに示すように、レベルの反転した出力電圧Ｐ2、Ｐ4が取り出される。
【００３０】
そして、これらの出力電圧Ｐ1、Ｐ2、Ｐ3、Ｐ4がフリップフロップ回路１３３、１３４、１４３、１４４により整形されたのち、出力電圧Ｐ1、Ｐ2が、１対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ11、Ｑ12）のゲートにドライブ電圧としてそれぞれ供給される。
【００３１】
この場合、ＦＥＴ（Ｑ11、Ｑ12）はプッシュプル回路１５を構成するものであり、ＦＥＴ（Ｑ11）のドレインが電源端子ＴPWRに接続され、そのソースがＦＥＴ（Ｑ12）のドレインに接続され、このＦＥＴ（Ｑ12）のソースが接地に接続される。そして、ＦＥＴ（Ｑ11）のソースおよびＦＥＴ（Ｑ12）のドレインが、例えばコイルおよびコンデンサにより構成されたローパスフィルタ１７を通じてスピーカ１９の一端に接続される。なお、電源端子ＴPWRには、安定した直流電圧＋ＶDD、例えば20Ｖ〜50Ｖの直流電圧が電源電圧として供給される。
【００３２】
また、出力電圧Ｐ3、Ｐ4に対しても、出力電圧Ｐ1、Ｐ2に対してと同様に構成される。すなわち、出力電圧Ｐ3、Ｐ4が、プッシュプル回路１６を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ13、Ｑ14）のゲートにドライブ電圧としてそれぞれ供給される。さらに、ＦＥＴ（Ｑ13）のソースおよびＦＥＴ（Ｑ14）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１８を通じてスピーカ１９の他端に接続される。
【００３３】
このような構成によれば、Ｐ1＝“Ｈ”のときには、Ｐ2＝“Ｌ”であり、ＦＥＴ（Ｑ11）がオンになるとともに、ＦＥＴ（Ｑ12）がオフになるので、ＦＥＴ（Ｑ11、Ｑ12）の接続点の電圧ＶAは、図２Ｅに示すように、電圧＋ＶDDとなる。また、逆に、Ｐ1＝“Ｌ”のときには、Ｐ2＝“Ｈ”であり、ＦＥＴ（Ｑ11）がオフになるとともに、ＦＥＴ（Ｑ12）がオンになるので、ＶA＝０となる。
【００３４】
同様に、Ｐ3＝“Ｈ”のときには、Ｐ4＝“Ｌ”であり、ＦＥＴ（Ｑ13）がオンになるとともに、ＦＥＴ（Ｑ14）がオフになるので、ＦＥＴ（Ｑ13、Ｑ14）の接続点の電圧ＶBは、図２Ｆに示すように、電圧＋ＶDDとなる。また、逆に、Ｐ3＝“Ｌ”のときには、Ｐ4＝“Ｈ”であり、ＦＥＴ（Ｑ13）がオフになるとともに、ＦＥＴ（Ｑ14）がオンになるので、ＶB＝０となる。
【００３５】
そして、ＶA＝＋ＶDD、かつ、ＶB＝０の期間には、図１および図２Ｇに示すように、ＦＥＴ（Ｑ11、Ｑ12）の接続点から、ローパスフィルタ１７→スピーカ１９→ローパスフィルタ１８のラインを通じて、ＦＥＴ（Ｑ13、Ｑ14）の接続点へと、電流ｉが流れる。
【００３６】
また、ＶA＝０、かつ、ＶB＝＋ＶDDの期間には、ＦＥＴ（Ｑ13、Ｑ14）の接続点から、ローパスフィルタ１８→スピーカ１９→ローパスフィルタ１７のラインを通じて、ＦＥＴ（Ｑ11、Ｑ12）の接続点へと、逆向きに電流ｉが流れる。さらに、ＶA＝ＶB＝＋ＶDDの期間、およびＶA＝ＶB＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路１５、１６がＢＴＬ回路を構成していることになる。
【００３７】
そして、電流ｉの流れる期間は、もとのＰＷＭ信号ＰA、ＰBが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ１９を流れるとき、電流ｉはローパスフィルタ１７、１８により積分されるので、結果として、スピーカ１９を流れる電流ｉは、オーディオ信号Ｐinの示すレベルに対応したアナログ電流であって電力増幅された電流となる。したがって、図１に示す回路は、Ｄ級パワーアンプとして動作していることになり、電力増幅された出力がスピーカ１９に供給されることになる。
【００３８】
なお、今の場合、図２Ａ、Ｂに示す電圧波形が図７Ａ、Ｂの電圧波形と等しいが、図２Ｇに示す電流波形は図７Ｅに示す電流波形に等しくなっている。つまり、図１に示すパワーアンプによれば、図６に示すパワーアンプと等しい出力を得ることができる。
【００３９】
こうして、図１に示すパワーアンプは、スイッチングにより電力増幅を行うが、図２にも示すように、ＰＷＭ信号＋ＰA、＋ＰBの周期が期間Ｔcのとき、ドライブ電圧Ｐ1〜Ｐ4の周期は、期間２Ｔcとなっている。つまり、ドライブ電圧Ｐ1〜Ｐ4の立ち上がりエッジおよび立ち下がりエッジの数は、図６に示すパワーアンプにおける出力電圧ＶA、ＶB（図７Ｃ、Ｄ参照）の立ち上がりエッジおよび立ち下がりエッジの数の１／２となっている。したがって、ＦＥＴ（Ｑ11、Ｑ12）、（Ｑ13、Ｑ14）に流れる貫通電流を半減することができ、無駄な電力消費を低減することができる。
【００４０】
また、無駄な電力消費が低減するので、ＦＥＴ（Ｑ11〜Ｑ14）の発熱を抑えることができ、ヒートシンクなどの冷却部品を削減できるとともに、パワーアンプのスペースファクタを改善することができる。
【００４１】
さらに、出力電圧ＶA、ＶBが変化するとき、その立ち上がりエッジおよび立ち下がりエッジにより輻射を生じ、この輻射が受信機にノイズとして飛び込んで、放送の受信に妨害を与える。しかし、図２に示す出力電圧ＶA、ＶBの立ち上がりエッジおよび立ち下がりエッジの数は、図６に示すパワーアンプにおける出力電圧ＶA、ＶBの立ち上がりエッジおよび立ち下がりエッジの数の１／２となっているので、出力電圧ＶA、ＶBの変化により生じる輻射を低減することができる。
【００４２】
また、出力電圧ＶA、ＶBの周波数は、図６に示すパワーアンプにおける出力電圧ＶA、ＶBの周波数の１／２になるので、カーオーディオなどのように、パワーアンプが受信機と一体化されていたり、受信機に近接して配置されていても、輻射が放送の受信に与える妨害を低減することができる。そして、このように輻射が放送の受信に与える妨害を低減することができるので、輻射に対して受信機をシールドするための部材を削減することができ、コストを低減できる。また、受信機をパワーアンプにより近接させることができるので、省スペースとすることもできる。
【００４３】
上述においては、パワーアンプの出力段がＢＴＬ回路とされている場合であるが、シングル回路とすることもできる。図３は、そのようなパワーアンプの一形態を示す。
【００４４】
すなわち、図３に示すパワーアンプにおいては、ＰＷＭ変調回路１１、１２から図４Ａに示すようにＰＷＭ信号＋ＰA、＋ＰBが取り出され、ＰＷＭ信号＋ＰAがドライブ回路１３に供給され、ＰＷＭ信号＋ＰBがインバータ１４５に供給されて図４Ｂに示すように、レベルの反転したＰＷＭ信号−ＰBとされ、このＰＷＭ信号−ＰBがドライブ回路１３に供給される。
【００４５】
そして、ドライブ回路１３からドライブ電圧Ｐ1、Ｐ2が取り出され、これらドライブ電圧Ｐ1、Ｐ2がプッシュプル回路１５に供給される。この場合、図４Ｃに示すように、ドライブ電圧Ｐ1は、ＰＷＭ信号＋ＰAと、ＰＷＭ信号−ＰBとを、１サイクル期間Ｔcごとに交互に取り出した信号であり、ドライブ電圧Ｐ2はドライブ電圧Ｐ1のレベルを反転した信号である。
【００４６】
また、図３に示すパワーアンプにおいては、プッシュプル回路１５が正負の電源を使用する場合であり、ＦＥＴ（Ｑ11）のドレインが正の電源端子ＴPWR+に接続され、ＦＥＴ（Ｑ12）のソースが負の電源端子ＴPWR-に接続される。そして、電源端子ＴPWR+、ＴPWR-には、正負一対の直流電圧＋ＶDD、−ＶDDが電源電圧として供給される。さらに、プッシュプル回路１５の出力端が、ローパスフィルタ１７を通じてスピーカ１９の一端に接続され、その他端は接地される。
【００４７】
したがって、プッシュプル回路１５の出力電圧ＶAは、ドライブ電圧Ｐ1、Ｐ2に対応して図４Ｄに示すような波形となり、図４Ｅに示すように、スピーカ１９には入力信号Ｐinに対応した極性および大きさの電流ｉが流れることになり、電力増幅が行われる。
【００４８】
そして、このパワーアンプにおいても、ドライブ電圧Ｐ1、Ｐ2の立ち上がりエッジおよび立ち下がりエッジの数は、ＰＷＭ信号＋ＰA、＋ＰBの１／２となっているので、ＦＥＴ（Ｑ11、Ｑ12）、（Ｑ13、Ｑ14）に流れる貫通電流を半減することができる。また、出力電圧ＶAの周波数が１／２となっているので、この出力電圧ＶAにより生じる輻射を低減することができる。
【００４９】
図５に示すパワーアンプは、図３に示すパワーアンプと同様、出力段がシングル回路されるとともに、プッシュプル回路１５の電源電圧を直流電圧＋ＶDDだけとした場合である。したがって、この場合には、プッシュプル回路１５の出力端と、ローパスフィルタ１７との間に、コンデンサ２１が接続される。
【００５０】
なお、上述においては、入力信号Ｐinがデジタルオーディオ信号の場合であるが、アナログオーディオ信号であってもよい。また、ＰＷＭ信号＋ＰA、＋ＰB、−ＰA、−ＰBはＰＮＭ信号などとすることもできる。さらに、ＰＷＭ変調回路１１、１２は、アップカウンタ、ダウンカウンタおよび比較回路により構成することもできる。
【００５１】
また、上述においては、パワーアンプがオーディオ用のアンプの場合であるが、モータなどの電力機器をドライブするためのアンプとして使用することもできる。さらに、スピーカ１９に代えて任意の負荷を接続すれば、その負荷に動作電圧を供給することができるとともに、入力信号Ｐinを変更することにより負荷に供給される電圧の大きさを変更することができ、したがって、可変電源回路として使用することもできる。
【００５２】
〔この明細書で使用している略語の一覧〕
ＢＴＬ ：Bridged-Tied Load
Ｄ／Ａ ：Digital to Analog
ＭＯＳ−ＦＥＴ：Metal Oxide Semiconductor type ＦＥＴ
ＦＥＴ ：Field Effect Transistor
ＰＮＭ ：Pulse Number Modulation
ＰＷＭ ：Pulse Width Modulation
【００５３】
【発明の効果】
この発明によれば、出力用のスイッチング素子のドライブ電圧の立ち上がりエッジおよび立ち下がりエッジの数が、そのドライブ電圧を形成するためのＰＷＭ信号の１／２となるので、出力用のスイッチングに流れる貫通電流を半減することができ、無駄な電力消費を低減することができる。また、無駄な電力消費が低減するので、そのスイッチング素子の発熱を抑えることができ、ヒートシンクなどの冷却部品を削減できるとともに、パワーアンプのスペースファクタを改善することができる。
【００５４】
また、出力電圧の立ち上がりエッジおよび立ち下がりエッジの数が、その出力電圧を形成するＰＷＭ信号の立ち上がりエッジおよび立ち下がりエッジの数の１／２となるので、出力電圧の変化により生じる輻射を低減することができる。
【００５５】
したがって、カーオーディオなどのように、パワーアンプが受信機と一体化されていたり、受信機に近接して配置されていても、輻射が放送の受信に与える妨害を低減することができる。また、このことから、輻射に対して受信機をシールドするための部材を削減することができ、コストを低減することができる。さらに、受信機をパワーアンプにより近接させることができるので、省スペースとすることもできる。
【図面の簡単な説明】
【図１】この発明の一形態を示す系統図である。
【図２】図１の回路を説明するための波形図である。
【図３】この発明の他の形態を示す系統図である。
【図４】図３の回路を説明するための波形図である。
【図５】この発明の他の形態を示す系統図である。
【図６】この発明を説明するための系統図である。
【図７】図６の回路を説明するための波形図である。
【図８】図６の回路を説明するための波形図である。
【図９】図６の回路を説明するための波形図である。
【符号の説明】
１１および１２…ＰＷＭ変調回路、１３および１４…ドライブ回路、１５および１６…プッシュプル回路、１７および１８…ローパスフィルタ、１９…スピーカ
【発明の属する技術分野】
この発明は、パワーアンプに関する。
【０００２】
【従来の技術】
オーディオ用のパワーアンプとして、いわゆるＤ級アンプがある。このＤ級アンプは、スイッチングにより電力増幅を行うものであるが、例えば図６に示すように構成される。
【０００３】
すなわち、デジタルオーディオ信号Ｐinが、入力端子Ｔinを通じてＰＷＭ変調回路１１、１２に供給され、その入力信号Ｐinは１対のＰＷＭ信号ＰA、ＰBに変換される。
【０００４】
この場合、ＰＷＭ信号ＰA、ＰBのパルス幅は、入力信号Ｐinの示すレベル（信号ＰinをＤ／Ａ変換した信号の瞬時レベル。以下同様）に対応して変化するものであるが、図８に示すように、一方のＰＷＭ信号ＰAのパルス幅は、入力信号Ｐinの示すレベルに対応した大きさとされ、他方のＰＷＭ信号ＰBのパルス幅は、入力信号Ｐinの示すレベルの２の補数に対応した大きさとされる。また、ＰＷＭ信号ＰA、ＰBは、その立ち上がり時点が、ＰＷＭ信号ＰA、ＰBの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点が入力信号Ｐinの示すレベルに対応して変化するものとされる。
【０００５】
さらに、ＰＷＭ信号ＰA、ＰBのキャリア周波数ｆc（＝１／Ｔc）は、入力デジタルオーディオ信号Ｐinのサンプリング周波数ｆsの例えば16倍とされ、ｆs＝48ｋHzとすれば、
ｆc＝16ｆs＝16×48ｋHz＝768ｋHz
とされる。
【０００６】
そして、一方のＰＷＭ信号ＰAがドライブ回路１３に供給されて図７Ａに示すように、信号ＰAと同レベルおよびレベル反転した１対のドライブ電圧＋ＰA、−ＰAが形成され、これらドライブ電圧＋ＰA、−ＰAが、１対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ11、Ｑ12）のゲートにそれぞれ供給される。
【０００７】
この場合、ＦＥＴ（Ｑ11、Ｑ12）はプッシュプル回路１５を構成するものであり、ＦＥＴ（Ｑ11）のドレインが電源端子ＴPWRに接続され、そのソースがＦＥＴ（Ｑ12）のドレインに接続され、このＦＥＴ（Ｑ12）のソースが接地に接続される。また、電源端子ＴPWRには、安定した直流電圧＋ＶDDが電源電圧として供給される。なお、電圧＋ＶDDは、例えば20Ｖ〜50Ｖである。
【０００８】
そして、ＦＥＴ（Ｑ11）のソースおよびＦＥＴ（Ｑ12）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１７を通じてスピーカ１９の一端に接続される。
【０００９】
また、他方のＰＷＭ信号ＰBに対しても、ＰＷＭ信号ＰAに対してと同様に構成される。すなわち、ＰＷＭ信号ＰBがドライブ回路１４に供給されて図７Ｂに示すように、信号ＰBと同レベルおよびレベル反転した１対のドライブ電圧＋ＰB、−ＰBが形成され、これらドライブ電圧＋ＰB、−ＰBが、プッシュプル回路１６を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ13、Ｑ14）のゲートにそれぞれ供給される。
【００１０】
そして、ＦＥＴ（Ｑ13）のソースおよびＦＥＴ（Ｑ14）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１８を通じてスピーカ１９の他端に接続される。
【００１１】
したがって、＋ＰA＝“Ｈ”のときには、−ＰA＝“Ｌ”であり、ＦＥＴ（Ｑ11）がオンになるとともに、ＦＥＴ（Ｑ12）がオフになるので、ＦＥＴ（Ｑ11、Ｑ12）の接続点の電圧ＶAは、図７Ｃに示すように、電圧＋ＶDDとなる。また、逆に、＋ＰA＝“Ｌ”のときには、−ＰA＝“Ｈ”であり、ＦＥＴ（Ｑ11）がオフになるとともに、ＦＥＴ（Ｑ12）がオンになるので、ＶA＝０となる。
【００１２】
同様に、＋ＰB＝“Ｈ”のときには、−ＰB＝“Ｌ”であり、ＦＥＴ（Ｑ13）がオンになるとともに、ＦＥＴ（Ｑ14）がオフになるので、ＦＥＴ（Ｑ13、Ｑ14）の接続点の電圧ＶBは、図７Ｄに示すように、電圧＋ＶDDとなる。また、逆に、＋ＰB＝“Ｌ”のときには、−ＰB＝“Ｈ”であり、ＦＥＴ（Ｑ13）がオフになるとともに、ＦＥＴ（Ｑ14）がオンになるので、ＶB＝０となる。
【００１３】
そして、ＶA＝＋ＶDD、かつ、ＶB＝０の期間には、図６および図７Ｅに示すように、ＦＥＴ（Ｑ11、Ｑ12）の接続点から、ローパスフィルタ１７→スピーカ１９→ローパスフィルタ１８のラインを通じて、ＦＥＴ（Ｑ13、Ｑ14）の接続点へと、電流ｉが流れる。
【００１４】
また、ＶA＝０、かつ、ＶB＝＋ＶDDの期間には、ＦＥＴ（Ｑ13、Ｑ14）の接続点から、ローパスフィルタ１８→スピーカ１９→ローパスフィルタ１７のラインを通じて、ＦＥＴ（Ｑ11、Ｑ12）の接続点へと、逆向きに電流ｉが流れる。さらに、ＶA＝ＶB＝＋ＶDDの期間、およびＶA＝ＶB＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路１５、１６がＢＴＬ回路を構成していることになる。
【００１５】
そして、電流ｉの流れる期間は、もとのＰＷＭ信号ＰA、ＰBが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ１９を流れるとき、電流ｉはローパスフィルタ１７、１８により積分されるので、結果として、スピーカ１９を流れる電流ｉは、入力信号Ｐinの示すレベルに対応したアナログ電流であって電力増幅された電流となる。つまり、電力増幅された出力がスピーカ１９に供給されることになる。
【００１６】
こうして、図６の回路はパワーアンプとして動作するが、このとき、ＦＥＴ（Ｑ11〜Ｑ14）は、入力されたデジタルオーディオ信号Ｐinに対応して電源電圧＋ＶDDをスイッチングして電力増幅をするので、効率が高く、また、大出力を得ることができる。
【００１７】
ところで、一般にパルス電圧の立ち上がり時間および立ち下がり時間を完全に０にすることはできず、上述のパワーアンプにおいても、例えば図９Ａ、Ｂに示すように、ドライブ電圧＋ＰA、−ＰAの立ち上がりエッジおよび立ち下がりエッジはわずかではあるが傾斜することになる。すると、この立ち上がりエッジおよび立ち下がりエッジの期間に、瞬間的ではあるが、ＦＥＴ（Ｑ11、Ｑ12）が同時にオンになってしまい、ＦＥＴ（Ｑ11、Ｑ12）に貫通電流が流れてしまう。
【００１８】
同様に、ドライブ電圧＋ＰB、−ＰBの立ち上がりエッジおよび立ち下がりエッジの期間に、瞬間的ではあるがＦＥＴ（Ｑ13、Ｑ14）が同時にオンになってしまい、ＦＥＴ（Ｑ13、Ｑ14）に貫通電流が流れてしまう。
【００１９】
このような貫通電流をなくす方法として、例えば図９Ｂ、Ｃに示すように、ドライブ電圧＋ＰAをわずかに遅延させ、ドライブ電圧＋ＰAのエッジと、ドライブ電圧−ＰAのエッジとが、時間的に重ならないようにする方法がある。つまり、そのようにすれば、ＦＥＴ（Ｑ11、Ｑ12）が同時にオンになることがなくなり、したがって、ＦＥＴ（Ｑ11、Ｑ12）に貫通電流の流れることがなくなる。また、ＦＥＴ（Ｑ13、Ｑ14）の貫通電流についても、同様となる。
【００２０】
しかし、この方法の場合には、出力電圧ＶA、ＶBが電圧＋ＶDDとなっている期間が遅延するので、電流ｉの流れる期間が短くなり、結果として、スピーカ１９に供給される信号電流に歪みを生じてしまう。
【００２１】
この発明は、以上の点にかんがみ、出力電流ｉを変化させることなく、貫通電流を低減させようとするものである。
【００２２】
【課題を解決するための手段】
この発明においては、
入力信号を、そのレベルを示す第１のパルス変調信号に変換して出力する第１のパルス変調回路と、
上記入力信号を、そのレベルの２の補数を示す第２のパルス変調信号に変換して出力する第２のパルス変調回路と、
１対のスイッチング素子がプッシュプル接続されて構成された第１および第２のプッシュプル回路と、
上記第１のパルス変調回路の出力と、上記第２のパルス変調回路の出力のレベル反転した信号とをアンド処理して上記第１のプッシュプル回路の上記１対のスイッチング素子をドライブする第１のドライブ電圧を形成する第１のドライブ回路と、
上記第２のパルス変調回路の出力と、上記第１のパルス変調回路の出力のレベル反転した信号とをアンド処理して上記第２のプッシュプル回路の上記１対のスイッチング素子をドライブする第２のドライブ電圧を形成する第２のドライブ回路と
を有し、
上記第１のプッシュプル回路の出力端と、上記第２のプッシュプル回路の出力端との間に、負荷が接続され、
上記第１および第２のドライブ回路は、上記第１のドライブ電圧と、上記第２のドライブ電圧とを、上記第１および第２のパルス変調信号の１サイクル期間ごとに交互に出力する
ようにしたパワーアンプ
とするものである。
したがって、出力電圧の立ち上がりエッジおよび立ち下がりエッジの数が１／２となり、貫通電流の流れる回数が半減する。
【００２３】
【発明の実施の形態】
図１は、この発明によるＤ級パワーアンプの一例を示し、デジタルオーディオ信号Ｐinが、入力端子Ｔinを通じてＰＷＭ変調回路１１、１２に供給され、例えば図２Ａ、Ｂに示すようなＰＷＭ信号＋ＰA、＋ＰBに変換される。
【００２４】
この場合、ＰＷＭ信号＋ＰA、＋ＰBのパルス幅は、入力信号Ｐinの示すレベルに対応して変化するものであるが、図８に示すように、一方のＰＷＭ信号＋ＰAのパルス幅は、入力信号Ｐinの示すレベルに対応した大きさとされ、他方のＰＷＭ信号＋ＰBのパルス幅は、入力信号Ｐinの示すレベルの２の補数に対応した大きさとされる。また、ＰＷＭ信号＋ＰA、＋ＰBは、その立ち上がり時点が、ＰＷＭ信号＋ＰA、＋ＰBの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点はオーディオ信号Ｐinの示すレベルに対応して変化するものとされる。
【００２５】
さらに、ＰＷＭ信号＋ＰA、＋ＰBのキャリア周波数ｆc（＝１／Ｔc）は、デジタルオーディオ信号Ｐinのサンプリング周波数ｆsの例えば16倍とされ、ｆs＝48ｋHzとすれば、
ｆc＝16ｆs＝16×48ｋHz＝768ｋHz
とされる。
【００２６】
そして、そのようなＰＷＭ信号＋ＰAを形成するため、ＰＷＭ変調回路１１は、例えば次のように構成される。すなわち、入力端子Ｔinからのデジタルオーディオ信号Ｐinが、ΔΣ変調回路１１１に供給されて可聴帯域内の量子化ノイズを抑えつつビット数を少なくしたデジタルオーディオ信号、例えば、量子化周波数（＝ｆc）が16ｆsで、量子化ビット数が６ビットのデジタルオーディオ信号に変換される。そして、このデジタルオーディオ信号がＲＯＭ１１２に供給されてその量子化レベルに対応した並列デジタルデータに変換され、この並列デジタルデータがシフトレジスタ１１３に供給されて直列信号、すなわち、ＰＷＭ信号＋ＰAに変換される。
【００２７】
また、ＰＷＭ変調回路１２においては、ΔΣ変調回路１１１から出力されるデジタルオーディオ信号が、ＲＯＭ１２２に供給されてそのレベルの２の補数に対応した並列デジタルデータに変換され、この並列デジタルデータがシフトレジスタ１２３に供給されて直列信号、すなわち、ＰＷＭ信号＋ＰBに変換される。
【００２８】
そして、ＰＷＭ信号＋ＰA、＋ＰBがドライブ回路１３、１４に供給されてドライブ電圧Ｐ1〜Ｐ4が形成される。すなわち、ＰＷＭ信号＋ＰAがアンド回路１３１に供給されるとともに、インバータ１３５に供給されて図２Ａに示すように、レベルの反転したＰＷＭ信号−ＰAとされ、このＰＷＭ信号−ＰAがアンド回路１４１に供給される。また、ＰＷＭ信号＋ＰBがアンド回路１４１に供給されるとともに、インバータ１４５に供給されて図２Ｂに示すように、レベルの反転したＰＷＭ信号−ＰBとされ、このＰＷＭ信号−ＰBがアンド回路１３１に供給される。なお、今の場合、図２Ａ、Ｂの電圧波形は、図７Ａ、Ｂと同じである。
【００２９】
したがって、アンド回路１３１の出力電圧Ｐ1は、図２Ｃに示すように、＋ＰA＝“Ｈ”、かつ、−ＰB＝“Ｈ”のとき、“Ｈ”となり、それ以外のとき、“Ｌ”となる。また、アンド回路１４１の出力電圧Ｐ3は、図２Ｄに示すように、−ＰA＝“Ｈ”、かつ、＋ＰB＝“Ｈ”のとき、“Ｈ”となり、それ以外のとき、“Ｌ”となる。そして、これらの出力電圧Ｐ1、Ｐ3がインバータ１３２、１４２に供給されて図２Ｃ、Ｄに示すように、レベルの反転した出力電圧Ｐ2、Ｐ4が取り出される。
【００３０】
そして、これらの出力電圧Ｐ1、Ｐ2、Ｐ3、Ｐ4がフリップフロップ回路１３３、１３４、１４３、１４４により整形されたのち、出力電圧Ｐ1、Ｐ2が、１対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ11、Ｑ12）のゲートにドライブ電圧としてそれぞれ供給される。
【００３１】
この場合、ＦＥＴ（Ｑ11、Ｑ12）はプッシュプル回路１５を構成するものであり、ＦＥＴ（Ｑ11）のドレインが電源端子ＴPWRに接続され、そのソースがＦＥＴ（Ｑ12）のドレインに接続され、このＦＥＴ（Ｑ12）のソースが接地に接続される。そして、ＦＥＴ（Ｑ11）のソースおよびＦＥＴ（Ｑ12）のドレインが、例えばコイルおよびコンデンサにより構成されたローパスフィルタ１７を通じてスピーカ１９の一端に接続される。なお、電源端子ＴPWRには、安定した直流電圧＋ＶDD、例えば20Ｖ〜50Ｖの直流電圧が電源電圧として供給される。
【００３２】
また、出力電圧Ｐ3、Ｐ4に対しても、出力電圧Ｐ1、Ｐ2に対してと同様に構成される。すなわち、出力電圧Ｐ3、Ｐ4が、プッシュプル回路１６を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ13、Ｑ14）のゲートにドライブ電圧としてそれぞれ供給される。さらに、ＦＥＴ（Ｑ13）のソースおよびＦＥＴ（Ｑ14）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１８を通じてスピーカ１９の他端に接続される。
【００３３】
このような構成によれば、Ｐ1＝“Ｈ”のときには、Ｐ2＝“Ｌ”であり、ＦＥＴ（Ｑ11）がオンになるとともに、ＦＥＴ（Ｑ12）がオフになるので、ＦＥＴ（Ｑ11、Ｑ12）の接続点の電圧ＶAは、図２Ｅに示すように、電圧＋ＶDDとなる。また、逆に、Ｐ1＝“Ｌ”のときには、Ｐ2＝“Ｈ”であり、ＦＥＴ（Ｑ11）がオフになるとともに、ＦＥＴ（Ｑ12）がオンになるので、ＶA＝０となる。
【００３４】
同様に、Ｐ3＝“Ｈ”のときには、Ｐ4＝“Ｌ”であり、ＦＥＴ（Ｑ13）がオンになるとともに、ＦＥＴ（Ｑ14）がオフになるので、ＦＥＴ（Ｑ13、Ｑ14）の接続点の電圧ＶBは、図２Ｆに示すように、電圧＋ＶDDとなる。また、逆に、Ｐ3＝“Ｌ”のときには、Ｐ4＝“Ｈ”であり、ＦＥＴ（Ｑ13）がオフになるとともに、ＦＥＴ（Ｑ14）がオンになるので、ＶB＝０となる。
【００３５】
そして、ＶA＝＋ＶDD、かつ、ＶB＝０の期間には、図１および図２Ｇに示すように、ＦＥＴ（Ｑ11、Ｑ12）の接続点から、ローパスフィルタ１７→スピーカ１９→ローパスフィルタ１８のラインを通じて、ＦＥＴ（Ｑ13、Ｑ14）の接続点へと、電流ｉが流れる。
【００３６】
また、ＶA＝０、かつ、ＶB＝＋ＶDDの期間には、ＦＥＴ（Ｑ13、Ｑ14）の接続点から、ローパスフィルタ１８→スピーカ１９→ローパスフィルタ１７のラインを通じて、ＦＥＴ（Ｑ11、Ｑ12）の接続点へと、逆向きに電流ｉが流れる。さらに、ＶA＝ＶB＝＋ＶDDの期間、およびＶA＝ＶB＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路１５、１６がＢＴＬ回路を構成していることになる。
【００３７】
そして、電流ｉの流れる期間は、もとのＰＷＭ信号ＰA、ＰBが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ１９を流れるとき、電流ｉはローパスフィルタ１７、１８により積分されるので、結果として、スピーカ１９を流れる電流ｉは、オーディオ信号Ｐinの示すレベルに対応したアナログ電流であって電力増幅された電流となる。したがって、図１に示す回路は、Ｄ級パワーアンプとして動作していることになり、電力増幅された出力がスピーカ１９に供給されることになる。
【００３８】
なお、今の場合、図２Ａ、Ｂに示す電圧波形が図７Ａ、Ｂの電圧波形と等しいが、図２Ｇに示す電流波形は図７Ｅに示す電流波形に等しくなっている。つまり、図１に示すパワーアンプによれば、図６に示すパワーアンプと等しい出力を得ることができる。
【００３９】
こうして、図１に示すパワーアンプは、スイッチングにより電力増幅を行うが、図２にも示すように、ＰＷＭ信号＋ＰA、＋ＰBの周期が期間Ｔcのとき、ドライブ電圧Ｐ1〜Ｐ4の周期は、期間２Ｔcとなっている。つまり、ドライブ電圧Ｐ1〜Ｐ4の立ち上がりエッジおよび立ち下がりエッジの数は、図６に示すパワーアンプにおける出力電圧ＶA、ＶB（図７Ｃ、Ｄ参照）の立ち上がりエッジおよび立ち下がりエッジの数の１／２となっている。したがって、ＦＥＴ（Ｑ11、Ｑ12）、（Ｑ13、Ｑ14）に流れる貫通電流を半減することができ、無駄な電力消費を低減することができる。
【００４０】
また、無駄な電力消費が低減するので、ＦＥＴ（Ｑ11〜Ｑ14）の発熱を抑えることができ、ヒートシンクなどの冷却部品を削減できるとともに、パワーアンプのスペースファクタを改善することができる。
【００４１】
さらに、出力電圧ＶA、ＶBが変化するとき、その立ち上がりエッジおよび立ち下がりエッジにより輻射を生じ、この輻射が受信機にノイズとして飛び込んで、放送の受信に妨害を与える。しかし、図２に示す出力電圧ＶA、ＶBの立ち上がりエッジおよび立ち下がりエッジの数は、図６に示すパワーアンプにおける出力電圧ＶA、ＶBの立ち上がりエッジおよび立ち下がりエッジの数の１／２となっているので、出力電圧ＶA、ＶBの変化により生じる輻射を低減することができる。
【００４２】
また、出力電圧ＶA、ＶBの周波数は、図６に示すパワーアンプにおける出力電圧ＶA、ＶBの周波数の１／２になるので、カーオーディオなどのように、パワーアンプが受信機と一体化されていたり、受信機に近接して配置されていても、輻射が放送の受信に与える妨害を低減することができる。そして、このように輻射が放送の受信に与える妨害を低減することができるので、輻射に対して受信機をシールドするための部材を削減することができ、コストを低減できる。また、受信機をパワーアンプにより近接させることができるので、省スペースとすることもできる。
【００４３】
上述においては、パワーアンプの出力段がＢＴＬ回路とされている場合であるが、シングル回路とすることもできる。図３は、そのようなパワーアンプの一形態を示す。
【００４４】
すなわち、図３に示すパワーアンプにおいては、ＰＷＭ変調回路１１、１２から図４Ａに示すようにＰＷＭ信号＋ＰA、＋ＰBが取り出され、ＰＷＭ信号＋ＰAがドライブ回路１３に供給され、ＰＷＭ信号＋ＰBがインバータ１４５に供給されて図４Ｂに示すように、レベルの反転したＰＷＭ信号−ＰBとされ、このＰＷＭ信号−ＰBがドライブ回路１３に供給される。
【００４５】
そして、ドライブ回路１３からドライブ電圧Ｐ1、Ｐ2が取り出され、これらドライブ電圧Ｐ1、Ｐ2がプッシュプル回路１５に供給される。この場合、図４Ｃに示すように、ドライブ電圧Ｐ1は、ＰＷＭ信号＋ＰAと、ＰＷＭ信号−ＰBとを、１サイクル期間Ｔcごとに交互に取り出した信号であり、ドライブ電圧Ｐ2はドライブ電圧Ｐ1のレベルを反転した信号である。
【００４６】
また、図３に示すパワーアンプにおいては、プッシュプル回路１５が正負の電源を使用する場合であり、ＦＥＴ（Ｑ11）のドレインが正の電源端子ＴPWR+に接続され、ＦＥＴ（Ｑ12）のソースが負の電源端子ＴPWR-に接続される。そして、電源端子ＴPWR+、ＴPWR-には、正負一対の直流電圧＋ＶDD、−ＶDDが電源電圧として供給される。さらに、プッシュプル回路１５の出力端が、ローパスフィルタ１７を通じてスピーカ１９の一端に接続され、その他端は接地される。
【００４７】
したがって、プッシュプル回路１５の出力電圧ＶAは、ドライブ電圧Ｐ1、Ｐ2に対応して図４Ｄに示すような波形となり、図４Ｅに示すように、スピーカ１９には入力信号Ｐinに対応した極性および大きさの電流ｉが流れることになり、電力増幅が行われる。
【００４８】
そして、このパワーアンプにおいても、ドライブ電圧Ｐ1、Ｐ2の立ち上がりエッジおよび立ち下がりエッジの数は、ＰＷＭ信号＋ＰA、＋ＰBの１／２となっているので、ＦＥＴ（Ｑ11、Ｑ12）、（Ｑ13、Ｑ14）に流れる貫通電流を半減することができる。また、出力電圧ＶAの周波数が１／２となっているので、この出力電圧ＶAにより生じる輻射を低減することができる。
【００４９】
図５に示すパワーアンプは、図３に示すパワーアンプと同様、出力段がシングル回路されるとともに、プッシュプル回路１５の電源電圧を直流電圧＋ＶDDだけとした場合である。したがって、この場合には、プッシュプル回路１５の出力端と、ローパスフィルタ１７との間に、コンデンサ２１が接続される。
【００５０】
なお、上述においては、入力信号Ｐinがデジタルオーディオ信号の場合であるが、アナログオーディオ信号であってもよい。また、ＰＷＭ信号＋ＰA、＋ＰB、−ＰA、−ＰBはＰＮＭ信号などとすることもできる。さらに、ＰＷＭ変調回路１１、１２は、アップカウンタ、ダウンカウンタおよび比較回路により構成することもできる。
【００５１】
また、上述においては、パワーアンプがオーディオ用のアンプの場合であるが、モータなどの電力機器をドライブするためのアンプとして使用することもできる。さらに、スピーカ１９に代えて任意の負荷を接続すれば、その負荷に動作電圧を供給することができるとともに、入力信号Ｐinを変更することにより負荷に供給される電圧の大きさを変更することができ、したがって、可変電源回路として使用することもできる。
【００５２】
〔この明細書で使用している略語の一覧〕
ＢＴＬ ：Bridged-Tied Load
Ｄ／Ａ ：Digital to Analog
ＭＯＳ−ＦＥＴ：Metal Oxide Semiconductor type ＦＥＴ
ＦＥＴ ：Field Effect Transistor
ＰＮＭ ：Pulse Number Modulation
ＰＷＭ ：Pulse Width Modulation
【００５３】
【発明の効果】
この発明によれば、出力用のスイッチング素子のドライブ電圧の立ち上がりエッジおよび立ち下がりエッジの数が、そのドライブ電圧を形成するためのＰＷＭ信号の１／２となるので、出力用のスイッチングに流れる貫通電流を半減することができ、無駄な電力消費を低減することができる。また、無駄な電力消費が低減するので、そのスイッチング素子の発熱を抑えることができ、ヒートシンクなどの冷却部品を削減できるとともに、パワーアンプのスペースファクタを改善することができる。
【００５４】
また、出力電圧の立ち上がりエッジおよび立ち下がりエッジの数が、その出力電圧を形成するＰＷＭ信号の立ち上がりエッジおよび立ち下がりエッジの数の１／２となるので、出力電圧の変化により生じる輻射を低減することができる。
【００５５】
したがって、カーオーディオなどのように、パワーアンプが受信機と一体化されていたり、受信機に近接して配置されていても、輻射が放送の受信に与える妨害を低減することができる。また、このことから、輻射に対して受信機をシールドするための部材を削減することができ、コストを低減することができる。さらに、受信機をパワーアンプにより近接させることができるので、省スペースとすることもできる。
【図面の簡単な説明】
【図１】この発明の一形態を示す系統図である。
【図２】図１の回路を説明するための波形図である。
【図３】この発明の他の形態を示す系統図である。
【図４】図３の回路を説明するための波形図である。
【図５】この発明の他の形態を示す系統図である。
【図６】この発明を説明するための系統図である。
【図７】図６の回路を説明するための波形図である。
【図８】図６の回路を説明するための波形図である。
【図９】図６の回路を説明するための波形図である。
【符号の説明】
１１および１２…ＰＷＭ変調回路、１３および１４…ドライブ回路、１５および１６…プッシュプル回路、１７および１８…ローパスフィルタ、１９…スピーカ
Claims (3)
- 入力信号を、そのレベルを示す第１のパルス変調信号に変換して出力する第１のパルス変調回路と、
上記入力信号を、そのレベルの２の補数を示す第２のパルス変調信号に変換して出力する第２のパルス変調回路と、
１対のスイッチング素子がプッシュプル接続されて構成された第１および第２のプッシュプル回路と、
上記第１のパルス変調回路の出力と、上記第２のパルス変調回路の出力のレベル反転した信号とをアンド処理して上記第１のプッシュプル回路の上記１対のスイッチング素子をドライブする第１のドライブ電圧を形成する第１のドライブ回路と、
上記第２のパルス変調回路の出力と、上記第１のパルス変調回路の出力のレベル反転した信号とをアンド処理して上記第２のプッシュプル回路の上記１対のスイッチング素子をドライブする第２のドライブ電圧を形成する第２のドライブ回路と
を有し、
上記第１のプッシュプル回路の出力端と、上記第２のプッシュプル回路の出力端との間に、負荷が接続され、
上記第１および第２のドライブ回路は、上記第１のドライブ電圧と、上記第２のドライブ電圧とを、上記第１および第２のパルス変調信号の１サイクル期間ごとに交互に出力する
ようにしたパワーアンプ。 - 入力信号を、そのレベルを示す第１のパルス変調信号に変換して出力する第１のパルス変調回路と、
上記入力信号を、そのレベルの２の補数を示す第２のパルス変調信号に変換して出力する第２のパルス変調回路と、
１対のスイッチング素子がプッシュプル接続されて構成されたプッシュプル回路と、
上記第１および第２のパルス変調回路の出力から、アンド処理により互いにレベルの反転した１対のドライブ電圧を形成して、上記プッシュプル回路の上記１対のスイッチング素子をドライブするドライブ電圧を形成するドライブ回路と
を有し、
上記第１のプッシュプル回路の出力端と、接地との間に負荷が接続され、
上記ドライブ回路は、上記第１のパルス変調回路の出力と、上記第２のパルス変調回路の出力のレベル反転した信号とを、上記パルス変調信号の１サイクル期間ごとに交互に、ドライブ電圧として出力する
ようにしたパワーアンプ。 - 請求項１あるいは請求項２に記載のパワーアンプにおいて、
上記パルス変調信号がＰＷＭ信号である
ようにしたパワーアンプ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352923A JP3894294B2 (ja) | 2001-11-19 | 2001-11-19 | パワーアンプ |
| KR1020020070631A KR100952384B1 (ko) | 2001-11-19 | 2002-11-14 | 파워 앰프 |
| US10/299,580 US6734725B2 (en) | 2001-11-19 | 2002-11-19 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352923A JP3894294B2 (ja) | 2001-11-19 | 2001-11-19 | パワーアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152468A JP2003152468A (ja) | 2003-05-23 |
| JP3894294B2 true JP3894294B2 (ja) | 2007-03-14 |
Family
ID=19165034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001352923A Expired - Fee Related JP3894294B2 (ja) | 2001-11-19 | 2001-11-19 | パワーアンプ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6734725B2 (ja) |
| JP (1) | JP3894294B2 (ja) |
| KR (1) | KR100952384B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940343B2 (en) * | 2002-08-14 | 2005-09-06 | Ami Semiconductor, Inc. | Amplifier |
| US6987953B2 (en) * | 2003-03-31 | 2006-01-17 | Nortel Networks Limited | Digital transmitter and method |
| US7136430B2 (en) | 2003-03-31 | 2006-11-14 | Nortel Networks Limited | Digital receiver and method |
| US7053700B2 (en) * | 2003-06-02 | 2006-05-30 | Nortel Networks Limited | High-efficiency amplifier and method |
| JP2005142983A (ja) * | 2003-11-10 | 2005-06-02 | Sony Corp | 電力増幅回路 |
| US8030994B2 (en) * | 2005-11-18 | 2011-10-04 | Nxp B.V. | Driver for an inductive load |
| WO2007063772A1 (ja) * | 2005-12-01 | 2007-06-07 | Pioneer Corporation | 信号伝送装置、その方法、および、音響装置 |
| US7436256B2 (en) * | 2006-03-17 | 2008-10-14 | D2Audio Corporation | Systems and methods for maintaining minimum pulse width during shutdown |
| WO2008032782A1 (fr) * | 2006-09-14 | 2008-03-20 | Nec Corporation | Unité d'amplification, procédé de commande de sortie et programme de commande |
| EP2274829B1 (en) * | 2008-05-05 | 2012-09-05 | Nxp B.V. | Efficient linear linc power amplifier |
| WO2010061513A1 (ja) * | 2008-11-28 | 2010-06-03 | 三菱電機株式会社 | 相補型パルス幅変調回路、およびデジタルアナログ変換装置 |
| US8310309B2 (en) | 2010-05-03 | 2012-11-13 | Qualcomm, Incorporated | Noise-canceling for differential amplifiers requiring no external matching |
| US20140333378A1 (en) * | 2013-05-08 | 2014-11-13 | Udo Karthaus | Circuit arrangement for generating a radio frequency signal |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3677229D1 (de) * | 1986-12-01 | 1991-02-28 | Itt Ind Gmbh Deutsche | Stromumschalter. |
| SE467331B (sv) * | 1990-10-26 | 1992-06-29 | Andersson & Baevholm Lab | Audio-effektfoerstaerkare med pulsbreddsmodulering samt ett audio-effektsteg |
| JPH05175738A (ja) * | 1991-12-25 | 1993-07-13 | Nec Kansai Ltd | ショック音防止回路 |
| GB9313928D0 (en) * | 1993-07-06 | 1993-08-18 | Fenner Co Ltd J H | Improvements in and relating to electromechanical relays |
| US6587670B1 (en) * | 1998-12-22 | 2003-07-01 | Harris Corporation | Dual mode class D amplifiers |
| JP2001185961A (ja) * | 1999-12-24 | 2001-07-06 | Alpine Electronics Inc | デジタルアンプ |
| JP4387601B2 (ja) * | 2000-02-01 | 2009-12-16 | アルパイン株式会社 | デジタルアンプ |
| US6388398B1 (en) * | 2001-03-20 | 2002-05-14 | Koninklijke Philips Electronics N.V. | Mixed mode control for ballast circuit |
| JP3894305B2 (ja) * | 2001-11-19 | 2007-03-22 | ソニー株式会社 | パワーアンプ |
-
2001
- 2001-11-19 JP JP2001352923A patent/JP3894294B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-14 KR KR1020020070631A patent/KR100952384B1/ko active IP Right Grant
- 2002-11-19 US US10/299,580 patent/US6734725B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030041776A (ko) | 2003-05-27 |
| US6734725B2 (en) | 2004-05-11 |
| JP2003152468A (ja) | 2003-05-23 |
| KR100952384B1 (ko) | 2010-04-14 |
| US20030112064A1 (en) | 2003-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3894294B2 (ja) | パワーアンプ | |
| US6605991B2 (en) | Circuitry for creating a spectral null in a differential output switching amplifier and method therefor | |
| JP3894305B2 (ja) | パワーアンプ | |
| JP2000252767A (ja) | 低ノイズ低ひずみのクラスｄ増幅器 | |
| US6586991B2 (en) | Digital power amplifier | |
| JP2009517895A (ja) | ゼロオフセット性能を備えたオペアンプ回路 | |
| EP1622258A2 (en) | Power amplifier apparatus and dc component removing method | |
| US10965263B2 (en) | Deglitching circuit and method in class-D amplifier | |
| JP3896894B2 (ja) | 電力増幅装置 | |
| US11463078B2 (en) | Modulator circuit, corresponding device and method | |
| JP3894293B2 (ja) | パワーアンプ装置 | |
| JP3868793B2 (ja) | アナログ／デジタル変換回路 | |
| US20230058434A1 (en) | Class-d amplifier with deadtime distortion compensation | |
| JP4343011B2 (ja) | デジタルアンプ | |
| JP4335234B2 (ja) | アナログ／デジタル変換回路 | |
| Salahddine et al. | Class D audio amplifier with trim-able ramp generator design theory and design implementation for portable applications | |
| JPH0832368A (ja) | 電力増幅回路 | |
| JPH07245962A (ja) | スイッチング電源装置 | |
| JP2006254515A5 (ja) | ||
| JPH06204800A (ja) | スイッチト・キャパシタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20060823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061205 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3894294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |