JP2003152468A - パワーアンプ - Google Patents
パワーアンプInfo
- Publication number
- JP2003152468A JP2003152468A JP2001352923A JP2001352923A JP2003152468A JP 2003152468 A JP2003152468 A JP 2003152468A JP 2001352923 A JP2001352923 A JP 2001352923A JP 2001352923 A JP2001352923 A JP 2001352923A JP 2003152468 A JP2003152468 A JP 2003152468A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- push
- pulse
- pull
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3023—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage
- H03F3/3027—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage using a common source driving stage, i.e. inverting stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 Ｄ級パワーアンプにおいて、出力電圧のエッ
ジにより発生する輻射を低減する。 【解決手段】 入力信号の供給される１対のＰＷＭ変調
回路１１、１２と、１対のプッシュプル回路１５、１６
と、ＰＷＭ変調回路１１、１２の出力をドライブ信号と
してプッシュプル回路１５、１６に供給するドライブ回
路１３、１４とを設ける。プッシュプル回路１５の出力
端と、プッシュプル回路１６の出力端との間に、スピー
カ１９を接続する。ドライブ回路１３、１４は、プッシ
ュプル回路１５と、プッシュプル回路１６とをＰＷＭ信
号の１サイクル期間ごとに交互にドライブする。
ジにより発生する輻射を低減する。 【解決手段】 入力信号の供給される１対のＰＷＭ変調
回路１１、１２と、１対のプッシュプル回路１５、１６
と、ＰＷＭ変調回路１１、１２の出力をドライブ信号と
してプッシュプル回路１５、１６に供給するドライブ回
路１３、１４とを設ける。プッシュプル回路１５の出力
端と、プッシュプル回路１６の出力端との間に、スピー
カ１９を接続する。ドライブ回路１３、１４は、プッシ
ュプル回路１５と、プッシュプル回路１６とをＰＷＭ信
号の１サイクル期間ごとに交互にドライブする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、パワーアンプに
関する。
関する。
【０００２】
【従来の技術】オーディオ用のパワーアンプとして、い
わゆるＤ級アンプがある。このＤ級アンプは、スイッチ
ングにより電力増幅を行うものであるが、例えば図６に
示すように構成される。
わゆるＤ級アンプがある。このＤ級アンプは、スイッチ
ングにより電力増幅を行うものであるが、例えば図６に
示すように構成される。
【０００３】すなわち、デジタルオーディオ信号Ｐin
が、入力端子Ｔinを通じてＰＷＭ変調回路１１、１２に
供給され、その入力信号Ｐinは１対のＰＷＭ信号ＰA、
ＰBに変換される。
が、入力端子Ｔinを通じてＰＷＭ変調回路１１、１２に
供給され、その入力信号Ｐinは１対のＰＷＭ信号ＰA、
ＰBに変換される。
【０００４】この場合、ＰＷＭ信号ＰA、ＰBのパルス幅
は、入力信号Ｐinの示すレベル（信号ＰinをＤ／Ａ変換
した信号の瞬時レベル。以下同様）に対応して変化する
ものであるが、図８に示すように、一方のＰＷＭ信号Ｐ
Aのパルス幅は、入力信号Ｐinの示すレベルに対応した
大きさとされ、他方のＰＷＭ信号ＰBのパルス幅は、入
力信号Ｐinの示すレベルの２の補数に対応した大きさと
される。また、ＰＷＭ信号ＰA、ＰBは、その立ち上がり
時点が、ＰＷＭ信号ＰA、ＰBの１サイクル期間Ｔcの開
始時点に固定され、その立ち下がり時点が入力信号Ｐin
の示すレベルに対応して変化するものとされる。
は、入力信号Ｐinの示すレベル（信号ＰinをＤ／Ａ変換
した信号の瞬時レベル。以下同様）に対応して変化する
ものであるが、図８に示すように、一方のＰＷＭ信号Ｐ
Aのパルス幅は、入力信号Ｐinの示すレベルに対応した
大きさとされ、他方のＰＷＭ信号ＰBのパルス幅は、入
力信号Ｐinの示すレベルの２の補数に対応した大きさと
される。また、ＰＷＭ信号ＰA、ＰBは、その立ち上がり
時点が、ＰＷＭ信号ＰA、ＰBの１サイクル期間Ｔcの開
始時点に固定され、その立ち下がり時点が入力信号Ｐin
の示すレベルに対応して変化するものとされる。
【０００５】さらに、ＰＷＭ信号ＰA、ＰBのキャリア周
波数ｆc（＝１／Ｔc）は、入力デジタルオーディオ信号
Ｐinのサンプリング周波数ｆsの例えば16倍とされ、ｆs
＝48ｋHzとすれば、 ｆc＝16ｆs＝16×48ｋHz＝768ｋHz とされる。
波数ｆc（＝１／Ｔc）は、入力デジタルオーディオ信号
Ｐinのサンプリング周波数ｆsの例えば16倍とされ、ｆs
＝48ｋHzとすれば、 ｆc＝16ｆs＝16×48ｋHz＝768ｋHz とされる。
【０００６】そして、一方のＰＷＭ信号ＰAがドライブ
回路１３に供給されて図７Ａに示すように、信号ＰAと
同レベルおよびレベル反転した１対のドライブ電圧＋Ｐ
A、−ＰAが形成され、これらドライブ電圧＋ＰA、−ＰA
が、１対のスイッチング素子、例えばｎチャンネルのＭ
ＯＳ−ＦＥＴ（Ｑ11、Ｑ12）のゲートにそれぞれ供給さ
れる。
回路１３に供給されて図７Ａに示すように、信号ＰAと
同レベルおよびレベル反転した１対のドライブ電圧＋Ｐ
A、−ＰAが形成され、これらドライブ電圧＋ＰA、−ＰA
が、１対のスイッチング素子、例えばｎチャンネルのＭ
ＯＳ−ＦＥＴ（Ｑ11、Ｑ12）のゲートにそれぞれ供給さ
れる。
【０００７】この場合、ＦＥＴ（Ｑ11、Ｑ12）はプッシ
ュプル回路１５を構成するものであり、ＦＥＴ（Ｑ11）
のドレインが電源端子ＴPWRに接続され、そのソースが
ＦＥＴ（Ｑ12）のドレインに接続され、このＦＥＴ（Ｑ
12）のソースが接地に接続される。また、電源端子ＴPW
Rには、安定した直流電圧＋ＶDDが電源電圧として供給
される。なお、電圧＋ＶDDは、例えば20Ｖ〜50Ｖであ
る。
ュプル回路１５を構成するものであり、ＦＥＴ（Ｑ11）
のドレインが電源端子ＴPWRに接続され、そのソースが
ＦＥＴ（Ｑ12）のドレインに接続され、このＦＥＴ（Ｑ
12）のソースが接地に接続される。また、電源端子ＴPW
Rには、安定した直流電圧＋ＶDDが電源電圧として供給
される。なお、電圧＋ＶDDは、例えば20Ｖ〜50Ｖであ
る。
【０００８】そして、ＦＥＴ（Ｑ11）のソースおよびＦ
ＥＴ（Ｑ12）のドレインが、コイルおよびコンデンサを
有するローパスフィルタ１７を通じてスピーカ１９の一
端に接続される。
ＥＴ（Ｑ12）のドレインが、コイルおよびコンデンサを
有するローパスフィルタ１７を通じてスピーカ１９の一
端に接続される。
【０００９】また、他方のＰＷＭ信号ＰBに対しても、
ＰＷＭ信号ＰAに対してと同様に構成される。すなわ
ち、ＰＷＭ信号ＰBがドライブ回路１４に供給されて図
７Ｂに示すように、信号ＰBと同レベルおよびレベル反
転した１対のドライブ電圧＋ＰB、−ＰBが形成され、こ
れらドライブ電圧＋ＰB、−ＰBが、プッシュプル回路１
６を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ
13、Ｑ14）のゲートにそれぞれ供給される。
ＰＷＭ信号ＰAに対してと同様に構成される。すなわ
ち、ＰＷＭ信号ＰBがドライブ回路１４に供給されて図
７Ｂに示すように、信号ＰBと同レベルおよびレベル反
転した１対のドライブ電圧＋ＰB、−ＰBが形成され、こ
れらドライブ電圧＋ＰB、−ＰBが、プッシュプル回路１
６を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ
13、Ｑ14）のゲートにそれぞれ供給される。
【００１０】そして、ＦＥＴ（Ｑ13）のソースおよびＦ
ＥＴ（Ｑ14）のドレインが、コイルおよびコンデンサを
有するローパスフィルタ１８を通じてスピーカ１９の他
端に接続される。
ＥＴ（Ｑ14）のドレインが、コイルおよびコンデンサを
有するローパスフィルタ１８を通じてスピーカ１９の他
端に接続される。
【００１１】したがって、＋ＰA＝“Ｈ”のときには、
−ＰA＝“Ｌ”であり、ＦＥＴ（Ｑ11）がオンになると
ともに、ＦＥＴ（Ｑ12）がオフになるので、ＦＥＴ（Ｑ
11、Ｑ12）の接続点の電圧ＶAは、図７Ｃに示すよう
に、電圧＋ＶDDとなる。また、逆に、＋ＰA＝“Ｌ”の
ときには、−ＰA＝“Ｈ”であり、ＦＥＴ（Ｑ11）がオ
フになるとともに、ＦＥＴ（Ｑ12）がオンになるので、
ＶA＝０となる。
−ＰA＝“Ｌ”であり、ＦＥＴ（Ｑ11）がオンになると
ともに、ＦＥＴ（Ｑ12）がオフになるので、ＦＥＴ（Ｑ
11、Ｑ12）の接続点の電圧ＶAは、図７Ｃに示すよう
に、電圧＋ＶDDとなる。また、逆に、＋ＰA＝“Ｌ”の
ときには、−ＰA＝“Ｈ”であり、ＦＥＴ（Ｑ11）がオ
フになるとともに、ＦＥＴ（Ｑ12）がオンになるので、
ＶA＝０となる。
【００１２】同様に、＋ＰB＝“Ｈ”のときには、−ＰB
＝“Ｌ”であり、ＦＥＴ（Ｑ13）がオンになるととも
に、ＦＥＴ（Ｑ14）がオフになるので、ＦＥＴ（Ｑ13、
Ｑ14）の接続点の電圧ＶBは、図７Ｄに示すように、電
圧＋ＶDDとなる。また、逆に、＋ＰB＝“Ｌ”のときに
は、−ＰB＝“Ｈ”であり、ＦＥＴ（Ｑ13）がオフにな
るとともに、ＦＥＴ（Ｑ14）がオンになるので、ＶB＝
０となる。
＝“Ｌ”であり、ＦＥＴ（Ｑ13）がオンになるととも
に、ＦＥＴ（Ｑ14）がオフになるので、ＦＥＴ（Ｑ13、
Ｑ14）の接続点の電圧ＶBは、図７Ｄに示すように、電
圧＋ＶDDとなる。また、逆に、＋ＰB＝“Ｌ”のときに
は、−ＰB＝“Ｈ”であり、ＦＥＴ（Ｑ13）がオフにな
るとともに、ＦＥＴ（Ｑ14）がオンになるので、ＶB＝
０となる。
【００１３】そして、ＶA＝＋ＶDD、かつ、ＶB＝０の期
間には、図６および図７Ｅに示すように、ＦＥＴ（Ｑ1
1、Ｑ12）の接続点から、ローパスフィルタ１７→スピ
ーカ１９→ローパスフィルタ１８のラインを通じて、Ｆ
ＥＴ（Ｑ13、Ｑ14）の接続点へと、電流ｉが流れる。
間には、図６および図７Ｅに示すように、ＦＥＴ（Ｑ1
1、Ｑ12）の接続点から、ローパスフィルタ１７→スピ
ーカ１９→ローパスフィルタ１８のラインを通じて、Ｆ
ＥＴ（Ｑ13、Ｑ14）の接続点へと、電流ｉが流れる。
【００１４】また、ＶA＝０、かつ、ＶB＝＋ＶDDの期間
には、ＦＥＴ（Ｑ13、Ｑ14）の接続点から、ローパスフ
ィルタ１８→スピーカ１９→ローパスフィルタ１７のラ
インを通じて、ＦＥＴ（Ｑ11、Ｑ12）の接続点へと、逆
向きに電流ｉが流れる。さらに、ＶA＝ＶB＝＋ＶDDの期
間、およびＶA＝ＶB＝０の期間には、電流ｉは流れな
い。つまり、プッシュプル回路１５、１６がＢＴＬ回路
を構成していることになる。
には、ＦＥＴ（Ｑ13、Ｑ14）の接続点から、ローパスフ
ィルタ１８→スピーカ１９→ローパスフィルタ１７のラ
インを通じて、ＦＥＴ（Ｑ11、Ｑ12）の接続点へと、逆
向きに電流ｉが流れる。さらに、ＶA＝ＶB＝＋ＶDDの期
間、およびＶA＝ＶB＝０の期間には、電流ｉは流れな
い。つまり、プッシュプル回路１５、１６がＢＴＬ回路
を構成していることになる。
【００１５】そして、電流ｉの流れる期間は、もとのＰ
ＷＭ信号ＰA、ＰBが立ち上がっている期間に対応して変
化するとともに、電流ｉがスピーカ１９を流れるとき、
電流ｉはローパスフィルタ１７、１８により積分される
ので、結果として、スピーカ１９を流れる電流ｉは、入
力信号Ｐinの示すレベルに対応したアナログ電流であっ
て電力増幅された電流となる。つまり、電力増幅された
出力がスピーカ１９に供給されることになる。
ＷＭ信号ＰA、ＰBが立ち上がっている期間に対応して変
化するとともに、電流ｉがスピーカ１９を流れるとき、
電流ｉはローパスフィルタ１７、１８により積分される
ので、結果として、スピーカ１９を流れる電流ｉは、入
力信号Ｐinの示すレベルに対応したアナログ電流であっ
て電力増幅された電流となる。つまり、電力増幅された
出力がスピーカ１９に供給されることになる。
【００１６】こうして、図６の回路はパワーアンプとし
て動作するが、このとき、ＦＥＴ（Ｑ11〜Ｑ14）は、入
力されたデジタルオーディオ信号Ｐinに対応して電源電
圧＋ＶDDをスイッチングして電力増幅をするので、効率
が高く、また、大出力を得ることができる。
て動作するが、このとき、ＦＥＴ（Ｑ11〜Ｑ14）は、入
力されたデジタルオーディオ信号Ｐinに対応して電源電
圧＋ＶDDをスイッチングして電力増幅をするので、効率
が高く、また、大出力を得ることができる。
【００１７】
【発明が解決しようとする課題】ところで、一般にパル
ス電圧の立ち上がり時間および立ち下がりを完全に０に
することはできず、上述のパワーアンプにおいても、例
えば図９Ａ、Ｂに示すように、ドライブ電圧＋ＰA、−
ＰAの立ち上がりエッジおよび立ち下がりエッジはわず
かではあるが傾斜することになる。すると、この立ち上
がりエッジおよび立ち下がりエッジの期間に、瞬間的で
はあるが、ＦＥＴ（Ｑ11、Ｑ12）が同時にオンになって
しまい、ＦＥＴ（Ｑ11、Ｑ12）に貫通電流が流れてしま
う。
ス電圧の立ち上がり時間および立ち下がりを完全に０に
することはできず、上述のパワーアンプにおいても、例
えば図９Ａ、Ｂに示すように、ドライブ電圧＋ＰA、−
ＰAの立ち上がりエッジおよび立ち下がりエッジはわず
かではあるが傾斜することになる。すると、この立ち上
がりエッジおよび立ち下がりエッジの期間に、瞬間的で
はあるが、ＦＥＴ（Ｑ11、Ｑ12）が同時にオンになって
しまい、ＦＥＴ（Ｑ11、Ｑ12）に貫通電流が流れてしま
う。
【００１８】同様に、ドライブ電圧＋ＰB、−ＰBの立ち
上がりエッジおよび立ち下がりエッジの期間に、瞬間的
ではあるがＦＥＴ（Ｑ13、Ｑ14）が同時にオンになって
しまい、ＦＥＴ（Ｑ13、Ｑ14）に貫通電流が流れてしま
う。
上がりエッジおよび立ち下がりエッジの期間に、瞬間的
ではあるがＦＥＴ（Ｑ13、Ｑ14）が同時にオンになって
しまい、ＦＥＴ（Ｑ13、Ｑ14）に貫通電流が流れてしま
う。
【００１９】このような貫通電流をなくす方法として、
例えば図９Ｂ、Ｃに示すように、ドライブ電圧＋ＰAを
わずかに遅延させ、ドライブ電圧＋ＰAのエッジと、ド
ライブ電圧−ＰAのエッジとが、時間的に重ならないよ
うにする方法がある。つまり、そのようにすれば、ＦＥ
Ｔ（Ｑ11、Ｑ12）が同時にオンになることがなくなり、
したがって、ＦＥＴ（Ｑ11、Ｑ12）に貫通電流の流れる
ことがなくなる。また、ＦＥＴ（Ｑ13、Ｑ14）の貫通電
流についても、同様となる。
例えば図９Ｂ、Ｃに示すように、ドライブ電圧＋ＰAを
わずかに遅延させ、ドライブ電圧＋ＰAのエッジと、ド
ライブ電圧−ＰAのエッジとが、時間的に重ならないよ
うにする方法がある。つまり、そのようにすれば、ＦＥ
Ｔ（Ｑ11、Ｑ12）が同時にオンになることがなくなり、
したがって、ＦＥＴ（Ｑ11、Ｑ12）に貫通電流の流れる
ことがなくなる。また、ＦＥＴ（Ｑ13、Ｑ14）の貫通電
流についても、同様となる。
【００２０】しかし、この方法の場合には、出力電圧Ｖ
A、ＶBが電圧＋ＶDDとなっている期間が遅延するので、
電流ｉの流れる期間が短くなり、結果として、スピーカ
１９に供給される信号電流に歪みを生じてしまう。
A、ＶBが電圧＋ＶDDとなっている期間が遅延するので、
電流ｉの流れる期間が短くなり、結果として、スピーカ
１９に供給される信号電流に歪みを生じてしまう。
【００２１】この発明は、以上の点にかんがみ、出力電
流ｉを変化させることなく、貫通電流を低減させようと
するものである。
流ｉを変化させることなく、貫通電流を低減させようと
するものである。
【００２２】
【課題を解決するための手段】この発明においては、例
えば、入力信号を、そのレベルを示す第１のパルス変調
信号に変換して出力する第１のパルス変調回路と、上記
入力信号を、そのレベルの２の補数を示す第２のパルス
変調信号に変換して出力する第２のパルス変調回路と、
１対のスイッチング素子がプッシュプル接続されて構成
された第１および第２のプッシュプル回路と、上記第１
のパルス変調回路の出力と、上記第２のパルス変調回路
の出力のレベル反転した信号とから、上記第１のプッシ
ュプル回路の上記１対のスイッチング素子をドライブす
る第１のドライブ電圧を形成する第１のドライブ回路
と、上記第２のパルス変調回路の出力と、上記第１のパ
ルス変調回路の出力のレベル反転した信号とから、上記
第２のプッシュプル回路の上記１対のスイッチング素子
をドライブする第２のドライブ電圧を形成する第２のド
ライブ回路とを有し、上記第１のプッシュプル回路の出
力端と、上記第２のプッシュプル回路の出力端との間
に、負荷が接続され、上記第１および第２のドライブ回
路は、上記第１のドライブ電圧と、上記第２のドライブ
電圧とを、上記第１および第２のパルス変調信号の１サ
イクル期間ごとに交互に出力するようにしたパワーアン
プとするものである。したがって、出力電圧の立ち上が
りエッジおよび立ち下がりエッジの数が１／２となり、
貫通電流の流れる回数が半減する。
えば、入力信号を、そのレベルを示す第１のパルス変調
信号に変換して出力する第１のパルス変調回路と、上記
入力信号を、そのレベルの２の補数を示す第２のパルス
変調信号に変換して出力する第２のパルス変調回路と、
１対のスイッチング素子がプッシュプル接続されて構成
された第１および第２のプッシュプル回路と、上記第１
のパルス変調回路の出力と、上記第２のパルス変調回路
の出力のレベル反転した信号とから、上記第１のプッシ
ュプル回路の上記１対のスイッチング素子をドライブす
る第１のドライブ電圧を形成する第１のドライブ回路
と、上記第２のパルス変調回路の出力と、上記第１のパ
ルス変調回路の出力のレベル反転した信号とから、上記
第２のプッシュプル回路の上記１対のスイッチング素子
をドライブする第２のドライブ電圧を形成する第２のド
ライブ回路とを有し、上記第１のプッシュプル回路の出
力端と、上記第２のプッシュプル回路の出力端との間
に、負荷が接続され、上記第１および第２のドライブ回
路は、上記第１のドライブ電圧と、上記第２のドライブ
電圧とを、上記第１および第２のパルス変調信号の１サ
イクル期間ごとに交互に出力するようにしたパワーアン
プとするものである。したがって、出力電圧の立ち上が
りエッジおよび立ち下がりエッジの数が１／２となり、
貫通電流の流れる回数が半減する。
【００２３】
【発明の実施の形態】図１は、この発明によるＤ級パワ
ーアンプの一例を示し、デジタルオーディオ信号Ｐin
が、入力端子Ｔinを通じてＰＷＭ変調回路１１、１２に
供給され、例えば図２Ａ、Ｂに示すようなＰＷＭ信号＋
ＰA、＋ＰBに変換される。
ーアンプの一例を示し、デジタルオーディオ信号Ｐin
が、入力端子Ｔinを通じてＰＷＭ変調回路１１、１２に
供給され、例えば図２Ａ、Ｂに示すようなＰＷＭ信号＋
ＰA、＋ＰBに変換される。
【００２４】この場合、ＰＷＭ信号＋ＰA、＋ＰBのパル
ス幅は、入力信号Ｐinの示すレベルに対応して変化する
ものであるが、図８に示すように、一方のＰＷＭ信号＋
ＰAのパルス幅は、入力信号Ｐinの示すレベルに対応し
た大きさとされ、他方のＰＷＭ信号＋ＰBのパルス幅
は、入力信号Ｐinの示すレベルの２の補数に対応した大
きさとされる。また、ＰＷＭ信号＋ＰA、＋ＰBは、その
立ち上がり時点が、ＰＷＭ信号＋ＰA、＋ＰBの１サイク
ル期間Ｔcの開始時点に固定され、その立ち下がり時点
はオーディオ信号Ｐinの示すレベルに対応して変化する
ものとされる。
ス幅は、入力信号Ｐinの示すレベルに対応して変化する
ものであるが、図８に示すように、一方のＰＷＭ信号＋
ＰAのパルス幅は、入力信号Ｐinの示すレベルに対応し
た大きさとされ、他方のＰＷＭ信号＋ＰBのパルス幅
は、入力信号Ｐinの示すレベルの２の補数に対応した大
きさとされる。また、ＰＷＭ信号＋ＰA、＋ＰBは、その
立ち上がり時点が、ＰＷＭ信号＋ＰA、＋ＰBの１サイク
ル期間Ｔcの開始時点に固定され、その立ち下がり時点
はオーディオ信号Ｐinの示すレベルに対応して変化する
ものとされる。
【００２５】さらに、ＰＷＭ信号＋ＰA、＋ＰBのキャリ
ア周波数ｆc（＝１／Ｔc）は、デジタルオーディオ信号
Ｐinのサンプリング周波数ｆsの例えば16倍とされ、ｆs
＝48ｋHzとすれば、 ｆc＝16ｆs＝16×48ｋHz＝768ｋHz とされる。
ア周波数ｆc（＝１／Ｔc）は、デジタルオーディオ信号
Ｐinのサンプリング周波数ｆsの例えば16倍とされ、ｆs
＝48ｋHzとすれば、 ｆc＝16ｆs＝16×48ｋHz＝768ｋHz とされる。
【００２６】そして、そのようなＰＷＭ信号＋ＰAを形
成するため、ＰＷＭ変調回路１１は、例えば次のように
構成される。すなわち、入力端子Ｔinからのデジタルオ
ーディオ信号Ｐinが、ΔΣ変調回路１１１に供給されて
可聴帯域内の量子化ノイズを抑えつつビット数を少なく
したデジタルオーディオ信号、例えば、量子化周波数
（＝ｆc）が16ｆsで、量子化ビット数が６ビットのデジ
タルオーディオ信号に変換される。そして、このデジタ
ルオーディオ信号がＲＯＭ１１２に供給されてその量子
化レベルに対応した並列デジタルデータに変換され、こ
の並列デジタルデータがシフトレジスタ１１３に供給さ
れて直列信号、すなわち、ＰＷＭ信号＋ＰAに変換され
る。
成するため、ＰＷＭ変調回路１１は、例えば次のように
構成される。すなわち、入力端子Ｔinからのデジタルオ
ーディオ信号Ｐinが、ΔΣ変調回路１１１に供給されて
可聴帯域内の量子化ノイズを抑えつつビット数を少なく
したデジタルオーディオ信号、例えば、量子化周波数
（＝ｆc）が16ｆsで、量子化ビット数が６ビットのデジ
タルオーディオ信号に変換される。そして、このデジタ
ルオーディオ信号がＲＯＭ１１２に供給されてその量子
化レベルに対応した並列デジタルデータに変換され、こ
の並列デジタルデータがシフトレジスタ１１３に供給さ
れて直列信号、すなわち、ＰＷＭ信号＋ＰAに変換され
る。
【００２７】また、ＰＷＭ変調回路１２においては、Δ
Σ変調回路１１１から出力されるデジタルオーディオ信
号が、ＲＯＭ１２２に供給されてそのレベルの２の補数
に対応した並列デジタルデータに変換され、この並列デ
ジタルデータがシフトレジスタ１２３に供給されて直列
信号、すなわち、ＰＷＭ信号＋ＰBに変換される。
Σ変調回路１１１から出力されるデジタルオーディオ信
号が、ＲＯＭ１２２に供給されてそのレベルの２の補数
に対応した並列デジタルデータに変換され、この並列デ
ジタルデータがシフトレジスタ１２３に供給されて直列
信号、すなわち、ＰＷＭ信号＋ＰBに変換される。
【００２８】そして、ＰＷＭ信号＋ＰA、＋ＰBがドライ
ブ回路１３、１４に供給されてドライブ電圧Ｐ1〜Ｐ4が
形成される。すなわち、ＰＷＭ信号＋ＰAがアンド回路
１３１に供給されるとともに、インバータ１３５に供給
されて図２Ａに示すように、レベルの反転したＰＷＭ信
号−ＰAとされ、このＰＷＭ信号−ＰAがアンド回路１４
１に供給される。また、ＰＷＭ信号＋ＰBがアンド回路
１４１に供給されるとともに、インバータ１４５に供給
されて図２Ｂに示すように、レベルの反転したＰＷＭ信
号−ＰBとされ、このＰＷＭ信号−ＰBがアンド回路１３
１に供給される。なお、今の場合、図２Ａ、Ｂの電圧波
形は、図７Ａ、Ｂと同じである。
ブ回路１３、１４に供給されてドライブ電圧Ｐ1〜Ｐ4が
形成される。すなわち、ＰＷＭ信号＋ＰAがアンド回路
１３１に供給されるとともに、インバータ１３５に供給
されて図２Ａに示すように、レベルの反転したＰＷＭ信
号−ＰAとされ、このＰＷＭ信号−ＰAがアンド回路１４
１に供給される。また、ＰＷＭ信号＋ＰBがアンド回路
１４１に供給されるとともに、インバータ１４５に供給
されて図２Ｂに示すように、レベルの反転したＰＷＭ信
号−ＰBとされ、このＰＷＭ信号−ＰBがアンド回路１３
１に供給される。なお、今の場合、図２Ａ、Ｂの電圧波
形は、図７Ａ、Ｂと同じである。
【００２９】したがって、アンド回路１３１の出力電圧
Ｐ1は、図２Ｃに示すように、＋ＰA＝“Ｈ”、かつ、−
ＰB＝“Ｈ”のとき、“Ｈ”となり、それ以外のとき、
“Ｌ”となる。また、アンド回路１４１の出力電圧Ｐ3
は、図２Ｄに示すように、−ＰA＝“Ｈ”、かつ、＋ＰB
＝“Ｈ”のとき、“Ｈ”となり、それ以外のとき、
“Ｌ”となる。そして、これらの出力電圧Ｐ1、Ｐ3がイ
ンバータ１３２、１４２に供給されて図２Ｃ、Ｄに示す
ように、レベルの反転した出力電圧Ｐ2、Ｐ4が取り出さ
れる。
Ｐ1は、図２Ｃに示すように、＋ＰA＝“Ｈ”、かつ、−
ＰB＝“Ｈ”のとき、“Ｈ”となり、それ以外のとき、
“Ｌ”となる。また、アンド回路１４１の出力電圧Ｐ3
は、図２Ｄに示すように、−ＰA＝“Ｈ”、かつ、＋ＰB
＝“Ｈ”のとき、“Ｈ”となり、それ以外のとき、
“Ｌ”となる。そして、これらの出力電圧Ｐ1、Ｐ3がイ
ンバータ１３２、１４２に供給されて図２Ｃ、Ｄに示す
ように、レベルの反転した出力電圧Ｐ2、Ｐ4が取り出さ
れる。
【００３０】そして、これらの出力電圧Ｐ1、Ｐ2、Ｐ
3、Ｐ4がフリップフロップ回路１３３、１３４、１４
３、１４４により整形されたのち、出力電圧Ｐ1、Ｐ2
が、１対のスイッチング素子、例えばｎチャンネルのＭ
ＯＳ−ＦＥＴ（Ｑ11、Ｑ12）のゲートにドライブ電圧と
してそれぞれ供給される。
3、Ｐ4がフリップフロップ回路１３３、１３４、１４
３、１４４により整形されたのち、出力電圧Ｐ1、Ｐ2
が、１対のスイッチング素子、例えばｎチャンネルのＭ
ＯＳ−ＦＥＴ（Ｑ11、Ｑ12）のゲートにドライブ電圧と
してそれぞれ供給される。
【００３１】この場合、ＦＥＴ（Ｑ11、Ｑ12）はプッシ
ュプル回路１５を構成するものであり、ＦＥＴ（Ｑ11）
のドレインが電源端子ＴPWRに接続され、そのソースが
ＦＥＴ（Ｑ12）のドレインに接続され、このＦＥＴ（Ｑ
12）のソースが接地に接続される。そして、ＦＥＴ（Ｑ
11）のソースおよびＦＥＴ（Ｑ12）のドレインが、例え
ばコイルおよびコンデンサにより構成されたローパスフ
ィルタ１７を通じてスピーカ１９の一端に接続される。
なお、電源端子ＴPWRには、安定した直流電圧＋ＶDD、
例えば20Ｖ〜50Ｖの直流電圧が電源電圧として供給され
る。
ュプル回路１５を構成するものであり、ＦＥＴ（Ｑ11）
のドレインが電源端子ＴPWRに接続され、そのソースが
ＦＥＴ（Ｑ12）のドレインに接続され、このＦＥＴ（Ｑ
12）のソースが接地に接続される。そして、ＦＥＴ（Ｑ
11）のソースおよびＦＥＴ（Ｑ12）のドレインが、例え
ばコイルおよびコンデンサにより構成されたローパスフ
ィルタ１７を通じてスピーカ１９の一端に接続される。
なお、電源端子ＴPWRには、安定した直流電圧＋ＶDD、
例えば20Ｖ〜50Ｖの直流電圧が電源電圧として供給され
る。
【００３２】また、出力電圧Ｐ3、Ｐ4に対しても、出力
電圧Ｐ1、Ｐ2に対してと同様に構成される。すなわち、
出力電圧Ｐ3、Ｐ4が、プッシュプル回路１６を構成する
１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ13、Ｑ14）の
ゲートにドライブ電圧としてそれぞれ供給される。さら
に、ＦＥＴ（Ｑ13）のソースおよびＦＥＴ（Ｑ14）のド
レインが、コイルおよびコンデンサを有するローパスフ
ィルタ１８を通じてスピーカ１９の他端に接続される。
電圧Ｐ1、Ｐ2に対してと同様に構成される。すなわち、
出力電圧Ｐ3、Ｐ4が、プッシュプル回路１６を構成する
１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ13、Ｑ14）の
ゲートにドライブ電圧としてそれぞれ供給される。さら
に、ＦＥＴ（Ｑ13）のソースおよびＦＥＴ（Ｑ14）のド
レインが、コイルおよびコンデンサを有するローパスフ
ィルタ１８を通じてスピーカ１９の他端に接続される。
【００３３】このような構成によれば、Ｐ1＝“Ｈ”の
ときには、Ｐ2＝“Ｌ”であり、ＦＥＴ（Ｑ11）がオン
になるとともに、ＦＥＴ（Ｑ12）がオフになるので、Ｆ
ＥＴ（Ｑ11、Ｑ12）の接続点の電圧ＶAは、図２Ｅに示
すように、電圧＋ＶDDとなる。また、逆に、Ｐ1＝
“Ｌ”のときには、Ｐ2＝“Ｈ”であり、ＦＥＴ（Ｑ1
1）がオフになるとともに、ＦＥＴ（Ｑ12）がオンにな
るので、ＶA＝０となる。
ときには、Ｐ2＝“Ｌ”であり、ＦＥＴ（Ｑ11）がオン
になるとともに、ＦＥＴ（Ｑ12）がオフになるので、Ｆ
ＥＴ（Ｑ11、Ｑ12）の接続点の電圧ＶAは、図２Ｅに示
すように、電圧＋ＶDDとなる。また、逆に、Ｐ1＝
“Ｌ”のときには、Ｐ2＝“Ｈ”であり、ＦＥＴ（Ｑ1
1）がオフになるとともに、ＦＥＴ（Ｑ12）がオンにな
るので、ＶA＝０となる。
【００３４】同様に、Ｐ3＝“Ｈ”のときには、Ｐ4＝
“Ｌ”であり、ＦＥＴ（Ｑ13）がオンになるとともに、
ＦＥＴ（Ｑ14）がオフになるので、ＦＥＴ（Ｑ13、Ｑ1
4）の接続点の電圧ＶBは、図２Ｆに示すように、電圧＋
ＶDDとなる。また、逆に、Ｐ3＝“Ｌ”のときには、Ｐ4
＝“Ｈ”であり、ＦＥＴ（Ｑ13）がオフになるととも
に、ＦＥＴ（Ｑ14）がオンになるので、ＶB＝０とな
る。
“Ｌ”であり、ＦＥＴ（Ｑ13）がオンになるとともに、
ＦＥＴ（Ｑ14）がオフになるので、ＦＥＴ（Ｑ13、Ｑ1
4）の接続点の電圧ＶBは、図２Ｆに示すように、電圧＋
ＶDDとなる。また、逆に、Ｐ3＝“Ｌ”のときには、Ｐ4
＝“Ｈ”であり、ＦＥＴ（Ｑ13）がオフになるととも
に、ＦＥＴ（Ｑ14）がオンになるので、ＶB＝０とな
る。
【００３５】そして、ＶA＝＋ＶDD、かつ、ＶB＝０の期
間には、図１および図２Ｇに示すように、ＦＥＴ（Ｑ1
1、Ｑ12）の接続点から、ローパスフィルタ１７→スピ
ーカ１９→ローパスフィルタ１８のラインを通じて、Ｆ
ＥＴ（Ｑ13、Ｑ14）の接続点へと、電流ｉが流れる。
間には、図１および図２Ｇに示すように、ＦＥＴ（Ｑ1
1、Ｑ12）の接続点から、ローパスフィルタ１７→スピ
ーカ１９→ローパスフィルタ１８のラインを通じて、Ｆ
ＥＴ（Ｑ13、Ｑ14）の接続点へと、電流ｉが流れる。
【００３６】また、ＶA＝０、かつ、ＶB＝＋ＶDDの期間
には、ＦＥＴ（Ｑ13、Ｑ14）の接続点から、ローパスフ
ィルタ１８→スピーカ１９→ローパスフィルタ１７のラ
インを通じて、ＦＥＴ（Ｑ11、Ｑ12）の接続点へと、逆
向きに電流ｉが流れる。さらに、ＶA＝ＶB＝＋ＶDDの期
間、およびＶA＝ＶB＝０の期間には、電流ｉは流れな
い。つまり、プッシュプル回路１５、１６がＢＴＬ回路
を構成していることになる。
には、ＦＥＴ（Ｑ13、Ｑ14）の接続点から、ローパスフ
ィルタ１８→スピーカ１９→ローパスフィルタ１７のラ
インを通じて、ＦＥＴ（Ｑ11、Ｑ12）の接続点へと、逆
向きに電流ｉが流れる。さらに、ＶA＝ＶB＝＋ＶDDの期
間、およびＶA＝ＶB＝０の期間には、電流ｉは流れな
い。つまり、プッシュプル回路１５、１６がＢＴＬ回路
を構成していることになる。
【００３７】そして、電流ｉの流れる期間は、もとのＰ
ＷＭ信号ＰA、ＰBが立ち上がっている期間に対応して変
化するとともに、電流ｉがスピーカ１９を流れるとき、
電流ｉはローパスフィルタ１７、１８により積分される
ので、結果として、スピーカ１９を流れる電流ｉは、オ
ーディオ信号Ｐinの示すレベルに対応したアナログ電流
であって電力増幅された電流となる。したがって、図１
に示す回路は、Ｄ級パワーアンプとして動作しているこ
とになり、電力増幅された出力がスピーカ１９に供給さ
れることになる。
ＷＭ信号ＰA、ＰBが立ち上がっている期間に対応して変
化するとともに、電流ｉがスピーカ１９を流れるとき、
電流ｉはローパスフィルタ１７、１８により積分される
ので、結果として、スピーカ１９を流れる電流ｉは、オ
ーディオ信号Ｐinの示すレベルに対応したアナログ電流
であって電力増幅された電流となる。したがって、図１
に示す回路は、Ｄ級パワーアンプとして動作しているこ
とになり、電力増幅された出力がスピーカ１９に供給さ
れることになる。
【００３８】なお、今の場合、図２Ａ、Ｂに示す電圧波
形が図７Ａ、Ｂの電圧波形と等しいが、図２Ｇに示す電
流波形は図７Ｅに示す電流波形に等しくなっている。つ
まり、図１に示すパワーアンプによれば、図６に示すパ
ワーアンプと等しい出力を得ることができる。
形が図７Ａ、Ｂの電圧波形と等しいが、図２Ｇに示す電
流波形は図７Ｅに示す電流波形に等しくなっている。つ
まり、図１に示すパワーアンプによれば、図６に示すパ
ワーアンプと等しい出力を得ることができる。
【００３９】こうして、図１に示すパワーアンプは、ス
イッチングにより電力増幅を行うが、図２にも示すよう
に、ＰＷＭ信号＋ＰA、＋ＰBの周期が期間Ｔcのとき、
ドライブ電圧Ｐ1〜Ｐ4の周期は、期間２Ｔcとなってい
る。つまり、ドライブ電圧Ｐ1〜Ｐ4の立ち上がりエッジ
および立ち下がりエッジの数は、図６に示すパワーアン
プにおける出力電圧ＶA、ＶB（図７Ｃ、Ｄ参照）の立ち
上がりエッジおよび立ち下がりエッジの数の１／２とな
っている。したがって、ＦＥＴ（Ｑ11、Ｑ12）、（Ｑ1
3、Ｑ14）に流れる貫通電流を半減することができ、無
駄な電力消費を低減することができる。
イッチングにより電力増幅を行うが、図２にも示すよう
に、ＰＷＭ信号＋ＰA、＋ＰBの周期が期間Ｔcのとき、
ドライブ電圧Ｐ1〜Ｐ4の周期は、期間２Ｔcとなってい
る。つまり、ドライブ電圧Ｐ1〜Ｐ4の立ち上がりエッジ
および立ち下がりエッジの数は、図６に示すパワーアン
プにおける出力電圧ＶA、ＶB（図７Ｃ、Ｄ参照）の立ち
上がりエッジおよび立ち下がりエッジの数の１／２とな
っている。したがって、ＦＥＴ（Ｑ11、Ｑ12）、（Ｑ1
3、Ｑ14）に流れる貫通電流を半減することができ、無
駄な電力消費を低減することができる。
【００４０】また、無駄な電力消費が低減するので、Ｆ
ＥＴ（Ｑ11〜Ｑ14）の発熱を抑えることができ、ヒート
シンクなどの冷却部品を削減できるとともに、パワーア
ンプのスペースファクタを改善することができる。
ＥＴ（Ｑ11〜Ｑ14）の発熱を抑えることができ、ヒート
シンクなどの冷却部品を削減できるとともに、パワーア
ンプのスペースファクタを改善することができる。
【００４１】さらに、出力電圧ＶA、ＶBが変化すると
き、その立ち上がりエッジおよび立ち下がりエッジによ
り輻射を生じ、この輻射が受信機にノイズとして飛び込
んで、放送の受信に妨害を与える。しかし、図２に示す
出力電圧ＶA、ＶBの立ち上がりエッジおよび立ち下がり
エッジの数は、図６に示すパワーアンプにおける出力電
圧ＶA、ＶBの立ち上がりエッジおよび立ち下がりエッジ
の数の１／２となっているので、出力電圧ＶA、ＶBの変
化により生じる輻射を低減することができる。
き、その立ち上がりエッジおよび立ち下がりエッジによ
り輻射を生じ、この輻射が受信機にノイズとして飛び込
んで、放送の受信に妨害を与える。しかし、図２に示す
出力電圧ＶA、ＶBの立ち上がりエッジおよび立ち下がり
エッジの数は、図６に示すパワーアンプにおける出力電
圧ＶA、ＶBの立ち上がりエッジおよび立ち下がりエッジ
の数の１／２となっているので、出力電圧ＶA、ＶBの変
化により生じる輻射を低減することができる。
【００４２】また、出力電圧ＶA、ＶBの周波数は、図６
に示すパワーアンプにおける出力電圧ＶA、ＶBの周波数
の１／２になるので、カーオーディオなどのように、パ
ワーアンプが受信機と一体化されていたり、受信機に近
接して配置されていても、輻射が放送の受信に与える妨
害を低減することができる。そして、このように輻射が
放送の受信に与える妨害を低減することができるので、
輻射に対して受信機をシールドするための部材を削減す
ることができ、コストを低減できる。また、受信機をパ
ワーアンプにより近接させることができるので、省スペ
ースとすることもできる。
に示すパワーアンプにおける出力電圧ＶA、ＶBの周波数
の１／２になるので、カーオーディオなどのように、パ
ワーアンプが受信機と一体化されていたり、受信機に近
接して配置されていても、輻射が放送の受信に与える妨
害を低減することができる。そして、このように輻射が
放送の受信に与える妨害を低減することができるので、
輻射に対して受信機をシールドするための部材を削減す
ることができ、コストを低減できる。また、受信機をパ
ワーアンプにより近接させることができるので、省スペ
ースとすることもできる。
【００４３】上述においては、パワーアンプの出力段が
ＢＴＬ回路とされている場合であるが、シングル回路と
することもできる。図３は、そのようなパワーアンプの
一形態を示す。
ＢＴＬ回路とされている場合であるが、シングル回路と
することもできる。図３は、そのようなパワーアンプの
一形態を示す。
【００４４】すなわち、図３に示すパワーアンプにおい
ては、ＰＷＭ変調回路１１、１２から図４Ａに示すよう
にＰＷＭ信号＋ＰA、＋ＰBが取り出され、ＰＷＭ信号＋
ＰAがドライブ回路１３に供給され、ＰＷＭ信号＋ＰBが
インバータ１４５に供給されて図４Ｂに示すように、レ
ベルの反転したＰＷＭ信号−ＰBとされ、このＰＷＭ信
号−ＰBがドライブ回路１３に供給される。
ては、ＰＷＭ変調回路１１、１２から図４Ａに示すよう
にＰＷＭ信号＋ＰA、＋ＰBが取り出され、ＰＷＭ信号＋
ＰAがドライブ回路１３に供給され、ＰＷＭ信号＋ＰBが
インバータ１４５に供給されて図４Ｂに示すように、レ
ベルの反転したＰＷＭ信号−ＰBとされ、このＰＷＭ信
号−ＰBがドライブ回路１３に供給される。
【００４５】そして、ドライブ回路１３からドライブ電
圧Ｐ1、Ｐ2が取り出され、これらドライブ電圧Ｐ1、Ｐ2
がプッシュプル回路１５に供給される。この場合、図４
Ｃに示すように、ドライブ電圧Ｐ1は、ＰＷＭ信号＋ＰA
と、ＰＷＭ信号−ＰBとを、１サイクル期間Ｔcごとに交
互に取り出した信号であり、ドライブ電圧Ｐ2はドライ
ブ電圧Ｐ1のレベルを反転した信号である。
圧Ｐ1、Ｐ2が取り出され、これらドライブ電圧Ｐ1、Ｐ2
がプッシュプル回路１５に供給される。この場合、図４
Ｃに示すように、ドライブ電圧Ｐ1は、ＰＷＭ信号＋ＰA
と、ＰＷＭ信号−ＰBとを、１サイクル期間Ｔcごとに交
互に取り出した信号であり、ドライブ電圧Ｐ2はドライ
ブ電圧Ｐ1のレベルを反転した信号である。
【００４６】また、図３に示すパワーアンプにおいて
は、プッシュプル回路１５が正負の電源を使用する場合
であり、ＦＥＴ（Ｑ11）のドレインが正の電源端子ＴPW
R+に接続され、ＦＥＴ（Ｑ12）のソースが負の電源端子
ＴPWR-に接続される。そして、電源端子ＴPWR+、ＴPWR-
には、正負一対の直流電圧＋ＶDD、−ＶDDが電源電圧と
して供給される。さらに、プッシュプル回路１５の出力
端が、ローパスフィルタ１７を通じてスピーカ１９の一
端に接続され、その他端は接地される。
は、プッシュプル回路１５が正負の電源を使用する場合
であり、ＦＥＴ（Ｑ11）のドレインが正の電源端子ＴPW
R+に接続され、ＦＥＴ（Ｑ12）のソースが負の電源端子
ＴPWR-に接続される。そして、電源端子ＴPWR+、ＴPWR-
には、正負一対の直流電圧＋ＶDD、−ＶDDが電源電圧と
して供給される。さらに、プッシュプル回路１５の出力
端が、ローパスフィルタ１７を通じてスピーカ１９の一
端に接続され、その他端は接地される。
【００４７】したがって、プッシュプル回路１５の出力
電圧ＶAは、ドライブ電圧Ｐ1、Ｐ2に対応して図４Ｄに
示すような波形となり、図４Ｅに示すように、スピーカ
１９には入力信号Ｐinに対応した極性および大きさの電
流ｉが流れることになり、電力増幅が行われる。
電圧ＶAは、ドライブ電圧Ｐ1、Ｐ2に対応して図４Ｄに
示すような波形となり、図４Ｅに示すように、スピーカ
１９には入力信号Ｐinに対応した極性および大きさの電
流ｉが流れることになり、電力増幅が行われる。
【００４８】そして、このパワーアンプにおいても、ド
ライブ電圧Ｐ1、Ｐ2の立ち上がりエッジおよび立ち下が
りエッジの数は、ＰＷＭ信号＋ＰA、＋ＰBの１／２とな
っているので、ＦＥＴ（Ｑ11、Ｑ12）、（Ｑ13、Ｑ14）
に流れる貫通電流を半減することができる。また、出力
電圧ＶAの周波数が１／２となっているので、この出力
電圧ＶAにより生じる輻射を低減することができる。
ライブ電圧Ｐ1、Ｐ2の立ち上がりエッジおよび立ち下が
りエッジの数は、ＰＷＭ信号＋ＰA、＋ＰBの１／２とな
っているので、ＦＥＴ（Ｑ11、Ｑ12）、（Ｑ13、Ｑ14）
に流れる貫通電流を半減することができる。また、出力
電圧ＶAの周波数が１／２となっているので、この出力
電圧ＶAにより生じる輻射を低減することができる。
【００４９】図５に示すパワーアンプは、図３に示すパ
ワーアンプと同様、出力段がシングル回路されるととも
に、プッシュプル回路１５の電源電圧を直流電圧＋ＶDD
だけとした場合である。したがって、この場合には、プ
ッシュプル回路１５の出力端と、ローパスフィルタ１７
との間に、コンデンサ２１が接続される。
ワーアンプと同様、出力段がシングル回路されるととも
に、プッシュプル回路１５の電源電圧を直流電圧＋ＶDD
だけとした場合である。したがって、この場合には、プ
ッシュプル回路１５の出力端と、ローパスフィルタ１７
との間に、コンデンサ２１が接続される。
【００５０】なお、上述においては、入力信号Ｐinがデ
ジタルオーディオ信号の場合であるが、アナログオーデ
ィオ信号であってもよい。また、ＰＷＭ信号＋ＰA、＋
ＰB、−ＰA、−ＰBはＰＮＭ信号などとすることもでき
る。さらに、ＰＷＭ変調回路１１、１２は、アップカウ
ンタ、ダウンカウンタおよび比較回路により構成するこ
ともできる。
ジタルオーディオ信号の場合であるが、アナログオーデ
ィオ信号であってもよい。また、ＰＷＭ信号＋ＰA、＋
ＰB、−ＰA、−ＰBはＰＮＭ信号などとすることもでき
る。さらに、ＰＷＭ変調回路１１、１２は、アップカウ
ンタ、ダウンカウンタおよび比較回路により構成するこ
ともできる。
【００５１】また、上述においては、パワーアンプがオ
ーディオ用のアンプの場合であるが、モータなどの電力
機器をドライブするためのアンプとして使用することも
できる。さらに、スピーカ１９に代えて任意の負荷を接
続すれば、その負荷に動作電圧を供給することができる
とともに、入力信号Ｐinを変更することにより負荷に供
給される電圧の大きさを変更することができ、したがっ
て、可変電源回路として使用することもできる。
ーディオ用のアンプの場合であるが、モータなどの電力
機器をドライブするためのアンプとして使用することも
できる。さらに、スピーカ１９に代えて任意の負荷を接
続すれば、その負荷に動作電圧を供給することができる
とともに、入力信号Ｐinを変更することにより負荷に供
給される電圧の大きさを変更することができ、したがっ
て、可変電源回路として使用することもできる。
【００５２】
〔この明細書で使用している略語の一覧〕
ＢＴＬ ：Bridged-Tied Load
Ｄ／Ａ ：Digital to Analog
ＭＯＳ−ＦＥＴ：Metal Oxide Semiconductor type ＦＥＴ
ＦＥＴ ：Field Effect Transistor
ＰＮＭ ：Pulse Number Modulation
ＰＷＭ ：Pulse Width Modulation
【００５３】
【発明の効果】この発明によれば、出力用のスイッチン
グ素子のドライブ電圧の立ち上がりエッジおよび立ち下
がりエッジの数が、そのドライブ電圧を形成するための
ＰＷＭ信号の１／２となるので、出力用のスイッチング
に流れる貫通電流を半減することができ、無駄な電力消
費を低減することができる。また、無駄な電力消費が低
減するので、そのスイッチング素子の発熱を抑えること
ができ、ヒートシンクなどの冷却部品を削減できるとと
もに、パワーアンプのスペースファクタを改善すること
ができる。
グ素子のドライブ電圧の立ち上がりエッジおよび立ち下
がりエッジの数が、そのドライブ電圧を形成するための
ＰＷＭ信号の１／２となるので、出力用のスイッチング
に流れる貫通電流を半減することができ、無駄な電力消
費を低減することができる。また、無駄な電力消費が低
減するので、そのスイッチング素子の発熱を抑えること
ができ、ヒートシンクなどの冷却部品を削減できるとと
もに、パワーアンプのスペースファクタを改善すること
ができる。
【００５４】また、出力電圧の立ち上がりエッジおよび
立ち下がりエッジの数が、その出力電圧を形成するＰＷ
Ｍ信号の立ち上がりエッジおよび立ち下がりエッジの数
の１／２となるので、出力電圧の変化により生じる輻射
を低減することができる。
立ち下がりエッジの数が、その出力電圧を形成するＰＷ
Ｍ信号の立ち上がりエッジおよび立ち下がりエッジの数
の１／２となるので、出力電圧の変化により生じる輻射
を低減することができる。
【００５５】したがって、カーオーディオなどのよう
に、パワーアンプが受信機と一体化されていたり、受信
機に近接して配置されていても、輻射が放送の受信に与
える妨害を低減することができる。また、このことか
ら、輻射に対して受信機をシールドするための部材を削
減することができ、コストを低減することができる。さ
らに、受信機をパワーアンプにより近接させることがで
きるので、省スペースとすることもできる。
に、パワーアンプが受信機と一体化されていたり、受信
機に近接して配置されていても、輻射が放送の受信に与
える妨害を低減することができる。また、このことか
ら、輻射に対して受信機をシールドするための部材を削
減することができ、コストを低減することができる。さ
らに、受信機をパワーアンプにより近接させることがで
きるので、省スペースとすることもできる。
【図１】この発明の一形態を示す系統図である。
【図２】図１の回路を説明するための波形図である。
【図３】この発明の他の形態を示す系統図である。
【図４】図３の回路を説明するための波形図である。
【図５】この発明の他の形態を示す系統図である。
【図６】この発明を説明するための系統図である。
【図７】図６の回路を説明するための波形図である。
【図８】図６の回路を説明するための波形図である。
【図９】図６の回路を説明するための波形図である。
１１および１２…ＰＷＭ変調回路、１３および１４…ド
ライブ回路、１５および１６…プッシュプル回路、１７
および１８…ローパスフィルタ、１９…スピーカ
ライブ回路、１５および１６…プッシュプル回路、１７
および１８…ローパスフィルタ、１９…スピーカ
フロントページの続き
Ｆターム(参考） 5J091 AA02 AA17 AA41 CA23 CA36
CA41 FA18 HA09 HA29 HA33
HA39 KA04 KA33 KA36 KA42
KA53 KA62 SA05 TA01 UW01
UW10
5J092 AA02 AA17 AA41 CA23 CA36
CA41 FA18 HA09 HA29 HA33
HA39 KA04 KA33 KA36 KA42
KA53 KA62 SA05 TA01
5J500 AA02 AA17 AA41 AC23 AC36
AC41 AF18 AH09 AH29 AH33
AH39 AK04 AK33 AK36 AK42
AK53 AK62 AS05 AT01 WU01
WU10
Claims (3)
- 【請求項１】入力信号を、そのレベルを示す第１のパル
ス変調信号に変換して出力する第１のパルス変調回路
と、 上記入力信号を、そのレベルの２の補数を示す第２のパ
ルス変調信号に変換して出力する第２のパルス変調回路
と、 １対のスイッチング素子がプッシュプル接続されて構成
された第１および第２のプッシュプル回路と、 上記第１のパルス変調回路の出力と、上記第２のパルス
変調回路の出力のレベル反転した信号とから、上記第１
のプッシュプル回路の上記１対のスイッチング素子をド
ライブする第１のドライブ電圧を形成する第１のドライ
ブ回路と、 上記第２のパルス変調回路の出力と、上記第１のパルス
変調回路の出力のレベル反転した信号とから、上記第２
のプッシュプル回路の上記１対のスイッチング素子をド
ライブする第２のドライブ電圧を形成する第２のドライ
ブ回路とを有し、 上記第１のプッシュプル回路の出力端と、上記第２のプ
ッシュプル回路の出力端との間に、負荷が接続され、 上記第１および第２のドライブ回路は、上記第１のドラ
イブ電圧と、上記第２のドライブ電圧とを、上記第１お
よび第２のパルス変調信号の１サイクル期間ごとに交互
に出力するようにしたパワーアンプ。 - 【請求項２】入力信号を、そのレベルを示す第１のパル
ス変調信号に変換して出力する第１のパルス変調回路
と、 上記入力信号を、そのレベルの２の補数を示す第２のパ
ルス変調信号に変換して出力する第２のパルス変調回路
と、 １対のスイッチング素子がプッシュプル接続されて構成
されたプッシュプル回路と、 上記第１および第２のパルス変調回路の出力から、互い
にレベルの反転した１対のドライブ電圧を形成して、上
記プッシュプル回路の上記１対のスイッチング素子をド
ライブするドライブ電圧を形成するドライブ回路とを有
し、 上記第１のプッシュプル回路の出力端と、接地との間に
負荷が接続され、 上記ドライブ回路は、上記第１のパルス変調回路の出力
と、上記第２のパルス変調回路の出力のレベル反転した
信号とを、上記パルス変調信号の１サイクル期間ごとに
交互に、ドライブ電圧として出力するようにしたパワー
アンプ。 - 【請求項３】請求項１あるいは請求項２に記載のパワー
アンプにおいて、 上記パルス変調信号がＰＷＭ信号であるようにしたパワ
ーアンプ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352923A JP3894294B2 (ja) | 2001-11-19 | 2001-11-19 | パワーアンプ |
| KR1020020070631A KR100952384B1 (ko) | 2001-11-19 | 2002-11-14 | 파워 앰프 |
| US10/299,580 US6734725B2 (en) | 2001-11-19 | 2002-11-19 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352923A JP3894294B2 (ja) | 2001-11-19 | 2001-11-19 | パワーアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152468A true JP2003152468A (ja) | 2003-05-23 |
| JP3894294B2 JP3894294B2 (ja) | 2007-03-14 |
Family
ID=19165034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001352923A Expired - Fee Related JP3894294B2 (ja) | 2001-11-19 | 2001-11-19 | パワーアンプ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6734725B2 (ja) |
| JP (1) | JP3894294B2 (ja) |
| KR (1) | KR100952384B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007063772A1 (ja) * | 2005-12-01 | 2007-06-07 | Pioneer Corporation | 信号伝送装置、その方法、および、音響装置 |
| JP2013526235A (ja) * | 2010-05-03 | 2013-06-20 | クゥアルコム・インコーポレイテッド | 外部マッチングを必要としない差動増幅器のためのノイズキャンセリング |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940343B2 (en) * | 2002-08-14 | 2005-09-06 | Ami Semiconductor, Inc. | Amplifier |
| US6987953B2 (en) * | 2003-03-31 | 2006-01-17 | Nortel Networks Limited | Digital transmitter and method |
| US7136430B2 (en) | 2003-03-31 | 2006-11-14 | Nortel Networks Limited | Digital receiver and method |
| US7053700B2 (en) * | 2003-06-02 | 2006-05-30 | Nortel Networks Limited | High-efficiency amplifier and method |
| JP2005142983A (ja) * | 2003-11-10 | 2005-06-02 | Sony Corp | 電力増幅回路 |
| US8030994B2 (en) * | 2005-11-18 | 2011-10-04 | Nxp B.V. | Driver for an inductive load |
| US7436256B2 (en) * | 2006-03-17 | 2008-10-14 | D2Audio Corporation | Systems and methods for maintaining minimum pulse width during shutdown |
| EP2063531A4 (en) * | 2006-09-14 | 2015-07-22 | Nec Corp | REINFORCEMENT UNIT, EXIT CONTROL PROCEDURE AND CONTROL PROGRAM |
| US8269555B2 (en) * | 2008-05-05 | 2012-09-18 | Nxp B.V. | Efficient linear LINC power amplifier |
| CN102150368A (zh) * | 2008-11-28 | 2011-08-10 | 三菱电机株式会社 | 互补型脉冲宽度调制电路、及数模转换装置 |
| US20140333378A1 (en) * | 2013-05-08 | 2014-11-13 | Udo Karthaus | Circuit arrangement for generating a radio frequency signal |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3677229D1 (de) * | 1986-12-01 | 1991-02-28 | Itt Ind Gmbh Deutsche | Stromumschalter. |
| SE467331B (sv) * | 1990-10-26 | 1992-06-29 | Andersson & Baevholm Lab | Audio-effektfoerstaerkare med pulsbreddsmodulering samt ett audio-effektsteg |
| JPH05175738A (ja) * | 1991-12-25 | 1993-07-13 | Nec Kansai Ltd | ショック音防止回路 |
| GB9313928D0 (en) * | 1993-07-06 | 1993-08-18 | Fenner Co Ltd J H | Improvements in and relating to electromechanical relays |
| US6587670B1 (en) * | 1998-12-22 | 2003-07-01 | Harris Corporation | Dual mode class D amplifiers |
| JP2001185961A (ja) * | 1999-12-24 | 2001-07-06 | Alpine Electronics Inc | デジタルアンプ |
| JP4387601B2 (ja) * | 2000-02-01 | 2009-12-16 | アルパイン株式会社 | デジタルアンプ |
| US6388398B1 (en) * | 2001-03-20 | 2002-05-14 | Koninklijke Philips Electronics N.V. | Mixed mode control for ballast circuit |
| JP3894305B2 (ja) * | 2001-11-19 | 2007-03-22 | ソニー株式会社 | パワーアンプ |
-
2001
- 2001-11-19 JP JP2001352923A patent/JP3894294B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-14 KR KR1020020070631A patent/KR100952384B1/ko active IP Right Grant
- 2002-11-19 US US10/299,580 patent/US6734725B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007063772A1 (ja) * | 2005-12-01 | 2007-06-07 | Pioneer Corporation | 信号伝送装置、その方法、および、音響装置 |
| JP2013526235A (ja) * | 2010-05-03 | 2013-06-20 | クゥアルコム・インコーポレイテッド | 外部マッチングを必要としない差動増幅器のためのノイズキャンセリング |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3894294B2 (ja) | 2007-03-14 |
| KR20030041776A (ko) | 2003-05-27 |
| US20030112064A1 (en) | 2003-06-19 |
| KR100952384B1 (ko) | 2010-04-14 |
| US6734725B2 (en) | 2004-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7944297B2 (en) | Class D amplifier | |
| US6605991B2 (en) | Circuitry for creating a spectral null in a differential output switching amplifier and method therefor | |
| US6788137B2 (en) | Switching amplifier and signal amplifying method | |
| JP2003218647A (ja) | パワーアンプ | |
| JP2003152468A (ja) | パワーアンプ | |
| EP1698050A2 (en) | Gate control circuit with soft start/stop function | |
| US6586991B2 (en) | Digital power amplifier | |
| KR20050019761A (ko) | 파워앰프장치 | |
| US6489840B2 (en) | Power amplification equipment | |
| US7315209B2 (en) | Power amplifier apparatus and DC component removing method | |
| JP3896894B2 (ja) | 電力増幅装置 | |
| US11463078B2 (en) | Modulator circuit, corresponding device and method | |
| JP3894293B2 (ja) | パワーアンプ装置 | |
| US20060284677A1 (en) | Switching amplifier and control method thereof | |
| JPH07254824A (ja) | 増幅器 | |
| WO2023022848A1 (en) | Class-d amplifier with deadtime distortion compensation | |
| JPH0832368A (ja) | 電力増幅回路 | |
| JPH07245962A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20060823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061205 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3894294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |