JP2013526235A

JP2013526235A - 外部マッチングを必要としない差動増幅器のためのノイズキャンセリング

Info

Publication number: JP2013526235A
Application number: JP2013509194A
Authority: JP
Inventors: ベヘラ、マナス; ムサリ、ハリッシュ・エス．; バーネット、ケネス・チャールズ
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2010-05-03
Filing date: 2011-05-03
Publication date: 2013-06-20
Anticipated expiration: 2031-05-03
Also published as: WO2011140145A2; US20110267144A1; KR20130018907A; KR20140052052A; EP2567458A2; CN102948072A; US8310309B2; KR101489565B1; CN102948072B; WO2011140145A3; EP2567458B1; JP5461742B2; KR101515766B1

Abstract

差動低ノイズ増幅器（ＬＮＡ）は抵抗性フィードバック増幅器の第１の段および相補的増幅器の第２の段を含み、ここで、前記第１の段の出力は第２の段の入力に交差結合の形で結合される。トランス等の誘導負荷は前記第２の段の前記相補的増幅器の信号をコンバインする。一例では、前記ＬＮＡは７５オーム未満の低入力インピーダンス、２ｄＢ未満の雑音指数および２０ｄＢを越える利得を有する。低入力インピーダンスのおかげで、前記ＬＮＡは、同様の低インピーダンスを有するソースから受信される信号を、前記ソースの前記出力と前記ＬＮＡの前記入力との間のインピーダンスネットワークの使用がなくても、増幅するために用いることができる。
【選択図】図１０

Description

開示された実施形態は、差動増幅器に関し、より詳細にはマッチングネットワークに介在することなく低インピーダンス源に結合できる高性能差動増幅器に関する。

受信機内の第１の段（stage）は、しばしば、低ノイズ増幅器または“ＬＮＡ”と呼ばれる増幅器である。図１（従来技術）は、このようなＬＮＡを採用したデバイスの簡略ブロック図である。デバイスは、移動体通信デバイス（例えば、携帯電話端末機）であり、そして、アンテナ１、アナログ無線周波数（ＲＦ）トランシーバ集積回路２、デジタルベースバンドプロセッサ集積回路３、デュプレクサ４、パワー増幅器５、および、いくつかのマッチングネットワーク６−９を含んでいる。デジタルベースバンドプロセッサ回路３におけるプロセッサ１０は、シリアルバス１３を介して、ＲＦトランシーバ集積回路２の受信チェーン１１および送信チェーン１２に制御通信を送ることによって、ＲＦトランシーバ２を制御する。受信チェーン１１の第１の段は、ＬＮＡ１４である。

図２（従来技術）は、図１の回路のアンテナ１とＬＮＡ１４との間の部分のより詳細な図である。この例では、ＬＮＡは、差動ＬＮＡである。ＬＮＡ１４は端子１５および１６を介して差動信号を受信する。破線１７は集積回路２の境界を表している。ＬＮＡ１４は、差動直交ミキサ回路１８に差動信号を出力する。受信機は、ローカルオシレータ１９によって出力されるローカル信号ＬＯ１の周波数を設定することによって調整される。端子１５および１６への信号入力パスは、アンテナ１、マッチングネットワーク６、デュプレクサ４、バンドパスフィルタ（ＢＰＦ）、バラン２１、およびマッチングネットワーク７を含んでいる。マッチングネットワーク７の追加コンポーネントを提供することは、一般的には、全体的なデバイスの製造コストにコストを追加する。そのようなマッチングネットワークを提供する必要がないのが望ましいであろうが、それは残念なことにしばしば必要となる。低ノイズ（雑音指数＜２ｄＢ）、高利得（＞２０ｄＢ）、および、５０オームの入力インピーダンスを有するＬＮＡを実現することは困難である。図２の従来のＬＮＡ１４に向けての動作周波数での入力インピーダンスは、実質的に５０オームよりも高く、百オーム以上である可能性がある。アンテナ１のインピーダンスは、他方で、約５０オームである。

図３−６（従来技術）はいくつかの従来のタイプのＬＮＡのダイアグラムである。図示および説明を容易にするためにシングルエンドの例のトポロジーが提示されているが、トポロジーは差動回路に拡張可能である。

図３（従来技術）は、抵抗性フィードバック増幅器ベース入力段およびソースフォロワベース出力段を有するＬＮＡのダイアグラムである。トランジスタＭ_1aおよびＭ_1bおよび抵抗器Ｒは、入力段を形成している。ＩＮは入力ノードを示している。ＯＵＴは出力ノードを示している。このＬＮＡ回路の追加の情報については、F. Bruccoleri et al, "Wide-Band CMOS Low-Noise Amplifier Exploiting Thermal Noise Canceling," IEEE Journal of Solid-State Circuits, vol. 39, No. 2, pages 275-282, February 2004を見られたい。このＬＮＡ回路は、抵抗器Ｒのノイズを含む入力段のノイズおよび歪みの成分は実質的にキャンセルされるという利点がある。ノードＸおよびＹ上のノイズは、しかしながら、同相である。このノイズの電圧モードノイズキャンセルを達成するために、ソースフォロワ出力段が採用されている。トランジスタＭ₃ のソースは、出力ノードＯＵＴに結合されている。ＬＮＡの出力インピーダンスは低く、そして、利得は制限されている。

図４（従来技術）は、抵抗性フィードバック入力段およびソースフォロワ出力段を含む別の従来のシングルエンドのＬＮＡのダイアグラムである。回路コンポーネント２２，２３および２４は、抵抗性入力段を形成している。回路コンポーネント２５，２６および２７は、ソースフォロワ出力段を形成している。この場合、図３の回路の場合のように、フィードバック抵抗器２３のノイズは実質的にキャンセルされる。ソースフォロワ出力段は、やや制限された利得を提供する。

図５（従来技術）は、共通ゲート入力段および二つの共通ソース出力段を有するＬＮＡのダイアグラムである。トランジスタＭ₁および抵抗Ｒ₁は、入力段を形成している。トランジスタＭ₃およびＭ₅および抵抗器_Lは、第１の出力段を形成している。トランジスタＭ₄およびＭ₅および抵抗器Ｒ_Lは、第２の出力段を形成している。この回路は、比較的高い利得の利点を有し、そして、入力段のトランジスタＭ₁のノイズおよび歪みの成分は実質的にキャンセルされるという利点を有する。欠点は、しかしながら、抵抗器Ｒ₁からのノイズがキャンセルされないということである。さらに、抵抗器Ｒ₁の抵抗は利用可能な電圧ヘッドルームによって制限される。共通ゲート入力増幅器の入力において電流源の必要性はあるが、この電流源のノイズはキャンセルされない。さらに、図５の回路のシングルエンドの実装は、入力における電流源に起因して困難である。このＬＮＡ回路の追加の情報については、C. Liao et al., "A Broadband Noise-Canceling CMOS LNA for 3.1-10.6-GHz UWB Receivers," IEEE Journal of Solid-State Circuits, vol. 42, No. 2, pages 329-339, February 2007を見られたい。

図６（従来技術）は、さらに別の従来のＬＮＡのダイアグラムである。このＬＮＡは、図５のＬＮＡの場合のように、共通ゲート入力段を含んでいる。入力段は、回路コンポーネント２８，２９および３０を含んでいる。負荷抵抗器３０のノイズはキャンセルされない。図６のＬＮＡは、しかしながら、相補的出力段を含み、そして、高利得の利点を有する。用語相補的は、出力段がＰチャネルトランジスタ３１のほかにＮチャネルトランジスタ３２を含むことを示すために使用されている。

図３−６の従来のＬＮＡは上記のように利点および欠点を有しており、これらのＬＮＡはいずれも２ｄＢ未満の低ノイズファクタ、２０デシベルを超える高利得、および約５０オームと低い入力インピーダンスを持っていない。その結果、様々な既知のＬＮＡ回路に関連する利点および欠点を考慮したうえで、設計上の決定は、一般的に、所望のＬＮＡの性能を達成するために、図１および図２のマッチングネットワーク７のような、望ましくなく、そして、高価なマッチングネットワークを採用するようになっている。

差動低ノイズ増幅器（ＬＮＡ）は、抵抗性フィードバック増幅器（複数）の第１の段および相補的増幅器（複数）の第２の段を含み、ここで、前記第１の段の出力は、交差結合（cross-coupled）の仕方で、前記第２の段の入力に結合されている。（トランス負荷（transformer load）などの）誘導負荷は、前記第２の段の前記相補的増幅器から出力された信号をコンバインする。一例では、前記ＬＮＡは、７５オーム未満の入力インピーダンス、２ｄＢ未満の雑音指数および２０ｄＢより大きい利得を有する。低入力インピーダンスのため、前記ＬＮＡは、信号源の出力と前記ＬＮＡの入力との間におけるインピーダンスマッチングネットワークの使用がなくても、同じような低インピーダンスの源から受信した信号を増幅するために用いることが可能である。

一実施形態では、差動ＬＮＡは、第１のＬＮＡ入力ノードおよび第２のＬＮＡ入力ノードを有している。第１の抵抗性フィードバック増幅器は、第１のＬＮＡ入力ノードから第１の信号を受信し、そして、第２の相補的増幅器の第１の入力に第１の信号の増幅されたバージョンを供給する。前記第１の信号はまた、第１の相補的増幅器の第２の入力に供給される。第２の抵抗性フィードバック増幅器は、前記第２のＬＮＡ入力ノードから第２の信号を受信し、そして、前記第１の相補的増幅器の第１の入力に第２の信号の増幅されたバージョンを供給する。前記第２の信号はまた、前記第２の相補的増幅器の第２の入力に供給される。前記ＬＮＡ入力ノード上の前記第１および第２の信号はともに差動ＬＮＡ入力信号である。前記第１および第２の相補的増幅器からの出力信号は、トランス負荷の１次巻線に対応する二つの端子に供給される。前記トランス負荷の２次巻線はＬＮＡ出力ノードの一対に差動ＬＮＡ出力信号を供給する。前記差動ＬＮＡ入力信号が１００ＭＨｚから２．０ＧＨｚの周波数範囲内に周波数を有するときには、差動ＬＮＡは７５オーム未満の入力インピーダンス、２ｄＢ未満の雑音指数および２０ｄＢを超える利得を有する。

前述は概要であり、そして、それ故に必然的に簡略化、一般化および詳細の省略を含んでおり、その結果、当業者は、前記概要はあくまで例示であり、そして、いかなる意味においても限定することを意図していないことを理解するであろう。本明細書に記載された他の態様、発明の特徴、およびデバイスおよび／またはプロセスは、請求項によってのみ定義されるように、本明細書に示される非限定な詳細な説明において明らかになるであろう。

図１（従来技術）は、低ノイズ増幅器（ＬＮＡ）１４を採用するデバイスの簡略化したブロック図である。図２（従来技術）は、図１のＬＮＡ１４を含む図１の回路の部分のより詳細な図である。図３（従来技術）は、抵抗性フィードバック増幅器ベース入力段およびソースフォロワベース出力段を有する第１の従来のＬＮＡのダイアグラムである。図４（従来技術）は、抵抗性フィードバック増幅器ベース入力段およびソースフォロワベース出力段を有する第２の従来のＬＮＡのダイアグラムである。図５（従来技術）は、共通ゲート入力段および二つの共通ソース出力段を有する従来のＬＮＡのダイアグラムである。図６（従来技術）は、共通ゲート入力段および相補的出力段を有する従来のＬＮＡのダイアグラムである。図７は、一新規な態様に係る低ノイズ増幅器（ＬＮＡ）１００を含む例示的なシステムの高レベルブロック図である。図８は、図７のＲＦトランシーバ集積回路１０３のより詳細なダイアグラムである。図９は、図８の回路の受信信号パスの一部のより詳細なダイアグラムである。図１０は、図９のＬＮＡ１００のより詳細なダイアグラムである。図１１は、図３−６の従来のＬＮＡおよび図９のＬＮＡ１００の構成の単純化を表すダイアグラムである。図１２は、タイプ＃１のＬＮＡ、タイプ＃２のＬＮＡ、および図１０のＬＮＡ１００の特性を明らかにするテーブルである。図１３は、５００ＭＨｚから２．０ＧＨｚの動作周波数範囲にわたる図１０のＬＮＡ１００の利得を示すグラフである。図１４は、５００ＭＨｚから２．０ＧＨｚの動作周波数範囲にわたる図１０のＬＮＡ１００の雑音指数（ＮＦ）を示すグラフである。図１５は、５００ＭＨｚから２．０ＧＨｚの動作周波数範囲にわたる図１０のＬＮＡ１００内を見た反射係数Ｓ１１を示すグラフである。図１６は、一新規な態様に係る方法２００のフローチャートである。

図７は、一新規な態様に係る低ノイズ増幅器（ＬＮＡ）１００を含む一つの例示的なシステムの非常に簡略化された高レベルのブロック図である。システム１０１は、携帯電話などの移動体通信デバイスである。デバイス１０１は、（図示していない他の部分のうち）携帯電話通信の受信および送信に用いることができるアンテナ１０、ＲＦトランシーバ集積回路１０３、および、デジタルベースバンドプロセッサ集積回路１０４を含んでいる。

図８は、図７のＲＦトランシーバ集積回路１０３のより詳細なダイアグラムである。携帯電話の動作の一つの非常に簡略化された説明では、携帯電話での会話の一部として情報を受信するために携帯電話が使用されると、到来送信（incoming transmission）１０５はアンテナ１０２で受信される。入力信号は、マッチングネットワーク１０６、デュプレクサ１０７、バンドパスフィルタ１０８、バラン１０９を通過し、そして、端子１１０および１１１を介してＲＦトランシーバ集積回路１０３に入る。代替的には、ＢＰＦ１０８およびバラン１０９の機能は、ＳＡＷフィルタを用いて成し遂げられる。入力信号は、ＬＮＡ１００によって増幅される。ＬＮＡの１００は、受信チェーン１１２の一部である。直交ミキサ１３によって周波数にダウンコンバートされた後、そして、ベースバンドフィルタ１１４によってフィルタリングされた後、情報は、アナログ−デジタル変換のためにデジタルベースバンドプロセッサ集積回路１０４に伝達され、そして、デジタルドメインでさらに処理される。どのように受信チェーンが変換するかは、ローカルオシレータ１１５によって発生されるローカル発振信号ＬＯ１の周波数を変化させることによって制御される。

一方で、携帯電話での会話の一部として情報を送信するために携帯電話１０１が使用されと、送信されるオーディオ情報は、デジタルベースバンドプロセッサ集積回路１内でアナログ形式に変換される。アナログ情報は、ＲＦトランシーバ集積回路１０３の送信チェーン１１７のベースバンドフィルタ１１６に供給される。フィルタした後、信号は直交ミキサ１１８によって周波数にアップコンバートされる。アップコンバージョンのプロセスは、ローカルオシレータ１１９によって発生されたローカル発振信号Ｌ０２の周波数を制御することによって、調整および制御される。アップコンバートでもたらされた信号は、ドライバ増幅器１２０によって増幅され、そして、端子１２１を介してＲＦトランシーバ集積回路１０３から出力される。信号は、マッチングネットワーク１２２を通過し、そして、外部のパワー増幅器１２３によって増幅される。増幅された信号は、別のマッチングネットワーク１２４、そして、デュプレクサ１０７およびマッチングネットワーク１０６を通過して、送出送信（outgoing transmission）１２５としての送信のためにアンテナ１０２に供給される。受信および送信チェーンのローカルオシレータ１１５および１１９は、バスインターフェース１２６、シリアルバス１２７、バスインターフェース１２８、ならびに制御導線１２９および１３０を介して受信される制御情報によって制御される。制御情報は、一組のプロセッサ実行可能命令１３２を実行するプロセッサ１３１によって生成される。命令は、プロセッサ可読媒体１３３に格納される。

図９は、図８の回路の受信信号パスの一部のより詳細なダイアグラムである。ミキサ１１３は直交ミキサであり、そして、図９では記号形式で示されている。ミキサ１１３は、ローカルオシレータ１１５から差動同相信号（Ｉ）および差動直交（Ｑ）信号を受信する。ミキサ１１３は、ＬＮＡ出力コンダクタ１３４および１３５を介して、差動ＬＮＡ出力信号を受信する。この差動ＬＮＡ出力信号は、コンダクタ１３４上の信号ＬＮＡＯＵＴＰおよびコンダクタ１３５上の信号ＬＮＡＯＵＴＮを含んでいる。ＬＮＡ１００は、ＬＮＡ入力コンダクタ１３６および１３７を介して、差動ＬＮＡ入力信号を受信する。この差動ＬＮＡ入力信号は、コンダクタ１３６および端子１１０上の信号ＬＮＡＩＮＰを含み、そしてまた、コンダクタ１３７および端子１１１上の信号ＬＮＡＮＮを含む。破線１３８は、ＲＦ集積回路１０３の境界を表している。端子１１０および１１１は、例えば、ＲＦトランシーバ集積回路１０３を収容する集積回路パッケージの端子でも構わない。端子１１０および１１１は、例えば、ＲＦトランシーバ集積回路１０３のマイクロバンプまたはボンドパッドでも構わない。端子１１０および１１１ならびにコンダクタ１３６および１３７を介してＲＦトランシーバ集積回路１０３内を見た入力インピーダンスは、約５０オームであり、そして、７５オーム未満である。第１のＥＳＤ保護回路１８６はまたコンダクタ１３６に５０ｆＦのキャパシタンスを与える。コンダクタ１３９および１４０は、バラン１０９からＲＦトランシーバ集積回路１０３に延びるプリント回路基板上のトレースなどのようなコンダクタである。コンダクタ１３９、端子１１０およびコンダクタ１３６はともに第１の入力ノードを形成する。第２のＥＳＤ保護回路１８７はまたコンダクタ１３７に５０ｆＦのキャパシタンスを与える。コンダクタ１４０、端子１１１およびコンダクタ１３７はともに第２の入力ノードを形成する。図示された実施形態では、バラン１０９とＲＦトランシーバ集積回路１０３の端子１１０および１１１との間にはマッチングネットワークはない。バランとＲＦトランシーバ集積回路との間のＦＩＧ．１およびＦＩＧ．２のインピーダンスマッチングネットワーク７などのインピーダンスマッチングネットワークを提供しなければならないことに関連する製造コストは従って避けられる。

図１０は、図９のＬＮＡ１００のより詳細なダイアグラムである。ＬＮＡ１００は、第１の抵抗性フィードバック反転増幅器１４１、第２の抵抗性フィードバック反転増幅器１４２、第１の相補的出力段増幅器１４３、第２の相補的出力段増幅器１４４、誘導負荷１４５、およびバイアス回路を含んでいる。バイアス回路は、抵抗器１５０および１５１、大きさＶＲＥＦの基準電圧源１５２、演算増幅器１５３およびＰチャネルトランジスタ１５４を含んでいる。バイアス回路は、ノード１７４および１７５の間に存在する差動出力信号のコモンモード電圧を設定する。ＶＲＥＦの大きさは、ＬＮＡの直線性性能を最適化するように、設定されか、または、調整される。

第１のフィードバック反転増幅器１４１は、フィードバック抵抗１５５および増幅器１５６を含んでいる。第２のフィードバック反転増幅器１４２は、フィードバック抵抗１５７および増幅器１５８を含んでいる。反転増幅器１５６および１５８は、（ＰチャネルプルアップおよびＮチャネルプルダウンを含む）相補的ロジックゲートインバータとして実装される必要なく、むしろさまざまな方法で実装されても構わない。インバータシンボルは反転増幅器の一般的な表現であることを意図している。

第１の相補的出力段増幅器１４３は、Ｐチャネル電界効果トランジスタ１５９およびＮチャネル電界効果トランジスタ１６０を含んでいる。同様に、第２の相補的出力段増幅器１４４は、Ｐチャネル電界効果トランジスタ１６１およびＮチャネル電界効果トランジスタ１６２を含んでいる。この例では、誘導負荷１４５は、チューニングされたトランス負荷であり、そして、第１の巻き線１６３および第２の巻き線１６４を含んでいる。第１の巻き線１６３は、第１の端子１６５、第２の端子１６６およびセンタータップ端子１６７を有している。第１の巻き線１６３は、例えば、２から４の回転（turns）を有し、そして、約２ｎＨのインダクタスを有するように、メタライゼーションの上層および中間層ヴィアで実現された集積化されたスパイラル金属インダクタでも構わない。バイアス回路は、Ｐチャネルトランジスタ１５４を介して、巻き線１６３のセンタータップ端子１６７に接続されている。第１の抵抗性フィードバック増幅器１４１の入力１６８は、コンダクタ１３６、端子１１０、および第１の相補的出力段増幅器１４３のＮチャネルトランジスタ１６０のゲートに結合されている。第２の抵抗性フィードバック増幅器１４２の入力端子１６９は、コンダクタ１３７、端子１１１、および第２の相補的出力段増幅器１４４のＮチャネルトランジスタ１６２のゲートに結合されている。第１の抵抗性フィードバック増幅器１４１の出力１７０は、キャパシタンス１７１を介して、第２の相補的出力段増幅器１４４のＰチャネルトランジスタのゲートに容量的に結合されている。第２の抵抗性フィードバック増幅器１４２の出力１７２は、キャパシタンス１７３を介して、第１の相補的出力段増幅器１４３のＰチャネルトランジスタのゲートに容量的に結合されている。Ｐチャネルトランジスタ１５９のゲートは、第１の相補的出力段増幅器１４３への第１の入力であり、そして、Ｎチャネルトランジスタ１６０のゲートは、第１の相補的出力段増幅器１４３への第２の入力であり、そして、トランジスタ１５９および１６０のドレインでのノード１７４は、第１の出力相補的出力段増幅器１４３の出力である。Ｐチャネルトランジスタ１６１のゲートは、第２の相補的出力段増幅器１４４への第１の入力であり、そして、Ｎチャネルトランジスタ１６２のゲートは、第２の相補的出力段増幅器１４４への第２の入力であり、そして、トランジスタ１６１および１６２のドレインでのノード１７５は、第２の相補的出力段増幅器１４４の出力である。トランス負荷１４５の第２の巻き線１６４は、キャパシタ１７６によって調整される。第２の巻き線１６４上の端子１７７は、キャパシタンス１７８を介して、出力コンダクタ１３４に容量的に結合されている。第２の巻き線１６４上の端子１７９は、キャパシタンス１８０を介して、出力コンダクタ１３５に容量的に結合されている。コンダクタ１８１は、供給電圧コンダクタＶＤＤである。コンダクタ１８２は、接地コンダクタＧＮＤである。

図１１は、図３−６の従来のＬＮＡおよび図１０のＬＮＡ１００の構成の単純化を表すダイアグラムである。図１１に図示されるように、ＬＮＡは、マッチング増幅器とも呼ばれる入力段１８３のほかに、出力段１８４を有する。第２の段の複数の増幅器の複数の出力は合算され、ノード１８５によって表されている。図３−６の従来のＬＮＡは、二つの一般的なタイプに分類することができると認められる。ＬＮＡの第１のタイプにおいて、ここではタイプ＃１で示され、入力段は共通ゲート増幅器である。図６のＬＮＡは、このようなＬＮＡの例である。第１の段の出力ノード３３の一方の上の電圧ノイズは、第１の段の出力ノード３４の他方の上の電圧ノイズに関して位相がずれている。相補的出力段は、このような信号（signals）を加えるために用いることができ、それによって信号の位相成分ずれを効果的にキャンセルすることになる。ノード３３および３４上の電圧ノイズが位相がずれている場合、このノイズは相補的出力段によってキャンセルされ、そして、ＬＮＡの出力には渡らない。このタイプのＬＮＡは、出力段の出力インピーダンスが高いために、高い電圧利得を持つことができる。出力段に入る入力段の負荷抵抗３０のノイズは、しかしながら、位相はずれていない。負荷抵抗３０に起因するノード３３および３４上のノイズは、したがって、キャンセルされることなく出力段を通過する。その結果、このタイプのＬＮＡの雑音指数は一般的に比較的貧弱である。このようなタイプ＃１のＬＮＡの特性は、TYPE #1 LNAとラベルされたＦＩＧ．２の表の上段の行に簡略化および一般化された形で表されている。雑音指数のラベルがついた列は、タイプ＃１ＬＮＡに対応する第１の行内に“ＢＡＤ”の登録を含んでいる。以下に説明するように、この“ＢＡＤ”の雑音指数は、他のＬＮＡの雑音指数に対して相対的な用語において与えられている。

ＬＮＡの第２のタイプにおいて、ここではタイプ＃２で示され、入力段は抵抗性フィードバック増幅器を含んでいる。図３のＬＮＡは、このようなＬＮＡの例である。入力段の抵抗Ｒに起因するノイズは、第１の段の出力ノードＸおよびＹ上で同相である。ＬＮＡの出力段は、しかしながら、第１の段の出力上のコモンモード信号を減じるタイプである。ノードＸ上の抵抗ノイズは、したがって、ノードＹの抵抗ノイズから効果的に引かれる。図１２の第２行に示されるように、タイプ＃２ＬＮＡの雑音指数は、一般的に比較的良好である。しかし、このタイプ＃２ＬＮＡの利得は、比較的悪い。図３のＬＮＡでは、例えば、ノードＯＵＴを通してＬＮＡ内を見たインピーダンスは低いので、利得は低い。トランジスタ、ＮチャネルトランジスタＭ₃のソースはノードＯＵＴに結合されているので、出力インピーダンスは低い。

一つの新規な態様は、図１２の表が作成され、そして、検討される。抵抗性フィードバック増幅器は最高の雑音指数を与えるので、２段のＬＮＡの入力段に対しての最良の選択は抵抗性フィードバック増幅器であると認識められる。出力ノードに接続されているトランジスタのソースはないという事実のため、相補的増幅器は最良な利得を与えるので、出力段に対しての最良の選択は相補的増幅器であるとさらに認識められる。しかしながら、もし抵抗性フィードバック増幅器が入力段として使用されると、第１段の出力ノード上のノイズ信号は互いに同相になる。第２の段に相補的増幅器を使用するためには、相補的増幅器の出力段の二つの入力として供給されるノイズ信号は、位相がずれてなければならない。したがって、もし第１の段からの出力としての二つの信号が反転することができれば、そのノイズをキャンセルするための相補的増幅器として必要されるように、相補的増幅器第２段に供給されるノイズ信号は位相がずれるであろう。差動信号を反転する（すなわち、クロス（cross）またはスワップ（swap））方法の一つは、差動信号を構成する二つの信号を交換することであることがさらに認識められる。したがって、二つの抵抗性フィードバック増幅器を含む第１の段は、第１の差動段として提供される。この第１の階の出力は、二つの相補的増幅器を含む第２の段に入ってクロスしている。二つの相補的増幅器からの出力として信号は、二つの相補的増幅器が差動段であるＬＮＡの第２段を形成するように、トランス負荷を用いて加えられる。信号が第２の段を通過する前に、第１の段からの出力としての信号をクロスすることは、第１の段のノイズを反転させ、それによりノイズに位相ずれを起こさせることができ、そして、それによって相補的出力段はそのノイズをキャンセルすることができる。

上記の説明は、ＬＮＡ１００の動作の大幅に簡略した説明である。それは例示的および教授的な目的のために上記に提示されている。より正確な説明は、もし二つのノイズ信号が完全に相互に関係し、かつ、等しい大きさを有すると、第１の段の二つの抵抗性フィードバック増幅器からの出力として二つのノイズ信号がコモンモードとして現れることを認めることを含む。もし二つのノイズ信号がコモンモードであったならば、そして、そのようなノイズ信号が（二つの相補的増幅器を含む第２の段などの）差動増幅器の２つの入力として入力されたならば、そのようなコモンモードノイズは差動段を通過しない。差動増幅器はまさにその性質から差動信号のみを増幅する。差動増幅器の２つの入力上のコモンモード信号は、増幅器を通過しないだろう。しかし、もし抵抗性フィードバック増幅器がその出力をクロスされることなく第１の段に採用されると、これらの二つの抵抗性フィードバック増幅器からの出力としてのノイズは相互に関係しない。第１の段から差動出力をクロスすることにより、二つの抵抗性フィードバック増幅器の出力からの相互関係の無いノイズ電圧は、第２の段に追加される。この追加の結果として、（トランス負荷に入る）出力段の二つのブランチに流れるノイズ電流は相互に関係する。これらの二つの相互に関係するノイズ電流の大きさは、相補的増幅器内のＰチャネルｇｍに対するＮチャネルｇｍの比率を適切に選択することによって、等しくすることができる。これが行われると、第１の段からのノイズは第２の段の出力にてコモンモードとして現れ、そして、このコモンモードノイズはトランス負荷によって減衰される。

このより正確な説明でもなお一連の複雑な相互作用およびメカニズムを単純化したものである。作動中での正確な相互作用およびメカニズムの詳細にかかわらず、予測されるようにＬＮＡ１００は、タイプ＃１ＬＮＡおよびタイプ＃２ＬＮＡに比べて、５００ＭＨｚから２ＧＨｚの広い周波数範囲にわたる動作に対して、７５オーム未満の入力インピーダンス、２ｄＢ未満の雑音指数、および２０ｄＢを越える利得という、優れた性能を有する。低入力インピーダンスを持ちながら、高利得および低雑音指数の両方を達成するＬＮＡ１００のおかげで、ＲＦトランシーバ集積回路１０３の端子１１０および１１１とバラン１０９との間に、マッチングネットワークは必要とされない。タイプ＃１またはＴＹＰＥ＃２のＬＮＡはいずれも同時に３つのこれらの性能パラメータの全てを満たすことはできない。

図１３は、５００ＭＨｚから２．０ＧＨｚの動作周波数範囲にわたる図１０のＬＮＡ１００の利得を示すグラフである。図示されるように、４００オームのフィードバック抵抗ＲＦに対して、この全体の動作周波数範囲にわたって、利得は４０デシベルを超えている。図１４は、５００ＭＨｚから２．０ＧＨｚの同じ動作周波数範囲にわたる図１０のＬＮＡ１００の雑音指数（ＮＦ）を示すグラフである。図示されるように、４００オームのフィードバック抵抗ＲＦに対して、ノイズ指数はこの全体の動作周波数範囲にわたって、５ｄＢ未満である。図１５は、５００ＭＨｚから２．０ＧＨｚの同じ動作周波数範囲にわたる反射係数Ｓ１１を示すグラフである。このＳ１１反射係数は、５０オームのソースからＬＮＡ１００内を見た反射電力の量の尺度（measure）である。したがって、Ｓ１ｌ反射係数もまたＬＮＡ１００の入力インピーダンスが５０オームのソースにどれぐらい一致しているかの尺度である。図示されるように、反射係数は５００ＭＨｚまでの２ＧＨｚの周波数範囲の全体にわたって、−１４ｄＢ未満である。このＳ１１反射係数は、５００ＭＨｚまでの２ＧＨｚの動作周波数範囲にわたって、７５オーム未満の入力インピーダンスに対応している。図１３−１６のグラフは、約１５ｍＡの消費電流でのＬＮＡ１００の動作を表している。

ＬＮＡ１００の雑音指数とＬＮＡ１００の入力インピーダンスとの間には関係がある。ＬＮＡが５０オームのソースとより良くないインピーダンス整合となるように、ＬＮＡ１００の入力インピーダンスを大きくする犠牲をはらって、雑音指数を低減させることができる。同様に、５０オームのソースとより良く整合するように、雑音指数を大きくする犠牲をはらって、ＬＮＡ１００の入力インピーダンスを低減させることができる。雑音指数と入力インピーダンス整合との間のトレードオフをどのように行うかは個々のアプリケーションに依存する。さらに、ＬＮＡ１００のバンド幅は、キャパシタ１７６のキャパシタンスを変えることによって調整することができる。いくつかの実施形態では、キャパシタ１７６は、キャパシタンスがデジタル制御値によって制御される可変キャパシタによって調整することができる。

図１６は、方法２００の簡略化したフローチャートである。ステップ２０１では、第１のＬＮＡ入力ノード上の第１の信号は、第１の抵抗性フィードバック反転増幅器を用いて増幅され、それによって第２の相補的出力段増幅器の第１の入力に供給される信号が発生される。第１の信号は、第１の相補的出力段増幅器の第２の入力にも供給される。

ステップ２０２では、第２のＬＮＡ入力ノード上の第２の信号は、第２の抵抗性フィードバック反転増幅器を用いて増幅され、それによって第１の相補的出力段増幅器の第１の入力に供給される信号が発生される。第２の信号は、第２の相補的出力段増幅器の第２の入力にも供給される。

ステップ２０３では、第１の相補的出力段増幅器による第１の信号出力と第２の相補的出力段増幅器による第２の信号出力とは、誘導負荷に結合される。一例では、第１および第２のＬＮＡ入力ノード上の第１および第２の信号はともに、差動ＬＮＡ入力信号である。誘導負荷は、一次巻線および二次巻線を有するトランス負荷である。差動ＬＮＡ出力信号は、ＬＮＡ出力コンダクタの対応する対上へのＡＣ結合キャパシタを介しての二次巻線の一対の端子からの出力である。

教授の目的のために、ある特定の実施形態が上記に記載されているが、この特許文書の教えは一般的な適用性を有しており、上述の特定の実施形態に限定されるものではない。各受信チェーンに対して外部マッチングネットワークを用いることを避けるために、上記の回路や技術を採用している受信チェーンを伴う、マルチモードシステムは、特に高い有用性を有しており、そして、かなりのコスト削減につながることができる。誘導負荷はトランスである必要はなく、第２の巻線が存在せず、および、ノード１７５がキャパシタ１７８によって出力インダクタ１３４に容量的に結合されるように、かつ、ノード１７４がキャパシタ１８０によって出力インダクタ１３５に容量的に結合されるように、キャパシタ１７６がノード１７５および１７４の間に結合されることを除いては、図１０のトランスの第１の巻線１６３として接続されたセンタータップインダクタ（center-tapped inductor）であっても構わない。したがって、様々な修正、適応、および記載された特定の実施形態の様々な特徴の組み合わせを以下に記載する請求項の範囲から逸脱することなく実施することができる。

Claims

第１の入力コンダクタ；
第２の入力コンダクタ；
第１の巻線を有する誘導負荷、ここにおいて、前記第１の巻線は、第１の端子および第２の端子を有する；
前記第１の入力コンダクタに結合されている入力を有する第１の抵抗性フィードバック反転増幅器；
前記第２の入力コンダクタに結合されている入力を有する第２の抵抗性フィードバック反転増幅器；
ＰチャネルトランジスタおよびＮチャネルトランジスタを含んでいる第１の相補的出力段，ここにおいて、前記第１の相補的出力段の前記Ｐチャネルトランジスタのゲートは、前記第２の抵抗性フィードバック反転増幅器の出力に結合されており、ここにおいて、前記第１の相補的出力段の前記Ｎチャネルトランジスタのゲートは、前記第１の入力コンダクタに結合されており、そして、ここにおいて、前記第１の相補的出力段は、前記誘導負荷の前記第１の巻線の前記第１の端子に結合されている出力を有する；および
ＰチャネルトランジスタおよびＮチャネルトランジスタを含んでいる第２の相補的出力段，ここにおいて、前記第２の相補的出力段の前記Ｐチャネルトランジスタのゲートは、前記第１の抵抗性フィードバック反転増幅器の出力に結合されており、ここにおいて、前記第２の相補的出力段の前記Ｎチャネルトランジスタのゲートは、前記第２の入力コンダクタに結合されており、そして、ここにおいて、前記第２の相補的出力段は、前記誘導負荷の前記第１の巻線の前記第２の端子に結合されている出力を有する
を具備してなる回路。
請求項１の回路において、前記第１の抵抗性フィードバック反転増幅器の前記入力と前記第１の相補的出力段の前記Ｎチャネルトランジスタのゲートと前記第１の入力コンダクタとは全て第１の入力ノードを形成しており、ここにおいて、前記第２の抵抗性フィードバック反転増幅器の前記入力と前記第２の相補的出力段の前記Ｎチャネルトランジスタのゲートと前記第２の入力コンダクタとは全て第２の入力ノードを形成しており、ここにおいて、前記第１の抵抗性フィードバック反転増幅器の前記出力は、前記第２の相補的出力段の前記Ｐチャネルトランジスタの前記ゲートに容量的に結合されており、そして、ここにおいて、前記第２の抵抗性フィードバック反転増幅器の前記出力は、前記第１の相補的出力団の前記Ｐチャネルトランジスタの前記ゲートに容量的に結合されている。
請求項１の回路において、
第１の出力コンダクタ、ここにおいて、前記誘導負荷は、トランス負荷（transformer load）であり、そして、さらに第２の巻線を具備してなり、ここにおいて、前記第２の巻線は第１の端子および第２の端子を有しており、そして、ここにおいて、前記第１の出力コンダクタは、前記誘導負荷の前記第２の巻線の前記第１の端子に結合されている；および
前記誘導負荷の前記第２の巻線の前記第２の端子に結合されている第２の出力コンダクタ
をさらに具備してなること。
請求項３の回路において、
前記誘導負荷の前記第２の巻線の前記第１の端子は、前記第１の出力コンダクタに容量的に結合されており、そして、ここにおいて、前記誘導負荷の前記第２の巻線の前記２の端子は、前記第２の出力コンダクタに容量的に結合されている。
請求項３の回路において、
前記第１および第２の出力コンダクタの間に現れる差動出力信号のコモンモード電圧をセットするバイアス回路
をさらに具備してなること。
請求項１の回路において、
第１の入力、第２の入力および出力を有するバイアス回路を具備してなり、ここにおいて、前記バイアス回路の前記第１の入力は、前記第１の相補的出力段の前記出力に結合されており、ここにおいて、前記バイアス回路の前記第２の入力は、前記第２の相補的出力段の前記出力に結合されており、そして、ここにおいて、前記バイアス回路の前記出力は、前記誘導負荷の前記第１の巻線の第３の端子に結合されている。
請求項１の回路において、
前記回路は、前記第１および第２の入力コンダクタを介して前記回路内を見ると７５オーム未満の入力インピーダンスを有する。
請求項７の回路において、前記回路は、約２ｄＢ以下の雑音係数（noise factor）および少なくとも約２０ｄＢの利得を有する増幅器である。
請求項１の回路において、前記回路は集積回路であり、そして、ここにおいて、前記第１および第２の入力コンダクタは、前記集積回路の端子（terminals）である。
第１の抵抗性フィードバック増幅器および第２の抵抗性フィードバック増幅器を具備してなる第１の段；および
第１の相補的増幅器および第２の相補的増幅器を具備してなる第２の段，ここにおいて、前記第１の相補的出力の第１の入力は、前記第２の抵抗性フィードバック増幅器からの信号を受信するために結合されており、そして、ここにおいて、前記第２の相補的出力段の第１の入力は、前記第１の抵抗性フィードバック増幅器からの信号を受信するために結合されている
を具備してなる低ノイズ増幅器（ＬＮＡ）。
請求項１０のＬＮＡにおいて、前記第１の相補的増幅器の第２の入力は、前記第１の抵抗性フィードバック増幅器の入力に結合されており、そして、ここにおいて、前記第２の相補的増幅器の第２の入力は、前記第２の抵抗性フィードバック増幅器の入力に結合されている。
請求項１１のＬＮＡにおいて、誘導負荷をさらに具備してなり、ここにおいて、前記第１の相補的増幅器の出力は、前記誘導負荷の第１の端子に結合されており、そして、ここにいて、前記第２の相補的増幅器の出力は、前記誘導負荷の第２の端子に結合されている。
請求項１２のＬＮＡにおいて、前記第１の相補的増幅器は、ＰチャネルトランジスタおよびＮチャネルトランジスタを具備してなり、ここにおいて、前記Ｐチャネルトランジスタのドレインは、前記Ｎチャネルトランジスタのドレインおよび前記誘導負荷の前記第１の端子に結合されており、ここにおいて、前記Ｐチャネルトランジスタのゲートは、前記第１の相補的増幅器の前記第１の入力であり、そして、ここにおいて、前記Ｎチャネルトランジスタのゲートは、前記第１の相補的増幅器の前記第２の入力である。
請求項１０のＬＮＡにおいて、
第１の入力コンダクタ、ここにおいて、前記第１の抵抗性フィードバック増幅器は、前記第１の入力コンダクタからの第１の信号を受信するために結合されている；および
第２の入力コンダクタ、ここにおいて、前記第２の抵抗性フィードバック増幅器は、前記第２の入力コンダクタからの第２の信号を受信するために結合されており、ここにおいて、前記第１および第２の信号はともに、前記ＬＮＡへの差動入力信号である
をさらに具備してなる。
第１の抵抗性フィードバック増幅器を用いて第１のノード上の信号を増幅すること、そして、それによって第２の相補的出力段の第１の入力上にドライブされる信号を発生すること；
第２の抵抗性フィードバック増幅器を用いて第２のノード上の信号を増幅すること、そして、それによって第１の相補的出力段の第１の入力上にドライブされる信号を発生すること；および
前記第１の相補的出力段による信号出力および前記第２の相補的出力段による信号出力を誘導負荷内でコンバインすること
を具備してなる方法。
請求項１５の方法において、
前記第１のノード上の前記信号を前記第１の相補的出力段の第２の入力上に供給すること；および
前記第２のノード上の前記信号を前記第２の相補的出力段の第２の入力上に供給すること
をさらに具備してなること。
第１の入力ノードに結合された入力を有する第１の抵抗性フィードバック増幅器を提供すること；
第２の入力ノードに結合された入力を有する第２の抵抗性フィードバック増幅器を提供すること；
前記第２の抵抗性フィードバック増幅器の出力に結合された第１の入力を有し、かつ、前記第１の入力ノードに結合された第２の入力を有する第１の相補的出力段を提供すること；
前記第１の抵抗性フィードバック増幅器の出力に結合された第１の入力を有し、かつ、前記第２の入力ノードに結合された第２の入力する第２の相補的手段を提供すること；および
前記第１および第２の相補的出力段に結合された誘導負荷を提供すること
を具備してなる方法。
一対の差動入力ノード；および
前記一対の差動入力ノードから差動信号を受信し、そして、前記一対の差動入力ノードを介して前記回路内を見た入力インピーダンスが７５オーム未満となるように、前記差動信号を増幅するための手段であって、２ｄＢ以下の雑音指数を有し、かつ、少なくとも２０ｄＢの利得を伴って前記差動信号を増幅するような前記手段
を具備してなる回路。
請求項１８の回路において、前記回路は集積回路であり、ここにおいて、前記一対の差動入力ノードは、前記集積回路の一対の差動入力端子であり、そして、ここにおいて、前記手段は低ノイズ増幅器（ＬＮＡ）である。
請求項１８の回路において、前記手段は、
一対の抵抗性フィードバック増幅器を具備してなる第１の段；
一致の相補的増幅器を具備してなる第２の段；および
誘導負荷
を具備してなる。
請求項１８の回路において、前記回路は、携帯電話（cellular telephone）の一部である。