JP2009100337A - 可変利得増幅器を内蔵する半導体集積回路 - Google Patents

可変利得増幅器を内蔵する半導体集積回路 Download PDF

Info

Publication number
JP2009100337A
JP2009100337A JP2007271119A JP2007271119A JP2009100337A JP 2009100337 A JP2009100337 A JP 2009100337A JP 2007271119 A JP2007271119 A JP 2007271119A JP 2007271119 A JP2007271119 A JP 2007271119A JP 2009100337 A JP2009100337 A JP 2009100337A
Authority
JP
Japan
Prior art keywords
resistance
feedback
gain
transistor
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007271119A
Other languages
English (en)
Inventor
Nobuhiro Shiromizu
信弘 白水
Toru Masuda
徹 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007271119A priority Critical patent/JP2009100337A/ja
Priority to US12/252,554 priority patent/US7821335B2/en
Priority to CN2008101665416A priority patent/CN101414805B/zh
Publication of JP2009100337A publication Critical patent/JP2009100337A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/135—Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5036—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a resistor in its source circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

【課題】新規または広帯域で周波数依存性の小さなゲインを持つ可変利得増幅器を提供すること。
【解決手段】可変利得増幅器は、バイアス回路(BC) １、整合回路(MC)２、可変利得抵抗帰還増幅器(FA)３、出力フォロワ(EA)４を含む。負荷抵抗Ｒcと帰還抵抗Ｒfの抵抗値とは協調的に変更される。低雑音増幅器を高ゲインとするため、負荷抵抗Ｒcの高抵抗とされる際には帰還抵抗Ｒfも高抵抗とされ、抵抗負帰還増幅器３のクローズドループのフィードバック時定数τfb(cl)≒２π・ＲfＣbe／(１＋ｇmＲc)は略一定となり、広帯域で周波数依存性の小さなゲインを持つようになる。低雑音増幅器を低ゲインとするため、負荷抵抗Ｒcの低抵抗とされる際には帰還抵抗Ｒfも低抵抗とされる。低抵抗の帰還抵抗Ｒfによって負帰還量が増大して、低ゲインとされる。負荷抵抗Ｒcも低抵抗とされフィードバック時定数τfb(cl)は略一定となり、高周波領域でそれ以上ゲインは低下しない。
【選択図】図４

Description

本発明は、無線通信または有線通信の送受信器に搭載される可変利得増幅器を内蔵する半導体集積回路に係わり、特に広帯域で周波数依存性の小さなゲインを持つ可変利得増幅器を提供するのに有効な技術に関するものである。
低雑音増幅器は無線または有線の通信システムの受信系において最初に利得を持つ最初の回路ブロックなので、低雑音増幅器の雑音指数(ＮＦ)はシステムの雑音指数にそのまま加算される。また、受信系において、可能な限り大きな信号電力を得るために、アンテナと低雑音増幅器の共役整合が行われる。すなわち、低雑音増幅器は、５０オームの抵抗成分入力インピーダンスを持つように設計される。
下記非特許文献１には、種々のアーキテクチャーの低雑音増幅器が紹介されている。１つ目の抵抗終端技術は、入力ポートの実抵抗の有害な効果による乏しい雑音特性を持つとしている。２つ目の１／ｇｍ終端方法(ゲート接地終端方法とも呼ばれる)は、低い雑音指数性能を得るには相補型金属酸化物半導体(ＣＭＯＳ)よりもバイポーラトランジスタが好適であるとしている。３つ目のシャント・シリーズ・フィードバックは、同等の雑音性能を得る際に、他の方法と比較すると電力消費が増加するとしている。４つ目のインダクティブ・ソース・ディジェネレーション方法はソース端子にインダクタを用いることにより、入力インピーダンスに実数項を生成するものである。この方法は、カスコードトランジスタと伴にしばしば用いられ、良好な雑音性能、逆方向アイソレーション、高実現ゲインにより低雑音増幅器の設計で広く使用されてきたとしている。
また、下記非特許文献１には、カスコードトランジスタとシャント・フィードバックとを併用したインダクティブ・ソース・ディジェネレーション低雑音増幅器とそれを発展させた完全差動低雑音増幅器とが記載されている。更に、下記非特許文献１には、低雑音増幅器の可変利得を実現するために、N型付加MOSトランジスタをカスコードトランジスタと並列に接続することが記載されている。
また、下記非特許文献２には、３．１ＧＨｚから１０．６ＧＨｚのウルトラワイドバンド(UWB)システムに用いられるインダクティブ・ディジェネレーション・ソース接地・低雑音増幅器が記載されている。この低雑音増幅器にも、カスコードトランジスタが使用されている。設計自由度を向上するためにソース接地トランジスタのゲートにインダクタが直列に接続され、トランジスタのゲート・ソース間に容量が接続されている。この低雑音増幅器は３．１ＧＨｚから１０．６ＧＨｚの全帯域で入力インピーダンスの誘導項を共振させるために、二重終端バンドパス・チェビシェフ・フィルタが使用されている。その結果、下記非特許文献２に記載の低雑音増幅器では、合計５個のインダクタが使用されている。
更に、下記非特許文献２には、低雑音増幅器の性能を向上するために、ソース接地トランジスタのソースと基板(バルク)とを接続することが記載されている。ソース接地トランジスタはNチャンネルMOSトランジスタであり、トリプル・ウェル・デバイスによって製作されている。トリプル・ウェル・デバイスは、P型基板と、このP型基板中に形成されたN型ウェルと、このN型ウェル中に形成されたP型ウェルとを使用している。
また、下記非特許文献３には、使用するインダクタ数が２個と比較的少ない３．１ＧＨｚから１０．６ＧＨｚのウルトラワイドバンド(UWB)システムに用いられる低雑音増幅器が記載されている。この低雑音増幅器は、ＳｉＧｅのヘテロバイポーラトランジスタを使用している。この低雑音増幅器の広帯域入力整合は、１０．６ＧＨｚまでのＵＷＢ周波数レンジで良好な雑音整合インピーダンスを可能とするベース接地入力段で実現されている。このベース接地入力段は、下記非特許文献１に記載の１／ｇｍ終端方法(ゲート接地終端方法)と原理的に同一のものである。ベース接地トランジスタのエミッタには結合容量を介してＲＦ入力信号が供給されると伴に、ベース接地トランジスタのエミッタは１個目のインダクタであるエミッタバイアスインダクタとＣＲ並列回路とを介して接地電圧に接続されている。ベース接地トランジスタのベースには、２個目のインダクタであるベース終端インダクタを介してベースバイアス電圧が印加される。ベース終端インダクタとベース接地トランジスタのベース入力容量との積で決定される共振周波数まで、ベース終端インダクタの増加によりベース接地入力段のゲインが増加する。このゲインの増加によって、入力換算雑音電圧が減少して、雑音指数が改善されるとしている。この低雑音増幅器の２段目のゲインステージは、エミッタ接地トランジスタとコレクタ負荷抵抗と帰還エミッタフォロワと帰還抵抗とからなる可変利得抵抗帰還増幅器で構成されている。また、低雑音増幅器は、３段目の出力エミッタフォロワを含んでいる。
一方、下記特許文献１には、増幅トランジスタのベースバイアス回路にオン／オフ切換電圧が供給されるスイッチトランジスタが接続された広帯域増幅器が記載されている。スイッチトランジスタがオフの状態では、ベースバイアス電圧は高くなり、増幅トランジスタのコレクタ電流は大きくなり、またエミッタからベースへの負帰還が大きく、歪が小さくなって、強電界信号の増幅に好適となる。スイッチトランジスタがオンの状態では、ベースバイアス電圧は低くなり、増幅トランジスタのコレクタ電流は低くなり、またエミッタからベースへの負帰還が小さくなって、ゲインが上昇して、雑音指数が改善され、弱電界あるいは中電界信号の増幅に好適となるとしている。
特開２００５−３４８１０１号 公報 Ｃｈｅｔｔｙ Ｇａｒｕｄａ ｅｔ ａｌ， "Ａ ３−５ ＧＨｚ Ｆｕｌｌｙ Ｄｉｆｆｅｒｅｎｔｉａｌ ＣＭＯＳ ＬＮＡ ｗｉｔｈ Ｄｕａｌ−ｇａｉｎ ｍｏｄｅ ｆｏｒ Ｗｉｒｅｌｅｓｓ ＵＷＢ Ａｐｐｌｉｃａｔｉｏｎ"，２００５， ４８ｔｈ Ｍｉｄｗｅｓｔ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ，Ｖｏｌ．１， ｐｐ．７９０−７９３，７−１０， Ａｕｇ ２００５ Ａｎｄｒｅａ Ｂｅｖｉｌａｃｑｕａ ｅｔ ａｌ， "Ａｎ Ｕｌｔｒａｗｉｄｅｂａｎｄ ＣＭＯＳ Ｌｏｗ−Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ ｆｏｒ ３．１−１０．６−ＧＨｚ Ｗｉｒｅｌｅｓｓ Ｒｅｃｅｉｖｅｒｓ"， ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ， ＶＯＬ．３９， ＮＯ．１２， ＤＥＣＥＭＢＥＲ ２００４， ｐｐ．２２５９−２２６８． Ｎｏｂｕｈｉｒｏ Ｓｈｉｒａｍｉｚｕ ｅｔ ａｌ， "Ａ ３−１０ＧＨｚ Ｂａｎｄｗｉｄｔｈ Ｌｏｗ−Ｎｏｉｓｅ ａｎｄ Ｌｏｗ−Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ ｆｏｒ Ｆｕｌｌ−Ｂａｎｄ ＵＷＢ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｉｎ ０．２５−μｍ ＳｉＧｅ ＢｉＣＭＯＳ Ｔｅｃｈｎｏｌｏｇｙ"， ２００５ ＩＥＥＥ Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｓｙｍｐｏｓｉｕｍ， ｐｐ．３９−４２．
本発明者等は本発明に先立ってマルチバンド(ＭＢ)の直交周波数分割多重(ＯＦＤＭ)のＵＷＢ通信システムに使用される半導体集積回路の研究・開発に従事した。
このＵＷＢ周波数は、３４３２ＭＨｚを中心周波数として５２８ＭＨｚの帯域幅を有する第１のサブバンドから、１０２９６ＭＨｚを中心周波数として５２８ＭＨｚの帯域幅を有する第１４のサブバンドまで分割されている。従って、ＭＢ・ＯＦＤＭ対応のＵＷＢ通信システムに使用される半導体集積回路は、約３ＧＨｚから約１０ＧＨｚの超広帯域のＲＦ信号を送受信することが必要とされる。その結果、ＭＢ・ＯＦＤＭ対応のＵＷＢ通信システムの受信系では、約３ＧＨｚから約１０ＧＨｚのＵＷＢ・ＲＦ受信信号を増幅する低雑音増幅器が必要とされる。
前記非特許文献２に記載されたように、バンドパス・チェビシェフ・フィルタを使用したインダクティブ・ディジェネレーション・ソース接地・低雑音増幅器を用いることにより、約３ＧＨｚから約１０ＧＨｚの全帯域のＵＷＢ・ＲＦ受信信号を増幅することができる。
本発明者等が前記非特許文献２を詳細に検討したところ、前記非特許文献２に記載された低雑音増幅器のチップ写真から以下の事項が明らかとなった。
それは、前記非特許文献２に記載の低雑音増幅器は、ソース端子のディジェネレーション・インダクタに加えて、バンドパス・チェビシェフ・フィルタの３個のインダクタが必要であることである。カスコードMOSトランジスタのドレインと負荷抵抗との間にも、ドレイン端子のインダクタが接続されている。その結果、合計５個のスパイラル・インダクタのチップ占有面積が、カスコードMOSトランジスタの能動部分のチップ占有面積よりも極めて大きくなっていることが判明した。
また、前記非特許文献３に記載の１段目のベース接地入力段と２段目の可変利得抵抗帰還増幅器とからなる低雑音増幅器を用いることにより、比較的少ないインダクタ数で約３ＧＨｚから約１０ＧＨｚの全帯域のＵＷＢ・ＲＦ受信信号を増幅することができる。
一方、ＭＢ・ＯＦＤＭ対応のＵＷＢ通信システムは、使用環境によってＵＷＢ・ＲＦ受信信号レベルは大きく変化する。ＭＢ・ＯＦＤＭ対応のＵＷＢ通信システムの受信系の低雑音増幅器は、極めて低いレベルのＲＦ受信信号から極めて高いレベルのＲＦ受信信号までを増幅する必要がある。低雑音増幅器が極めて低いレベルのＲＦ受信信号を増幅できないと、低雑音増幅器から受信ミキサに供給されるＲＦ受信増幅信号のＳ／Ｎ比が劣化する。また、ＲＦ受信信号が極めて高いレベルとなった際には、それに応答して低雑音増幅器のゲインを低下する必要がある。さもないと、低雑音増幅器の負荷でＲＦ受信増幅信号の波形クリップによる波形歪が生じて、その後のＯＦＤＭ復調での復調誤差の原因となる。
従って、本発明者等による本発明に先立った半導体集積回路の研究・開発において、前記非特許文献３に記載の低雑音増幅器をベースに波形歪解消のためのゲイン切換の機能を追加することを検討した。
本発明者等はまず上記非特許文献１に記載の低雑音増幅器の可変利得からのアナロジーによって２段目の可変利得抵抗帰還増幅器のエミッタ接地トランジスタのコレクタ負荷抵抗を高と低とに切り換えることを検討した。しかし、シュミュレーションの結果、コレクタ負荷抵抗を高抵抗から低抵抗に切り換えると、低周波領域でゲインが増加して、高周波領域でゲインが低下することが判明した。高周波領域でのゲイン低下は、高周波領域でのＳ／Ｎ比の劣化の原因となる。
次に、本発明者等は上記特許文献１に記載の広帯域増幅器の負帰還量制御からのアナロジーによって２段目の可変利得抵抗帰還増幅器のエミッタフォロワの出力とエミッタ接地トランジスタのベース入力との間の帰還抵抗を高と低とに切り換えることを検討した。しかし、シュミュレーションの結果、帰還抵抗を高抵抗から低抵抗に切り換えると、高周波領域でゲインが増加して、低周波領域でゲインが低下することが判明した。低周波領域でのゲイン低下は、低周波領域でのＳ／Ｎ比の劣化の原因となる。
図１は本発明者等による本発明に先立って検討された検討された半導体集積回路(IC)１０に構成された低雑音増幅器を示す図である。図１の低雑音増幅器は、前記非特許文献３に記載の低雑音増幅器と同様にベース接地入力段からなる整合回路(MC) ２、可変利得抵抗帰還増幅器(FA)３、出力エミッタフォロワ(EA)４を含むと伴に、バイアス回路(BC) １を含んでいる。
整合回路２のベース接地トランジスタＱ1のエミッタには入力端子INと結合容量Ｃ1を介してＲＦ入力信号が供給されると伴に、ベース接地トランジスタＱ1のエミッタは１個目のインダクタであるエミッタバイアスインダクタＬ1とＣＲ並列回路Ｃ2、Ｒ3とを介して接地電圧ＧＮＤに接続されている。ベース接地トランジスタのベースＱ1には、２個目のインダクタであるベース終端インダクタＬ2を介してベースバイアス電圧が印加される。
ベースバイアス電圧は、バイアス回路１で電源電圧Ｖccと接地電圧ＧＮＤとの間に直列接続されたバイアス抵抗Ｒ1、Ｒ2の接続ノードから生成される。ベース終端インダクタＬ2とベース接地トランジスタＱ1のベース入力容量Ｃ1との積で決定される共振周波数まで、ベース終端インダクタＬ2の増加により整合回路２のベース接地入力段のゲインが増加する。このゲインの増加によって、入力換算雑音電圧が減少して、雑音指数が改善される。
この低雑音増幅器の２段目のゲインステージは、エミッタ接地トランジスタＱ2とコレクタ負荷抵抗Ｒcと帰還エミッタフォロワＱ3と帰還抵抗Ｒfとからなる可変利得抵抗帰還増幅器３で構成されている。可変利得抵抗帰還増幅器３の増幅信号は、エミッタフォロワトランジスタＱ4とエミッタ抵抗Ｒ6とで構成された出力エミッタフォロワ４を介して出力端子OUTに伝達される。この低雑音増幅器のトランジスタＱ1〜Ｑ4は、遮断周波数ｆＴが略９０ＭＨｚのＳｉＧｅへテロバイポーラトランジスタで構成されている。
上記非特許文献１からのアナロジーによって、図１に示すように２段目の可変利得抵抗帰還増幅器３のエミッタ接地トランジスタＱ2のコレクタ負荷抵抗Ｒcを高ゲインのための高抵抗と低ゲインのための低抵抗とに切り換えられる。高ゲインのための高抵抗は３００オームで、低ゲインのための低抵抗は２２０オームである。この時には、帰還抵抗Ｒfの抵抗値は、１２００オームに設定されている。
図２は、図１の低雑音増幅器のエミッタ接地トランジスタＱ2のコレクタ負荷抵抗Ｒcを高抵抗と低抵抗とに切り換えによる低雑音増幅器のゲインの周波数特性を示す図である。この結果は、ワークステーションによるシュミュレーションによるものである。図２で、特性High_Rcはコレクタ負荷抵抗Ｒcが３００オームの場合の周波数特性を示し、特性Low_Rcはコレクタ負荷抵抗Ｒcが２２０オームの場合の周波数特性を示している。すなわち、コレクタ負荷抵抗Ｒcを３００オームの高抵抗から２２０オームの低抵抗に切り換えると、図２の特性Low_Rcに示すように、高周波領域でゲインが低下する。高周波領域でのゲイン低下は、高周波領域でのＳ／Ｎ比の劣化の原因となる。
上記特許文献１からのアナロジーによって、図１に示すように２段目の可変利得抵抗帰還増幅器３のエミッタフォロワＱ3の出力とエミッタ接地トランジスタＱ2のベース入力との間の帰還抵抗Ｒfを高と低とに切り換えられる。高ゲインのための高抵抗は１２００オームで、低ゲインのための低抵抗は７００オームである。この時には、コレクタ負荷抵抗Ｒcの抵抗値は、高抵抗の３００オームに設定されている。
図３は、図１の可変利得抵抗帰還増幅器３の帰還抵抗Ｒfを高抵抗と低抵抗とに切り換えによる低雑音増幅器のゲインの周波数特性を示す図である。この結果は、ワークステーションによるシュミュレーションによるものである。図３で、特性High_Rfは帰還抵抗Ｒfが１２００オームの場合の周波数特性を示し、特性Low_Rfは帰還抵抗Ｒfが７００オームの場合の周波数特性を示している。すなわち、帰還抵抗Ｒfを１２００オームの高抵抗から７００オームの低抵抗に切り換えると、図３の特性Low_Rfに示すように、低周波領域でゲインが低下する。低周波領域でのゲイン低下は、低周波領域でのＳ／Ｎ比の劣化の原因となる。
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。従って、本発明の目的とするところは、新規な可変利得増幅器を提供することにある。また、他の本発明の目的とするところは、広帯域で周波数依存性の小さなゲインを持つ可変利得増幅器を提供することにある。
また、本発明の更に他の目的とするところは、広帯域で周波数依存性の小さなゲインを持つ可変利得低雑音増幅器を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうちの代表的なものについて簡単に説明すれば、下記のとおりである。
すなわち、本発明の代表的な半導体集積回路に内蔵された可変利得増幅器の可変利得抵抗帰還増幅器(３)では、負荷抵抗(Ｒc)の抵抗値と帰還抵抗(Ｒf)の抵抗値とは利得制御信号(Gv_Cnt)に応答して協調的に変更される。
言い換えれば、負荷抵抗(Ｒc)の抵抗値が大とされる際には帰還抵抗(Ｒf)の抵抗値は大とされ、負荷抵抗(Ｒc)の抵抗値が小とされる際には帰還抵抗(Ｒf)の抵抗値は小とされる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、新規な可変利得増幅器を提供することができる。更に、広帯域で周波数依存性の小さなゲインを持つ可変利得増幅器を提供することができる。
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔１〕本発明の代表的な実施の形態による半導体集積回路は、増幅トランジスタ(Ｑ2)と、負荷抵抗(Ｒc)と、帰還ボルテージフォロワ(Ｑ3、Ｒ5)と、帰還抵抗(Ｒf)とを含む可変利得抵抗帰還増幅器(３)を具備する。
前記増幅トランジスタ(Ｑ2)のエミッタまたはソースの共通電極は、所定の基準電位(GND)に接続される。
前記増幅トランジスタ(Ｑ2)のベースまたはゲートの入力電極に、入力信号が供給される。
前記増幅トランジスタ(Ｑ2)のコレクタまたはドレインの出力電極と電源電圧(Ｖcc)との間には、前記負荷抵抗(Ｒc)が接続される。
前記増幅トランジスタ(Ｑ2)の前記出力電極には、前記帰還ボルテージフォロワ(Ｑ3、Ｒ5)の入力が接続される。
前記帰還ボルテージフォロワ(Ｑ3、Ｒ5)の出力と前記増幅トランジスタ(Ｑ2)の前記入力電極との間に前記帰還抵抗(Ｒf)が接続される。
前記可変利得抵抗帰還増幅器(３)では、前記負荷抵抗(Ｒc)の抵抗値と前記帰還抵抗(Ｒf)の抵抗値とは利得制御信号(Gv_Cnt)に応答して協調的に変更される。
前記可変利得抵抗帰還増幅器(３)を高ゲインとするための前記利得制御信号(Gv_Cnt)に応答して、前記負荷抵抗(Ｒc)が高負荷抵抗(ＲcH)に制御される際には、前記帰還抵抗(Ｒf)も高帰還抵抗(ＲfH)に制御される。
前記可変利得抵抗帰還増幅器(３)を低ゲインとするための前記利得制御信号(Gv_Cnt)に応答して、前記負荷抵抗(Ｒc)が前記高負荷抵抗(ＲcH)よりも低い低負荷抵抗(ＲcL) に制御される際には、前記帰還抵抗(Ｒf)も前記高帰還抵抗(ＲfH)よりも低い低帰還抵抗(ＲfL)に制御される(図４参照)。
前記実施の形態によれば、可変利得抵抗帰還増幅器(３)を高ゲインとする際に、利得制御信号(Gv_Cnt)に応答して負荷抵抗(Ｒc)が高負荷抵抗(ＲcH)に制御されると伴に帰還抵抗(Ｒf)も高帰還抵抗(ＲfH)に制御される。
従って、抵抗負帰還増幅器３のクローズドループのフィードバック時定数τfb(cl) ≒２πｆ・ＲfＣbe／(１＋ｇmＲc)の分子と分母とが伴に大となり、クローズドループのフィードバック時定数τfb(cl)は略一定となる。その結果、抵抗負帰還増幅器３のクローズドループによる周波数帯域はほとんど変化せず、高周波数領域でのゲインは低下することはない。また、帰還抵抗Ｒfが高抵抗とされることによって、低周波数領域での負帰還量が低下して、低周波数領域でのゲインが増大される。
また前記実施の形態によれば、可変利得抵抗帰還増幅器(３)を低ゲインとする際に、利得制御信号(Gv_Cnt)に応答して負荷抵抗(Ｒc)が低負荷抵抗(ＲcL)に制御されると伴に帰還抵抗(Ｒf)も低帰還抵抗(ＲfL)に制御される。
従って、帰還抵抗(Ｒf)が低帰還抵抗(ＲfL)とされることによって、低周波数領域での負帰還量が増加して、低周波数領域でのゲインが低下される。また、負荷抵抗(Ｒc)を低負荷抵抗(ＲcL)とすることによって、クローズドループのフィードバック時定数τfb(cl)の式の分子と分母とが伴に小となり、クローズドループのフィードバック時定数τfb(cl)は略一定となる。その結果、可変利得抵抗帰還増幅器(３)のクローズドループによる周波数帯域はほとんど変化せず、高周波数領域でのゲインは更にそれ以上に低下することはない。
また前記実施の形態によれば、前記増幅トランジスタ(Ｑ2)の前記出力電極に前記帰還ボルテージフォロワ(Ｑ3、Ｒ5)の入力が接続され、前記帰還ボルテージフォロワ(Ｑ3、Ｒ5)の出力と前記増幅トランジスタ(Ｑ2)の前記入力電極との間に前記帰還抵抗(Ｒf)が接続されている。
従って、前記帰還ボルテージフォロワ(Ｑ3、Ｒ5)によって、負荷抵抗(Ｒc)の抵抗値の制御による可変利得抵抗帰還増幅器(３)のオープンループゲイン制御と帰還抵抗(Ｒf)の抵抗値の制御による可変利得抵抗帰還増幅器(３)の負帰還量制御との独立性を確保することが可能となる。
本発明の好適な実施の形態では、前記増幅トランジスタ(Ｑ2)の前記入力電極に供給される前記入力信号は略３ＧＨｚから略１０ＧＨｚの周波数帯域を少なくとも含むものである。
本発明のより好適な実施の形態では、前記増幅トランジスタ(Ｑ2)はエミッタ接地バイポーラトランジスタであり、前記帰還ボルテージフォロワはエミッタフォロワバイポーラトランジスタ(Ｑ3)を含むものである。
本発明の更に好適な実施の形態では、前記エミッタ接地バイポーラトランジスタと前記エミッタフォロワバイポーラトランジスタとはそれぞれシリコンゲルマニウム(ＳｉＧｅ)ヘテロバイポーラトランジスタである。
本発明の他のより好適な実施の形態では、前記増幅トランジスタ(Ｑ2)はソース接地電界効果トランジスタであり、前記帰還ボルテージフォロワはソースフォロワ電界効果トランジスタ(Ｑ3)を含むものである。
本発明の他の更に好適な実施の形態では、前記ソース接地電界効果トランジスタと前記ソースフォロワ電界効果トランジスタとはそれぞれＭＯＳトランジスタである。
本発明の具体的な実施の形態では、前記高負荷抵抗(ＲcH)の自乗の抵抗値と前記高帰還抵抗(ＲfH) の抵抗値とは略比例するものであり、前記低負荷抵抗(ＲcL) の自乗の抵抗値と前記低帰還抵抗(ＲfL)の抵抗値とは略比例するものである。
〔２〕本発明の別の観点の代表的な実施の形態による半導体集積回路は、整合回路(１)と、増幅トランジスタ(Ｑ2)と負荷抵抗(Ｒc)と帰還ボルテージフォロワ(Ｑ3、Ｒ5)と帰還抵抗(Ｒf)とを含む可変利得抵抗帰還増幅器(３)とを具備する。
前記整合回路(１)には、無線システムの受信機のアンテナで受信されたＲＦ入力信号が供給される。
前記増幅トランジスタ(Ｑ2)のエミッタまたはソースの共通電極は、所定の基準電位(GND)に接続される。
前記増幅トランジスタ(Ｑ2)のベースまたはゲートの入力電極に、前記整合回路(１)からの出力信号が供給される。
前記増幅トランジスタ(Ｑ2)のコレクタまたはドレインの出力電極と電源電圧(Ｖcc)との間には、前記負荷抵抗(Ｒc)が接続される。
前記増幅トランジスタ(Ｑ2)の前記出力電極には、前記帰還ボルテージフォロワ(Ｑ3、Ｒ5)の入力が接続される。
前記帰還ボルテージフォロワ(Ｑ3、Ｒ5)の出力と前記増幅トランジスタ(Ｑ2)の前記入力電極との間に前記帰還抵抗(Ｒf)が接続される。
前記可変利得抵抗帰還増幅器(３)では、前記負荷抵抗(Ｒc)の抵抗値と前記帰還抵抗(Ｒf)の抵抗値とは利得制御信号(Gv_Cnt)に応答して協調的に変更される。
前記可変利得抵抗帰還増幅器(３)を高ゲインとするための前記利得制御信号(Gv_Cnt)に応答して、前記負荷抵抗(Ｒc)が高負荷抵抗(ＲcH)に制御される際には、前記帰還抵抗(Ｒf)も高帰還抵抗(ＲfH)に制御される。
前記可変利得抵抗帰還増幅器(３)を低ゲインとするための前記利得制御信号(Gv_Cnt)に応答して、前記負荷抵抗(Ｒc)が前記高負荷抵抗(ＲcH)よりも低い低負荷抵抗(ＲcL) に制御される際には、前記帰還抵抗(Ｒf)も前記高帰還抵抗(ＲfH)よりも低い低帰還抵抗(ＲfL) に制御される(図４参照)。
本発明の好適な実施の形態では、前記整合回路(１)はベースにベースバイアス電圧が印加されエミッタに前記アンテナで受信された前記ＲＦ入力信号が供給されるベース接地バイポーラトランジスタ(Ｑ1)を含む。
前記整合回路(１)の前記ベース接地バイポーラトランジスタ(Ｑ1)の前記エミッタに供給される前記ＲＦ入力信号は、略３ＧＨｚから略１０ＧＨｚの周波数帯域を少なくとも含むウルトラワイドバンドＲＦ入力信号である。
本発明のより好適な実施の形態では、前記増幅トランジスタ(Ｑ2)はエミッタ接地バイポーラトランジスタであり、前記帰還ボルテージフォロワはエミッタフォロワバイポーラトランジスタ(Ｑ3)を含むものである。
本発明の更に好適な実施の形態では、前記ベース接地バイポーラトランジスタと前記エミッタ接地バイポーラトランジスタと前記エミッタフォロワバイポーラトランジスタとはそれぞれシリコンゲルマニウム(ＳｉＧｅ)ヘテロバイポーラトランジスタである。
本発明の他のより好適な実施の形態では、前記増幅トランジスタ(Ｑ2)はソース接地電界効果トランジスタであり、前記帰還ボルテージフォロワはソースフォロワ電界効果トランジスタ(Ｑ3)を含むものである。
本発明の他の更に好適な実施の形態では、前記ソース接地電界効果トランジスタと前記ソースフォロワ電界効果トランジスタとはそれぞれＭＯＳトランジスタである。
本発明の具体的な実施の形態では、前記高負荷抵抗(ＲcH)の自乗の抵抗値と前記高帰還抵抗(ＲfH) の抵抗値とは略比例するものであり、前記低負荷抵抗(ＲcL) の自乗の抵抗値と前記低帰還抵抗(ＲfL)の抵抗値とは略比例するものである。
本発明のより具体的な実施の形態による半導体集積回路は、出力ボルテージフォロワ(４)と、受信ミキサ(４５)と、ベースバンド信号処理ニユット(５１)と、受信信号強度インディケータ(４８)とを更に具備する。
前記出力ボルテージフォロワ(４)には、前記可変利得抵抗帰還増幅器(３)の出力信号が供給される。
前記受信ミキサ(４５)には、出力ボルテージフォロワ(４) の出力信号(OUT)が供給される。
前記ベースバンド信号処理ニユット(５１)には、前記受信ミキサ(４５)からの受信ベースバンド信号が供給される。
前記受信信号強度インディケータ(４８)に前記受信ミキサ(４５)からの前記受信ベースバンド信号が供給されることにより、前記受信信号強度インディケータ(４８)から前記可変利得抵抗帰還増幅器(３)に供給される前記利得制御信号(Gv_Cnt)が生成される(図１２参照)。
本発明の他のより具体的な実施の形態による半導体集積回路では、前記出力ボルテージフォロワ(４)は出力エミッタフォロワバイポーラトランジスタ(Ｑ4)を含む。
本発明の最も具体的な実施の形態による半導体集積回路では、前記出力エミッタフォロワバイポーラトランジスタ(Ｑ4)もシリコンゲルマニウム(ＳｉＧｅ)ヘテロバイポーラトランジスタである。
本発明の更に他のより具体的な実施の形態による半導体集積回路では、前記出力ボルテージフォロワ(４)は出力ソースフォロワ電界効果トランジスタ(Ｑ4)を含む。
本発明の最も具体的な実施の形態による半導体集積回路では、前記出力ソースフォロワ電界効果トランジスタ(Ｑ4)もＭＯＳトランジスタである。
《実施の形態の説明》
次に、実施の形態について更に詳述する。
《ＭＢ・ＯＦＤＭ対応の低雑音増幅器の構成》
図４は、本発明の１つの実施の形態による半導体集積回路(IC)１０に構成された低雑音増幅器を示す図である。図４の低雑音増幅器は、図１の低雑音増幅器と同様にベース接地入力段からなる整合回路(MC) ２、可変利得抵抗帰還増幅器(FA)３、出力エミッタフォロワ(EA)４を含むと伴に、バイアス回路(BC) １を含んでいる。
整合回路２のベース接地トランジスタＱ1のエミッタには、入力端子INと結合容量Ｃ1を介して無線システムの受信機のアンテナで受信されたＲＦ入力信号が供給される。このベース接地トランジスタのエミッタＱ1は、１個目のインダクタであるエミッタバイアスインダクタＬ1とＣＲ並列回路Ｃ2、Ｒ3とを介して接地電圧ＧＮＤに接続されている。
このＲＦ入力信号は、３４３２ＭＨｚを中心周波数として５２８ＭＨｚの帯域幅を有する第１のサブバンドから１０２９６ＭＨｚを中心周波数として５２８ＭＨｚの帯域幅を有する第１４のサブバンドまでのいずれかのバンドのＵＷＢ周波数信号である。尚、結合容量Ｃ1は５pFの容量値に設定され、エミッタバイアスインダクタＬ1は５nHのインダクタンスに設定され、ＣＲ並列回路の容量Ｃ2と抵抗Ｒ3とは５pFの容量値と４００オームの抵抗値とにそれぞれ設定されている。ＲＦ周波数帯域でのエミッタバイアスインダクタＬ1の高いインピーダンスは、入力端子INに供給されるＲＦ入力信号のうち接地電圧ＧＮＤに漏洩するＲＦリーク成分を低減する。
ベース接地トランジスタのベースＱ1には、２個目のインダクタであるベース終端インダクタＬ2を介してベースバイアス電圧が印加される。ベース終端インダクタＬ2は０．３nHのインダクタンスに設定され、ベースバイアス電圧は１．６６ボルトに設定されている。
ベースバイアス電圧は、バイアス回路１で電源電圧Ｖccと接地電圧ＧＮＤとの間に直列接続されたバイアス抵抗Ｒ1、Ｒ2の接続ノードから生成される。ベース終端インダクタＬ2とベース接地トランジスタＱ1のベース入力容量Ｃ1との積で決定される共振周波数まで、ベース終端インダクタＬ2の増加により整合回路２のベース接地入力段のゲインが増加する。このゲインの増加によって、入力換算雑音電圧が減少して、雑音指数が改善される。
この低雑音増幅器の２段目のゲインステージは、エミッタ接地トランジスタＱ2とコレクタ負荷抵抗Ｒcと帰還エミッタフォロワトランジスタＱ3と帰還抵抗Ｒfとからなる可変利得抵抗帰還増幅器３で構成されている。可変利得抵抗帰還増幅器３の増幅信号は、トランジスタＱ4とエミッタ抵抗Ｒ6とで構成された出力エミッタフォロワ４を介して出力端子OUTに伝達される。この低雑音増幅器のトランジスタＱ1〜Ｑ4は、遮断周波数ｆＴが略９０ＭＨｚのＳｉＧｅへテロバイポーラトランジスタで構成されている。尚、エミッタバイアスインダクタＬ1とベース終端インダクタＬ2とは、ＳｉＧｅへテロバイポーラトランジスタが構成された半導体集積回路の上のオン・チップ・スパイラル・インダクタによりそれぞれ構成されている。
図４の半導体集積回路１０に構成された低雑音増幅器では、半導体集積回路１０の制御入力端子に供給される利得制御信号Gv_Cntによってコレクタ負荷抵抗Ｒcの抵抗値と帰還抵抗Ｒfの抵抗値とは協調的に変更される。
すなわち、ローレベルの利得制御信号Gv_Cntによってコレクタ負荷抵抗Ｒcの抵抗値が大とされる際には帰還抵抗Ｒfの抵抗値は大とされ、ハイレベルの利得制御信号Gv_Cntによってコレクタ負荷抵抗Ｒcの抵抗値が小とされる際には帰還抵抗Ｒfの抵抗値は小とされる。コレクタ負荷抵抗Ｒcの大きな抵抗値と小さな抵抗値とは３００オームと２２０オームとにそれぞれ設定され、帰還抵抗Ｒfの大きな抵抗値と小さな抵抗値とは１２００オームと７００オームとにそれぞれ設定されている。大きな抵抗値と小さな抵抗値とに制御されるコレクタ負荷抵抗Ｒcと帰還抵抗Ｒfとは、例えば図１０のように構成されることができる。
図１０は、図４の半導体集積回路１０に構成された低雑音増幅器のコレクタ負荷抵抗Ｒcと帰還抵抗Ｒfとに使用される可変抵抗器の構成を示す図である。
図１０に示すように、可変抵抗器の一方の端子Ｔ1と他方の端子Ｔ2との間に第１抵抗Ｒ10が接続され、これらの端子間に第２抵抗Ｒ11とＣＭＯＳアナログスイッチとが直列に接続されている。このＣＭＯＳアナログスイッチは、それぞれ小さなオン抵抗に設定されたNチャンネルMOSトランジスタＱn1とPチャンネルMOSトランジスタＱp1との並列接続により構成されている。
ＣＭＯＳアナログスイッチのNチャンネルMOSトランジスタＱn1のゲートは制御入力端子Ｔcの制御信号により直接駆動され、ＣＭＯＳアナログスイッチのPチャンネルMOSトランジスタＱp1のゲートは制御入力端子Ｔcの制御信号が入力に供給されたインバータの反転出力信号により駆動される。
制御入力端子Ｔcの制御信号がローレベルの場合にはＣＭＯＳアナログスイッチはオフとされ、可変抵抗器の一方の端子Ｔ1と他方の端子Ｔ2との間の抵抗は第１抵抗Ｒ10により高抵抗とされる。
制御入力端子Ｔcの制御信号がハイレベルの場合にはＣＭＯＳアナログスイッチはオンとされ、可変抵抗器の一方の端子Ｔ1と他方の端子Ｔ2との間の抵抗は第１抵抗Ｒ10と第２抵抗Ｒ12との並列接続により低抵抗とされる。尚、インバータは、電源電圧Ｖccと接地電圧GNDとの間に直列接続されたPチャンネルMOSトランジスタＱp2とNチャンネルMOSトランジスタＱn2とからなるＣＭＯＳインバータである。
上述したように図４の半導体集積回路１０に構成された低雑音増幅器では、半導体集積回路１０の制御入力端子に供給される利得制御信号Gv_Cntによってコレクタ負荷抵抗Ｒcの抵抗値と帰還抵抗Ｒfの抵抗値とは協調的に変更される。
すなわち、ローレベルの利得制御信号Gv_Cntによってコレクタ負荷抵抗Ｒcの抵抗値が３００オームと大とされる際には、帰還抵抗Ｒfの抵抗値は１２００オームと大とされる。また、ハイレベルの利得制御信号Gv_Cntによってコレクタ負荷抵抗Ｒcの抵抗値が２２０オームと小とされる際には、帰還抵抗Ｒfの抵抗値は７００オームと小とされる。
また、ローレベルの利得制御信号Gv_Cntによってコレクタ負荷抵抗Ｒcの抵抗値と帰還抵抗Ｒfの抵抗値とが伴に大とされる際には、低雑音増幅器は高ゲインの状態に制御される。ハイレベルの利得制御信号Gv_Cntによってコレクタ負荷抵抗Ｒcの抵抗値と帰還抵抗Ｒfの抵抗値とが伴に小とされる際には、低雑音増幅器は低ゲインの状態に制御される。
《低雑音増幅器のゲインの周波数特性》
図５は、図４の半導体集積回路１０に構成された低雑音増幅器のゲインの値が利得制御信号Gv_Cntによって大きな状態と小さな状態との間で変化される際の周波数特性を示す図である。この結果も、ワークステーションによるシュミュレーションによるものである。
図５の特性High_Rc & High_Rfは大きな抵抗の３００オームのコレクタ負荷抵抗Ｒcと大きな抵抗の１２００オームの帰還抵抗Ｒfとによる高ゲインの状態の周波数特性であり、図５の特性High_Rc & High_Rfは図２の特性High_Rcと図４の特性High_Rfとに対応している。図５の特性High_Rc & High_Rfは、３dBダウンの周波数帯域が略１ＧＨｚから略２２．５ＧＨｚと超広帯域であり、また略５ＧＨｚから略１７ＧＨｚまで略フラットである高ゲインの極めて良好な周波数特性を示している。
図５の特性Low_Rc & Low_Rfは小さな抵抗の２２０オームのコレクタ負荷抵抗Ｒcと小さな抵抗の７００オームの帰還抵抗Ｒfとによる低ゲインの状態の周波数特性である。図５の特性Low_Rc & Low_Rfは、３dBダウンの周波数帯域が略１ＧＨｚから略２４ＧＨｚと超広帯域であり、また略５ＧＨｚから略１７ＧＨｚまで略フラットである低ゲインの極めて良好な周波数特性を示している。
それに対して、図５にはコレクタ負荷抵抗Ｒcを小さな抵抗の２２０オームとし帰還抵抗Ｒfを大きな抵抗の１２００オームとした場合の特性Low_Rc & High_Rfとコレクタ負荷抵抗Ｒcを大きな抵抗の３００オームとし帰還抵抗Ｒfを小さな抵抗の７００オームとした場合の特性High_Rc & Low_Rfとが示されている。
図５の特性Low_Rc & High_Rfは、３dBダウンの周波数帯域が略１ＧＨｚから略１９ＧＨｚと比較的に狭帯域であり、特に略５ＧＨｚ以上の周波数領域でのゲイン低下が大きいことが理解できる。尚、図５の特性Low_Rc & High_Rfは、図２の特性Low_Rcに対応している。図５の特性High_Rc & Low_Rfは、３dBダウンの周波数帯域が略２ＧＨｚから略２３．５ＧＨｚと比較的に広帯域であるが、特に略１８ＧＨｚ以下の周波数領域でのゲイン低下が大きいことが理解できる。尚、図５の特性High_Rc & Low_Rfは、図４の特性Low_Rfに対応している。
図６も、図４の半導体集積回路１０に構成された低雑音増幅器のゲインの値が利得制御信号Gv_Cntによって大きな状態と小さな状態との間で変化される際の周波数特性を示す図である。
しかし、図６は、結果を再現しやすいように、ワークステーションではなくパーソナルコンピュータを用い、トランジスタモデルを簡略化してシュミュレーションした結果を示す図である。図６に示したゲインの周波数依存性の大きさは図５に示したゲインの周波数依存性の大きさよりも小さいが、傾向は全く同一である。
図５に示すように、コレクタ負荷抵抗Ｒcを低抵抗とし帰還抵抗Ｒfを高抵抗とした場合の特性Low_Rc & High_Rfが高周波数領域でゲインが低下して、コレクタ負荷抵抗Ｒcを高抵抗とし帰還抵抗Ｒfを低抵抗とした場合の特性High_Rc & Low_Rfが低周波数領域でゲインが増大するのは、下記のように説明される。
《ゲインの周波数依存性のメカニズム》
良く知られているように、伝達関数Ｈ(s)のフィードフォワードと伝達関数Ｇ(s)のフィードバックとからなる負帰還システムのクローズドループ伝達関数は、Ｈ(s)／(１＋Ｈ(s) Ｇ(s))のように、フィードフォワード伝達関数Ｈ(s)を(１＋Ｈ(s) Ｇ(s))で割算したものとなる。
図４の半導体集積回路１０に構成された低雑音増幅器の抵抗負帰還増幅器３のフィードフォワード伝達関数Ｈ(s)は、ｇmＲcとなる。ｇmはエミッタ接地トランジスタＱ2のベース・エミッタ電圧Vｂｅの変化に対するコレクタ電流Ｉcの変化の比ΔＩc／ΔVｂｅのコンダクタンスであり、Ｒcはエミッタ接地トランジスタＱ2のコレクタ負荷抵抗Ｒcの抵抗値である。直流動作領域から低周波数動作領域での抵抗負帰還増幅器３のフィードバック伝達関数Ｇ(s)は、Ｇ(s)≒１である。これは、この動作周波数領域では、帰還抵抗Ｒfのインピーダンスよりも、エミッタ接地トランジスタＱ2のベース・エミッタ容量Ｃbe(略５０fF)のインピーダンスが極めて大きいためである。
一方、図４の半導体集積回路１０に構成された低雑音増幅器の抵抗負帰還増幅器３のオープンループのフィードバック時定数τfb(op)は、τfb(op)≒２π・ＲfＣbeとなる。従って、低雑音増幅器の抵抗負帰還増幅器３のクローズドループのフィードバック時定数τfb(cl)は、τfb(cl)= τfb(op)／(１＋Ｈ(s) Ｇ(s))となる。
従って、抵抗負帰還増幅器３のクローズドループのフィードバック時定数τfb(cl)は、次のようになる。
τfb(cl) ≒２π・ＲfＣbe／(１＋ｇmＲc) …(1)式
図５の特性Low_Rc & High_Rfに示すように、コレクタ負荷抵抗Ｒcを低抵抗とし帰還抵抗Ｒfを高抵抗とすることよって、上記(1)式の分子と分母とがそれぞれ大と小となり、上記(1)式で与えられるクローズドループのフィードバック時定数τfb(cl)は大きくなる。その結果、抵抗負帰還増幅器３のクローズドループによる周波数帯域が小さくなり、高周波数領域でのゲインが低下する。しかし、帰還抵抗Ｒfが高抵抗とされることによって、低周波数領域での負帰還量が低下して、低周波数領域でのゲインが増大する。
図５の特性High_Rc & Low_Rfに示すように、コレクタ負荷抵抗Ｒcを高抵抗とし帰還抵抗Ｒfを低抵抗とすることよって、上記(1)式の分子と分母とがそれぞれ小と大となり、上記(1)式で与えられるクローズドループのフィードバック時定数τfb(cl)は小さくなる。その結果、抵抗負帰還増幅器３のクローズドループによる周波数帯域が大きくなり、高周波数領域でのゲインが増加する。しかし、帰還抵抗Ｒfが低抵抗とされることによって、低周波数領域での負帰還量が増大して、低周波数領域でのゲインが低下する。
図５の特性High_Rc & High_Rfに示すように、コレクタ負荷抵抗Ｒcを高抵抗とすることによって、抵抗負帰還増幅器３のオープンループのゲインが増加する。また、コレクタ負荷抵抗Ｒcを高抵抗とし帰還抵抗Ｒfを高抵抗とすることよって、上記(1)式の分子と分母とが伴に大となり、上記(1)式で与えられるクローズドループのフィードバック時定数τfb(cl)は略一定となる。その結果、抵抗負帰還増幅器３のクローズドループによる周波数帯域はほとんど変化せず、高周波数領域でのゲインは低下することはない。また、帰還抵抗Ｒfが高抵抗とされることによって、低周波数領域での負帰還量が低下して、低周波数領域でのゲインが増大される。
図５の特性Low_Rc & Low_Rfに示すように、帰還抵抗Ｒfが低抵抗とされることによって、低周波数領域での負帰還量が増加して、低周波数領域でのゲインが低下される。また、コレクタ負荷抵抗Ｒcを低抵抗とすることによって、上記(1)式の分子と分母とが伴に小となり、上記(1)式で与えられるクローズドループのフィードバック時定数τfb(cl)は略一定となる。その結果、抵抗負帰還増幅器３のクローズドループによる周波数帯域はほとんど変化せず、高周波数領域でのゲインは更にそれ以上に低下することはない。
尚、３００オームの高コレクタ抵抗ＲcHと１２００オームの高帰還抵抗ＲfHとの間と、２２０オームの低コレクタ抵抗ＲcLと７００オームの低帰還抵抗ＲfLとの間には、それぞれ次の関係が成立している。
ＲcH 2=αH・ＲfH …(2)式
ＲcL 2=αL・ＲfL …(3)式
実際に、数値を代入すると、αH=９００００／１２００＝７５となり、αL=４８４００／７００=６９．１４となるので、
αH≒αL …(4)式
の関係が成立している。この関係式は、フィードバック時定数τfb(cl)の近似式である(1)式より導出したものではなく、図４の回路の寄生素子を含めた複雑な伝達関数式についてシュミュレーションを行い、より高精度に算出したものである。近似式(1)に従ってRcとRfとの比を一定とするより、式(2)、式(3)、および式(4)に従って高ゲイン時と低現時のそれぞれの抵抗値を設計する方が、高ゲイン時と低ゲイン時のそれぞれの状態で略フラットなゲインとなる周波数範囲を拡大することができる。
《他の構成の低雑音増幅器の構成》
図７は、本発明の他の１つの実施の形態による半導体集積回路(IC)１０に構成された低雑音増幅器を示す図である。図７の低雑音増幅器の図４の低雑音増幅器と相違するのは、図４の可変利得抵抗帰還増幅器３の帰還エミッタフォロワトランジスタＱ3が図７では差動対トランジスタＱ3A、Ｑ3B、負荷抵抗Ｒ7、バッファトランジスタＱ3Cで構成された帰還ボルテージフォロワに置換されていることである。
《他の構成の低雑音増幅器のゲインの周波数特性》
図８は、図７の半導体集積回路１０に構成された低雑音増幅器のゲインの周波数特性を示す図である。この結果も、パーソナルコンピュータによるシュミュレーションによるものである。図７の低雑音増幅器は帰還回路が高性能帰還ボルテージフォロワ(Ｑ3A、Ｑ3B、Ｒ7、Ｑ3C)で構成されているので、図８のゲインの周波数依存性は図６のゲインの周波数依存性よりも小さくなっているが、傾向は全く同一である。
《更に他の構成の低雑音増幅器の構成》
図９は、本発明の他の１つの実施の形態による半導体集積回路(IC)１０に構成された低雑音増幅器を示す図である。図９の低雑音増幅器が図４の低雑音増幅器と相違するのは、図４の可変利得抵抗帰還増幅器３の帰還エミッタフォロワトランジスタＱ3を省略し、トランジスタＱ2の出力電極と帰還抵抗Ｒｆとを接続していることである。本構成では、トランジスタＱ3の消費する電流を削減できるため消費電力を低減することができる。一方、Ｑ2の出力電極の寄生容量と帰還抵抗Ｒfとの間でボルテージフォロワによる分離ができないため、フィードバック時定数τfb(cl)はＱ2の出力電極の寄生容量による時定数の追加により増大する。そのため図４の回路構成と比較して図６に示した略フラットな周波数範囲がより低い周波数の範囲へと狭くなるが、抵抗制御による効果はやはり図６の傾向と同一となる。
図１１は、本発明の更に他の１つの実施の形態による半導体集積回路(IC)１０に構成された低雑音増幅器を示す図である。図１１の低雑音増幅器の図４の低雑音増幅器と相違するのは、図４の可変利得抵抗帰還増幅器３と出力エミッタフォロワ４のＳｉＧｅへテロバイポーラトランジスタで構成されたトランジスタＱ2〜Ｑ4がNチャンネルMOSトランジスタに置換されていることである。尚、このNチャンネルMOSトランジスタは、ＣＭＯＳのＮチャンネル型MOSトランジスタを用いることができる。
図１１の低雑音増幅器においても、整合回路２は良好な雑音指数性能を得るためにＳｉＧｅへテロバイポーラトランジスタで構成されたベース接地トランジスタＱ1が使用されている。若干の雑音指数性能の劣化を許容する場合には、整合回路２のベース接地トランジスタＱ1はNチャンネルMOSトランジスタによるゲート接地MOSトランジスタに置換されることも可能である。
《ＭＢ・ＯＦＤＭ対応のＵＷＢ通信システムの構成》
図１２は、本発明の更に他の１つの実施の形態によるマルチバンド(ＭＢ)の直交周波数分割多重(ＯＦＤＭ)対応のＵＷＢ通信システムの構成を示す図である。
図１３は、ＭＢ・ＯＦＤＭ方式を採用したＵＷＢ無線通信システムの周波数配置を示す図である。図１３に示すようにＵＷＢ周波数は、３４３２ＭＨｚを中心周波数とし５２８ＭＨｚの帯域幅を有する第１のサブバンドから、１０２９６ＭＨｚを中心周波数とする同じく５２８ＭＨｚの帯域幅を有する第１４のサブバンドまで分割されている。
これらの１５個のサブバンドは３つのサブバンド毎にグループ化され、第１から第３、第４から第６、第７から第９、第１０から第１２、そして第１３と第１４で形成する５グループで構成される。各サブバンドの中心周波数は、低い周波数から順に、３４３２、３９６０、４４８８、５０１６、５５４４、６０７２、６６００、７１２８、７６５６、８１８４、８７１２、９２４０、９７６８、１０２９６(単位：ＭＨｚ)である。
この１５個のサブバンドのいずれか１個のサブバンドのＲＦ信号が、図１２のＭＢ・ＯＦＤＭ対応のＵＷＢ通信システムのアンテナ(ANT)４１によって受信される。アンテナ４１は、送受信の切り換えのスイッチスイッチ(SW)４２を介して送受信信号処理のための半導体集積回路５２に接続される。
スイッチ４２は、受信時には受信信号入力端子RXinとアンテナ４１とを接続して、送信時には送信信号出力端子TXoutとアンテナ４１とを接続する。スイッチ４２は、このように送信信号と受信信号を分別してアンテナ４１と受信信号入力端子RXinと送信信号出力端子TXoutを適切に結合させるデュプレクサで構成される。
図１２の半導体集積回路５２は、受信系システムとして、可変利得広帯域低雑音増幅器(LNA)４３、ダウンコンバートミキサ(MIX)４５、受信アナログベースバンド回路(RxBB)４９を含んでいる。可変利得広帯域低雑音増幅器４３は、図４、図７、図９、図１１のいずれかの低雑音増幅器が使用される。可変利得広帯域低雑音増幅器４３は、スイッチ４２から受信信号入力端子(RXin)に供給されるＲＦ受信入力信号を増幅する。
すなわち、アンテナ４１で受信されたＲＦ受信入力信号は、スイッチ４２を介して低雑音増幅器４３に供給される。低雑音増幅器４３によって、供給されたＲＦ受信入力信号は可能な限り低雑音かつ線形に増幅される。ダウンコンバートミキサ４５で可変利得広帯域低雑音増幅器４３からのＲＦ受信増幅信号と局部発振器４６からの受信ローカル信号とが混合されることによって、ダウンコンバートミキサ４５から受信アナログベースバンド信号が生成される。
受信アナログベースバンド回路４９は、受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するＡ／Ｄ変換器を含む。受信アナログベースバンド回路４９のＡ／Ｄ変換器で変換された受信ディジタルベースバンド信号はディジタルベースバンド信号処理ユニット５１にて処理されて、受信信号出力端子RXoutから受信信号が生成される。この処理は、クォドラチャー位相シフトキィーイング(ＱＰＳＫ)や直交周波数分割多重(ＯＦＤＭ)などの所定の変復調方式に従う復調処理である。
図１２の半導体集積回路５２は、送受信のためのディジタルベースバンド信号処理ユニット(DSP)５１と局部発振器(LO)４６とを含んでいる。半導体集積回路５２は、送信系システムとして、送信アナログベースバンド回路(TxBB)５０、アップコンバートミキサ(MIX)４７、送信ＲＦ電力増幅器(PA)４４を含んでいる。また、半導体集積回路５２は、受信信号強度インディケータ(RSSI)４８を含んでいる。
送信時には、ディジタルベースバンド信号処理ユニット５１により、送信信号入力端子TXinに供給される送信信号は所定の変復調方式で変調されることによって、受信ディジタルベースバンド信号が生成される。ディジタルベースバンド信号処理ユニット５１にて生成される受信ディジタルベースバンド信号は、送信アナログベースバンド回路５０のＤ／Ａ変換器によって受信アナログベースバンド信号に変換される。アップコンバートミキサ４７で送信アナログベースバンド回路５０からの送信アナログベースバンド信号と局部発振器４６からの送信ローカル信号とが混合されることによって、アップコンバートミキサ４７からＲＦ受信信号が生成される。アップコンバートミキサ４７からのＲＦ受信信号は、送信ＲＦ電力増幅器４４で増幅され、送信ＲＦ電力増幅器４４からのＲＦ送信増幅信号は送信信号出力端子TXoutとスイッチ４２とを介してアンテナ４１に供給される。
図１２のＭＢ・ＯＦＤＭ対応のＵＷＢ通信システムの受信動作では、受信信号強度インディケータ(RSSI)４８はダウンコンバートミキサ４５の受信アナログベースバンド信号からＲＦ受信入力信号強度を測定して、その測定値はディジタルベースバンド信号処理ユニット５１に供給される。この測定値に応答してディジタルベースバンド信号処理ユニット５１は、受信系システムの可変利得広帯域低雑音増幅器４３のための利得制御信号Gv_Cntを生成して可変利得広帯域低雑音増幅器４３に供給する。
受信信号強度インディケータ４８による測定値が弱信号強度の場合には、ディジタルベースバンド信号処理ユニット５１はローレベルの利得制御信号Gv_Cntを可変利得広帯域低雑音増幅器４３に供給する。その結果、ローレベルの利得制御信号Gv_Cntによって、可変利得広帯域低雑音増幅器４３のコレクタ負荷抵抗Ｒcが３００オームと大とされ、帰還抵抗Ｒfも１２００オームと大とされる。このようにして、可変利得広帯域低雑音増幅器４３は、高ゲインの状態に制御される。
受信信号強度インディケータ４８による測定値が強信号強度の場合には、ディジタルベースバンド信号処理ユニット５１はハイレベルの利得制御信号Gv_Cntを可変利得広帯域低雑音増幅器４３に供給する。その結果、ハイレベルの利得制御信号Gv_Cntによって、可変利得広帯域低雑音増幅器４３のコレクタ負荷抵抗Ｒcが２２０オームと小とされ、帰還抵抗Ｒfは７００オームと小とされる。
このようにして、可変利得広帯域低雑音増幅器４３は、低ゲインの状態に制御される。従って、強信号強度の場合の可変利得広帯域低雑音増幅器４３の波形クリップによる波形歪を、低減することができる。また、可変利得広帯域低雑音増幅器４３のゲインを高・低に制御する際に、ゲインの周波数依存性を低減することができる。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、本発明の広帯域可変増幅器は、光ファイバー受信機のトランスインピーダンス増幅器にも適用することができる。光ファイバー受信機では、ファイバーからの受信された光は逆バイアスのフォト・ダイオードによって電流に変換される。
この変換電流は、トランスインピーダンス増幅器によって電圧に変換される際に電圧増幅することができる。このトランスインピーダンス増幅器は、可変利得増幅器を介してピーク検出器に供給される。このトランスインピーダンス増幅器や可変利得増幅器として、本発明の広帯域可変増幅器を応用することが可能である。
ただし、光ファイバー受信機では、アンテナが存在しないので、アンテナとの整合のための整合回路２は不必要である。すなわち、光ファイバー受信機では、図４、図７、図９、図１１のいずれの低雑音増幅器においても、整合回路２は省略され、フォト・ダイオードの変換電流が可変利得抵抗帰還増幅器３のエミッタ接地トランジスタＱ2のベース端子に供給されることができる。
データ転送速度が２０Gb/s以上の光ファイバー受信機のトランスインピーダンス増幅器や可変利得増幅器としては、周波数帯域幅は２０ＧＨｚ以上の広帯域が必要とされる。このような２０ＧＨｚ以上の周波数帯域幅を持つトランスインピーダンス増幅器や可変利得増幅器として、本発明の広帯域可変増幅器が利用することができる。
また、本発明の広帯域可変増幅器は、ＭＢ・ＯＦＤＭ対応のＵＷＢ通信システム以外の無線ＬＡＮ等の各種のＲＦ線通信回路や、シリアル型有線通信回路等にも適用することができる。
更に、本発明の広帯域可変低雑音増幅器のコレクタ負荷抵抗Ｒcと帰還抵抗Ｒfとに使用される可変抵抗器は、１ビットの制御信号のローレベルとハイレベルとで高抵抗と低抵抗とに２段階で制御される以外にも、マルチビットの制御信号によってマルチバリューで抵抗値が制御されるようにしても良い。
図１は本発明者等による本発明に先立って検討された半導体集積回路に構成された低雑音増幅器を示す図である。 図２は、図１の低雑音増幅器のエミッタ接地トランジスタのコレクタ負荷抵抗を高抵抗と低抵抗とに切り換えによる低雑音増幅器のゲインの周波数特性を示す図である。 図３は、図１の可変利得抵抗帰還増幅器の帰還抵抗を高抵抗と低抵抗とに切り換えによる低雑音増幅器のゲインの周波数特性を示す図である。 図４は、本発明の１つの実施の形態による半導体集積回路に構成された低雑音増幅器を示す図である。 図５は、図４の半導体集積回路に構成された低雑音増幅器のゲインの値が利得制御信号によって大きな状態と小さな状態との間で変化される際の周波数特性を示す図である。 図６も、図４の半導体集積回路に構成された低雑音増幅器のゲインの値が利得制御信号によって大きな状態と小さな状態との間で変化される際の周波数特性を示す図である。 図７は、本発明の他の１つの実施の形態による半導体集積回路に構成された低雑音増幅器を示す図である。 図８は、図７の半導体集積回路に構成された低雑音増幅器のゲインの周波数特性を示す図である。 図９は、本発明の他の１つの実施の形態による半導体集積回路に構成された低雑音増幅器を示す図である。 図１０は、図４の半導体集積回路に構成された低雑音増幅器のコレクタ負荷抵抗Ｒcと帰還抵抗Ｒfとに使用される可変抵抗器の構成を示す図である。 図１１は、本発明の更に他の１つの実施の形態による半導体集積回路に構成された低雑音増幅器を示す図である。 図１２は、本発明の更に他の１つの実施の形態によるマルチバンド(ＭＢ)の直交周波数分割多重(ＯＦＤＭ)対応のＵＷＢ通信システムの構成を示す図である。 図１３は、ＭＢ・ＯＦＤＭ方式を採用したＵＷＢ無線通信システムの周波数配置を示す図である。
符号の説明
１０ 半導体集積回路
１ バイアス回路
２ 整合回路
３ 可変利得抵抗帰還増幅器
４ 出力エミッタフォロワ
Ｒ1、Ｒ2 バイアス抵抗
Ｑ1 ベース接地トランジスタ
Ｃ1 結合容量
Ｌ1 エミッタバイアスインダクタ
Ｃ2、Ｒ3 ＣＲ並列回路
Ｌ2 ベース終端インダクタ
Ｑ2 エミッタ接地トランジスタ
Ｒc コレクタ負荷抵抗
Ｑ3 帰還エミッタフォロワ
Ｒf 帰還抵抗
Ｑ4 エミッタフォロワトランジスタ
IN 入力端子
OUT 出力端子
High_Rc 高いコレクタ負荷抵抗によるゲインの周波数特性
Low_Rc 低いコレクタ負荷抵抗によるゲインの周波数特性
High_Rf 高い帰還抵抗によるゲインの周波数特性
Low_Rf 低い帰還抵抗によるゲインの周波数特性
Gv_Cnt 利得制御信号
High_Rc & High_Rf 高いコレクタ負荷抵抗と高い帰還抵抗とによるゲインの周波数特性
Low_Rc & Low_Rf 低いコレクタ負荷抵抗と低い帰還抵抗とによるゲインの周波数特性
Low_Rc & High_Rf 低いコレクタ負荷抵抗と高い帰還抵抗とによるゲインの周波数特性
High_Rc & Low_Rf 高いコレクタ負荷抵抗と低い帰還抵抗とによるゲインの周波数特性
Ｑ3A、Ｑ3B 差動対トランジスタ
Ｒ7 負荷抵抗
Ｑ3C バッファトランジスタ
Ｔ1 一方の端子
Ｔ2 他方の端子
Ｒ11 第１抵抗
Ｒ11 第２抵抗
Ｑn1、Ｑp1 ＣＭＯＳアナログスイッチ
Ｑn2、Ｑp2 ＣＭＯＳインバータ
４１ アンテナ
４２ スイッチ
４３ 可変利得広帯域低雑音増幅器
５２ 半導体集積回路
RXin 受信信号入力端子
RXout 受信信号出力端子
TXin 送信信号入力端子
TXout 送信信号出力端子
４４ 送信ＲＦ電力増幅器
４５ ダウンコンバートミキサ
４６ 局部発振器
４７ アップコンバートミキサ
４８ 受信信号強度インディケータ
４９ 受信アナログベースバンド回路
５０ 送信アナログベースバンド回路
５１ ディジタルベースバンド信号処理ユニット

Claims (22)

  1. 増幅トランジスタと、負荷抵抗と、帰還ボルテージフォロワと、帰還抵抗とを含む可変利得抵抗帰還増幅器を具備して、
    前記増幅トランジスタのエミッタまたはソースの共通電極は、所定の基準電位に接続され、
    前記増幅トランジスタのベースまたはゲートの入力電極に、入力信号が供給され、
    前記増幅トランジスタのコレクタまたはドレインの出力電極と電源電圧との間には、前記負荷抵抗が接続され、
    前記増幅トランジスタの前記出力電極には、前記帰還ボルテージフォロワの入力が接続され、
    前記帰還ボルテージフォロワの出力と前記増幅トランジスタの前記入力電極との間に前記帰還抵抗が接続され、
    前記可変利得抵抗帰還増幅器では、前記負荷抵抗の抵抗値と前記帰還抵抗の抵抗値とは利得制御信号に応答して協調的に変更され、
    前記可変利得抵抗帰還増幅器を高ゲインとするための前記利得制御信号に応答して、前記負荷抵抗が高負荷抵抗に制御される際には、前記帰還抵抗も高帰還抵抗に制御され、
    前記可変利得抵抗帰還増幅器を低ゲインとするための前記利得制御信号に応答して、前記負荷抵抗が前記高負荷抵抗よりも低い低負荷抵抗に制御される際には、前記帰還抵抗も前記高帰還抵抗よりも低い低帰還抵抗に制御されることを特徴とする半導体集積回路。
  2. 増幅トランジスタと、負荷抵抗と、帰還抵抗とを含む可変利得抵抗帰還増幅器を具備して、
    前記増幅トランジスタのエミッタまたはソースの共通電極は、所定の基準電位に接続され、
    前記増幅トランジスタのベースまたはゲートの入力電極に、入力信号が供給され、
    前記増幅トランジスタのコレクタまたはドレインの出力電極と電源電圧との間には、前記負荷抵抗が接続され、
    前記増幅トランジスタの前記出力電極と前記増幅トランジスタの前記入力電極との間に前記帰還抵抗が接続され、
    前記可変利得抵抗帰還増幅器では、前記負荷抵抗の抵抗値と前記帰還抵抗の抵抗値とは利得制御信号に応答して協調的に変更され、
    前記可変利得抵抗帰還増幅器を高ゲインとするための前記利得制御信号に応答して、前記負荷抵抗が高負荷抵抗に制御される際には、前記帰還抵抗も高帰還抵抗に制御され、
    前記可変利得抵抗帰還増幅器を低ゲインとするための前記利得制御信号に応答して、前記負荷抵抗が前記高負荷抵抗よりも低い低負荷抵抗に制御される際には、前記帰還抵抗も前記高帰還抵抗よりも低い低帰還抵抗に制御されることを特徴とする半導体集積回路。
  3. 前記増幅トランジスタの前記入力電極に供給される前記入力信号は略３ＧＨｚから略１０ＧＨｚの周波数帯域を少なくとも含むことを特徴とする請求項１と請求項２とのいずれかに記載の半導体集積回路。
  4. 前記増幅トランジスタはエミッタ接地バイポーラトランジスタであり、
    前記帰還ボルテージフォロワはエミッタフォロワバイポーラトランジスタを含むことを特徴とする請求項１と請求項３とのいずれかに記載の半導体集積回路。
  5. 前記エミッタ接地バイポーラトランジスタと前記エミッタフォロワバイポーラトランジスタとはそれぞれシリコン・ゲルマニウム・ヘテロバイポーラトランジスタであることを特徴とする請求項４に記載の半導体集積回路。
  6. 前記増幅トランジスタはソース接地電界効果トランジスタであり、
    前記帰還ボルテージフォロワはソースフォロワ電界効果トランジスタを含むことを特徴とする請求項１と請求項３とのいずれかにに記載の半導体集積回路。
  7. 前記ソース接地電界効果トランジスタと前記ソースフォロワ電界効果トランジスタとはそれぞれＭＯＳトランジスタであることを特徴とする請求項６に記載の半導体集積回路。
  8. 前記高負荷抵抗の自乗の抵抗値と前記高帰還抵抗の抵抗値とは略比例するものであり、
    前記低負荷抵抗の自乗の抵抗値と前記低帰還抵抗の抵抗値とは略比例することを特徴とする請求項５と請求項７とのいずれかに記載の半導体集積回路。
  9. 整合回路と、増幅トランジスタと負荷抵抗と帰還ボルテージフォロワと帰還抵抗とを含む可変利得抵抗帰還増幅器とを具備して、
    前記整合回路には、無線システムの受信機のアンテナで受信されたＲＦ入力信号が供給され、
    前記増幅トランジスタのエミッタまたはソースの共通電極は、所定の基準電位に接続され、
    前記増幅トランジスタのベースまたはゲートの入力電極に、前記整合回路からの出力信号が供給され、
    前記増幅トランジスタのコレクタまたはドレインの出力電極と電源電圧との間には、前記負荷抵抗が接続され、
    前記増幅トランジスタの前記出力電極には、前記帰還ボルテージフォロワの入力が接続され、
    前記帰還ボルテージフォロワの出力と前記増幅トランジスタの前記入力電極との間に前記帰還抵抗が接続され、
    前記可変利得抵抗帰還増幅器では、前記負荷抵抗の抵抗値と前記帰還抵抗の抵抗値とは利得制御信号に応答して協調的に変更され、
    前記可変利得抵抗帰還増幅器を高ゲインとするための前記利得制御信号に応答して、前記負荷抵抗が高負荷抵抗に制御される際には、前記帰還抵抗も高帰還抵抗に制御され、
    前記可変利得抵抗帰還増幅器低ゲインとするための前記利得制御信号に応答して、前記負荷抵抗が前記高負荷抵抗よりも低い低負荷抵抗に制御される際には、前記帰還抵抗も前記高帰還抵抗よりも低い低帰還抵抗に制御されることを特徴とする半導体集積回路。
  10. 整合回路と、増幅トランジスタと負荷抵抗と帰還抵抗とを含む可変利得抵抗帰還増幅器とを具備して、
    前記整合回路には、無線システムの受信機のアンテナで受信されたＲＦ入力信号が供給され、
    前記増幅トランジスタのエミッタまたはソースの共通電極は、所定の基準電位に接続され、
    前記増幅トランジスタのベースまたはゲートの入力電極に、前記整合回路からの出力信号が供給され、
    前記増幅トランジスタのコレクタまたはドレインの出力電極と電源電圧との間には、前記負荷抵抗が接続され、
    前記増幅トランジスタの前記出力電極と前記増幅トランジスタの前記入力電極との間に前記帰還抵抗が接続され、
    前記可変利得抵抗帰還増幅器では、前記負荷抵抗の抵抗値と前記帰還抵抗の抵抗値とは利得制御信号に応答して協調的に変更され、
    前記可変利得抵抗帰還増幅器を高ゲインとするための前記利得制御信号に応答して、前記負荷抵抗が高負荷抵抗に制御される際には、前記帰還抵抗も高帰還抵抗に制御され、
    前記可変利得抵抗帰還増幅器低ゲインとするための前記利得制御信号に応答して、前記負荷抵抗が前記高負荷抵抗よりも低い低負荷抵抗に制御される際には、前記帰還抵抗も前記高帰還抵抗よりも低い低帰還抵抗に制御されることを特徴とする半導体集積回路。
  11. 前記整合回路は、ベースにベースバイアス電圧が印加されエミッタに前記アンテナで受信された前記ＲＦ入力信号が供給され、コレクタが前記増幅トランジスタと接続されるベース接地バイポーラトランジスタを含み、前記アンテナと入力インピーダンスの整合を行うことを特徴とする請求項９と請求項１０とのいずれかに記載の半導体集積回路。
  12. 前記整合回路の前記ベース接地バイポーラトランジスタの前記エミッタに供給される前記ＲＦ入力信号は、略３ＧＨｚから略１０ＧＨｚの周波数帯域を少なくとも含むウルトラワイドバンドＲＦ入力信号であることを特徴とする請求項１１に記載の半導体集積回路。
  13. 前記増幅トランジスタはエミッタ接地バイポーラトランジスタであり、
    前記帰還ボルテージフォロワはエミッタフォロワバイポーラトランジスタを含むことを特徴とする請求項９と請求項１１とのいずれかに記載の半導体集積回路。
  14. 前記ベース接地バイポーラトランジスタと前記エミッタ接地バイポーラトランジスタと前記エミッタフォロワバイポーラトランジスタとはそれぞれシリコン・ゲルマニウム・ヘテロバイポーラトランジスタであることを特徴とする請求項１３に記載の半導体集積回路。
  15. 前記増幅トランジスタはソース接地電界効果トランジスタであり、
    前記帰還ボルテージフォロワはソースフォロワ電界効果トランジスタを含むことを特徴とする請求項９と請求項１１とのいずれかに記載の半導体集積回路。
  16. 前記ソース接地電界効果トランジスタと前記ソースフォロワ電界効果トランジスタとはそれぞれＭＯＳトランジスタであることを特徴とする請求項１５に記載の半導体集積回路。
  17. 前記高負荷抵抗の自乗の抵抗値と前記高帰還抵抗の抵抗値とは略比例するものであり、
    前記低負荷抵抗の自乗の抵抗値と前記低帰還抵抗の抵抗値とは略比例するものであることを特徴とする請求項１４と請求項１６とのいずれかに記載の半導体集積回路。
  18. 出力ボルテージフォロワと、受信ミキサと、ベースバンド信号処理ニユットと、受信信号強度インディケータとを更に具備してなり、
    前記出力ボルテージフォロワには、前記可変利得抵抗帰還増幅器の出力信号が供給され、
    前記受信ミキサには、出力ボルテージフォロワの出力信号が供給され、
    前記ベースバンド信号処理ニユットには、前記受信ミキサからの受信ベースバンド信号が供給され、
    前記受信信号強度インディケータに前記受信ミキサからの前記受信ベースバンド信号が供給されることにより、前記受信信号強度インディケータから前記可変利得抵抗帰還増幅器に供給される前記利得制御信号が生成されることを特徴とする請求項９と請求項１０とのいずれかに記載の半導体集積回路。
  19. 前記出力ボルテージフォロワは出力エミッタフォロワバイポーラトランジスタを含むことを特徴とする請求項１８に記載の半導体集積回路。
  20. 前記出力エミッタフォロワバイポーラトランジスタもシリコン・ゲルマニウム・ヘテロバイポーラトランジスタであることを特徴とする請求項１９に記載の半導体集積回路。
  21. 前記出力ボルテージフォロワは出力ソースフォロワ電界効果トランジスタを含むことを特徴とする請求項１８に記載の半導体集積回路。
  22. 前記出力ソースフォロワ電界効果トランジスタもＭＯＳトランジスタであることを特徴とする請求項２１に記載の半導体集積回路。
JP2007271119A 2007-10-18 2007-10-18 可変利得増幅器を内蔵する半導体集積回路 Pending JP2009100337A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007271119A JP2009100337A (ja) 2007-10-18 2007-10-18 可変利得増幅器を内蔵する半導体集積回路
US12/252,554 US7821335B2 (en) 2007-10-18 2008-10-16 Semiconductor integrated circuit with variable gain amplifier
CN2008101665416A CN101414805B (zh) 2007-10-18 2008-10-17 内置可变增益放大器的半导体集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007271119A JP2009100337A (ja) 2007-10-18 2007-10-18 可変利得増幅器を内蔵する半導体集積回路

Publications (1)

Publication Number Publication Date
JP2009100337A true JP2009100337A (ja) 2009-05-07

Family

ID=40562885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007271119A Pending JP2009100337A (ja) 2007-10-18 2007-10-18 可変利得増幅器を内蔵する半導体集積回路

Country Status (3)

Country Link
US (1) US7821335B2 (ja)
JP (1) JP2009100337A (ja)
CN (1) CN101414805B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013090136A (ja) * 2011-10-18 2013-05-13 Asahi Kasei Electronics Co Ltd ソースフォロア回路
JP2013526235A (ja) * 2010-05-03 2013-06-20 クゥアルコム・インコーポレイテッド 外部マッチングを必要としない差動増幅器のためのノイズキャンセリング
JP2015041987A (ja) * 2013-08-23 2015-03-02 日本電信電話株式会社 周波数変換器
US9509259B2 (en) 2015-01-06 2016-11-29 Fujitsu Limited Amplifier

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8644773B2 (en) * 2009-12-10 2014-02-04 Skyworks Solutions, Inc. Multiband low noise amplifier (LNA) with parallel resonant feedback
CN101854149B (zh) * 2010-06-02 2012-06-27 东南大学 前置放大器设计方法以及片上前置放大器设计方法
US8913970B2 (en) * 2010-09-21 2014-12-16 Apple Inc. Wireless transceiver with amplifier bias adjusted based on modulation scheme
US8738066B2 (en) 2010-10-07 2014-05-27 Apple Inc. Wireless transceiver with amplifier bias adjusted based on modulation scheme and transmit power feedback
JP5633327B2 (ja) * 2010-11-17 2014-12-03 住友電気工業株式会社 信号増幅回路、電流電圧変換回路、および光受信器
WO2012158423A2 (en) 2011-05-13 2012-11-22 Skyworks Solutions, Inc. Apparatus and methods for biasing power amplifiers
US8503960B2 (en) * 2011-07-29 2013-08-06 Mediatek Singapore Pte. Ltd. Amplifier and associated receiver
CN102361435B (zh) * 2011-10-28 2013-02-06 电子科技大学 一种可变增益宽带低噪声放大器
KR20130077432A (ko) 2011-12-29 2013-07-09 한국전자통신연구원 자동 이득 조절 귀환 증폭기
US9311812B2 (en) * 2012-03-16 2016-04-12 Favepc Inc. Transmitter and transceiver having the same in an RFID system
TWI484764B (zh) * 2012-03-16 2015-05-11 Favepc Inc 射頻識別系統中的發射器及包含該發射器之收發器
FR2994776B1 (fr) * 2012-08-23 2016-12-23 Epsiline Dispositif d'amplification analogique destine notamment a un anemometre laser
CN103036578B (zh) * 2012-12-25 2014-11-12 上海贝岭股份有限公司 用于高速数字通信的发射端电路
CN103326672A (zh) * 2013-03-20 2013-09-25 苏州朗宽电子技术有限公司 一种应用切比雪夫带通滤波器的宽带低噪声放大器
US9362870B2 (en) 2013-08-01 2016-06-07 Skyworks Solutions, Inc. Apparatus and methods for biasing power amplifiers
CN104467745B (zh) 2013-09-19 2018-07-20 天工方案公司 动态误差向量幅度占空比校正
US9660600B2 (en) 2013-12-23 2017-05-23 Skyworks Solutions, Inc. Dynamic error vector magnitude compensation
WO2015100402A1 (en) * 2013-12-25 2015-07-02 Vigraham Baradwaj Circuits for low noise amplifiers
US9495002B2 (en) * 2014-05-05 2016-11-15 Intel Corporation Apparatuses, methods, and systems for providing a dynamic bias voltage to one or more transistors of a transceiver
US9831841B2 (en) * 2014-06-28 2017-11-28 Skyworks Solutions, Inc. Switchable base feed circuit for radio-frequency power amplifiers
CN106788298B (zh) * 2015-11-20 2019-03-15 厦门宇臻集成电路科技有限公司 一种功率放大器增益切换电路
JP2018050159A (ja) * 2016-09-21 2018-03-29 株式会社村田製作所 送受信モジュール
US10243523B2 (en) * 2016-10-04 2019-03-26 The Regents Of The University Of California Ultra-broadband transimpedance amplifiers (tia) for optical fiber communications
CN106941377B (zh) * 2017-02-22 2023-07-18 华南理工大学 用于提高可见光通信中高频增益的光电接收器设计方法
US10666200B2 (en) 2017-04-04 2020-05-26 Skyworks Solutions, Inc. Apparatus and methods for bias switching of power amplifiers
CN107181468B (zh) * 2017-07-07 2024-09-24 曹银明 一种可变增益音频放大器
CN108183693A (zh) * 2018-01-04 2018-06-19 翰通飞芯（常州）电子科技有限公司 一种低噪声微波放大器电路
KR102080655B1 (ko) * 2018-05-03 2020-02-24 삼성전기주식회사 위상 보상 기능을 갖는 가변이득 저잡음 증폭장치
US10644652B2 (en) * 2018-09-10 2020-05-05 Elenion Technologies, Llc Reconfigurable optical receivers for extended maximum input signals
US10950542B2 (en) 2019-03-20 2021-03-16 Analog Devices, Inc. High-performance variable gain amplifier employing laminate transmission line structures
CN111200447A (zh) * 2019-12-30 2020-05-26 中国电波传播研究所（中国电子科技集团公司第二十二研究所） 一种特定频率的钻孔电磁波接收天线的前放电路
CN113300675B (zh) * 2021-04-29 2024-03-12 东南大学 减小稳定时间的突发模式光接收机跨阻放大器电路
US20230082519A1 (en) * 2021-09-13 2023-03-16 Apple Inc. Amplifier Circuitry with Gain Adjustments and Input Matching
US11977404B2 (en) * 2022-02-28 2024-05-07 Texas Instruments Incorporated Fast startup power regulator circuitry
CN114793093B (zh) * 2022-04-28 2024-04-12 西安工程大学 一种具有抗干扰功能的超宽带协议低噪声放大器
CN115276567B (zh) * 2022-09-26 2022-12-23 电子科技大学 基于第二级栅极反馈结构的超宽带共源共栅低噪声放大器
CN117560754B (zh) * 2024-01-11 2024-03-15 四川恒湾科技有限公司 一种降低基站射频单元低负载功耗的系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274546A (ja) * 1994-12-21 1996-10-18 At & T Corp ハイダイナミックレンジの光学式トランスインピーダンス増幅器
JP2004096308A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 増幅器及び増幅回路
JP2005130203A (ja) * 2003-10-23 2005-05-19 Sony Corp 受信装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904817B2 (ja) * 2000-08-31 2007-04-11 株式会社ルネサステクノロジ 電力増幅器モジュール
JP2004328107A (ja) * 2003-04-22 2004-11-18 Renesas Technology Corp 高周波電力増幅用半導体集積回路および高周波電力増幅用電子部品並びに無線通信システム
JP4287193B2 (ja) * 2003-05-15 2009-07-01 株式会社ルネサステクノロジ 高周波電力増幅用電子部品および無線通信システム
JP2005348101A (ja) 2004-06-03 2005-12-15 Alps Electric Co Ltd 広帯域増幅器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274546A (ja) * 1994-12-21 1996-10-18 At & T Corp ハイダイナミックレンジの光学式トランスインピーダンス増幅器
JP2004096308A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 増幅器及び増幅回路
JP2005130203A (ja) * 2003-10-23 2005-05-19 Sony Corp 受信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013526235A (ja) * 2010-05-03 2013-06-20 クゥアルコム・インコーポレイテッド 外部マッチングを必要としない差動増幅器のためのノイズキャンセリング
JP2013090136A (ja) * 2011-10-18 2013-05-13 Asahi Kasei Electronics Co Ltd ソースフォロア回路
JP2015041987A (ja) * 2013-08-23 2015-03-02 日本電信電話株式会社 周波数変換器
US9509259B2 (en) 2015-01-06 2016-11-29 Fujitsu Limited Amplifier

Also Published As

Publication number Publication date
US20090102552A1 (en) 2009-04-23
US7821335B2 (en) 2010-10-26
CN101414805A (zh) 2009-04-22
CN101414805B (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
JP2009100337A (ja) 可変利得増幅器を内蔵する半導体集積回路
US7215201B2 (en) Integrated circuit having a low power, gain-enhanced, low noise amplifying circuit
US6806777B2 (en) Ultra wide band low noise amplifier and method
Moez et al. A low-noise CMOS distributed amplifier for ultra-wide-band applications
US8594583B2 (en) Apparatus and method for radio frequency reception with temperature and frequency independent gain
WO2005119907A2 (en) General-purpose wideband amplifier
CN101471625A (zh) 放大器以及信号放大方法
KR101543818B1 (ko) 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드
Jung et al. An 80 MHz bandwidth and 26.8 dBm OOB IIP3 transimpedance amplifier with improved nested feedforward compensation and multi-order filtering
Chen A low-voltage high-linearity ultra-wideband down-conversion mixer in 0.18-μm CMOS technology
Kim et al. A current-efficient wideband cellular RF receiver for multi-band inter-and intra-band carrier aggregation using 14nm FinFET CMOS
Wu et al. A Current-Mode mm-Wave direct-conversion receiver with 7.5 GHz Bandwidth, 3.8 dB minimum noise-figure and+ 1dBm P 1dB, out linearity for high data rate communications
Kumar et al. A 35 mW 30 dB gain control range current mode programmable gain amplifier with DC offset cancellation
CN109004905B (zh) 一种带有巴伦的上变频混频器
Garuda et al. A 3-5 GHz fully differential CMOS LNA with dual-gain mode for wireless UWB applications
US8279000B2 (en) Radio-frequency amplifier
Huang et al. A WiMAX receiver with variable bandwidth of 2.5-20 MHz and 93 dB dynamic gain range in 0.13-μm CMOS process
Dong et al. A 9mW high band FM-UWB receiver front-end
Nguyen et al. Low‐Power Direct Conversion Transceiver for 915 MHz Band IEEE 802.15. 4b Standard Based on 0.18 μm CMOS Technology
US20240297625A1 (en) Amplifier biasing for class-ab output stage in a transimpedance amplifier (tia)-based low-pass filter for a passive upconverter
Chen et al. A 3.5 GHz CMOS transceiver for sub-6GHz and mm-wave co-existed 5G communication systems
Park et al. A receiver front-end design in 0.13 µm CMOS for multiband OFDM UWB system
Chakraborty et al. A low-power, low-noise, highly-linear receiver for 122 GHz applications in a SiGe BiCMOS technology
Nguyen et al. A 900 mhz cmos rf direct conversion receiver front-end with 3-db nf and 30-khz 1/f noise corner
Singh et al. CMOS low noise amplifier technologies: trends for enhancing satellite receivers and mobile communications

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120301