KR102080655B1 - 위상 보상 기능을 갖는 가변이득 저잡음 증폭장치 - Google Patents

위상 보상 기능을 갖는 가변이득 저잡음 증폭장치 Download PDF

Info

Publication number
KR102080655B1
KR102080655B1 KR1020180051200A KR20180051200A KR102080655B1 KR 102080655 B1 KR102080655 B1 KR 102080655B1 KR 1020180051200 A KR1020180051200 A KR 1020180051200A KR 20180051200 A KR20180051200 A KR 20180051200A KR 102080655 B1 KR102080655 B1 KR 102080655B1
Authority
KR
South Korea
Prior art keywords
negative feedback
circuit
low noise
input terminal
gain
Prior art date
Application number
KR1020180051200A
Other languages
English (en)
Other versions
KR20190127078A (ko
Inventor
유현진
임종모
김유환
조형준
유현환
나유삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180051200A priority Critical patent/KR102080655B1/ko
Priority to US16/196,173 priority patent/US10826442B2/en
Priority to CN201910128478.5A priority patent/CN110445469B/zh
Publication of KR20190127078A publication Critical patent/KR20190127078A/ko
Application granted granted Critical
Publication of KR102080655B1 publication Critical patent/KR102080655B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/3026—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being discontinuously variable, e.g. controlled by switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명의 일 실시 예에 따른 가변이득 저잡음 증폭장치는, 스택된 제1 및 제2 트랜지스터를 포함하고, 증폭 모드에서 입력단을 통한 신호를 증폭하여 출력단을 통해 제공하는 증폭 회로; 및 상기 제1 및 제2 트랜지스터 사이의 중간 접속노드와 상기 입력단에 연결된 입력노드 사이에 접속되어, 상기 증폭 모드에 포함되는 복수의 이득모드 각각에 기초하여 네가티브 피드백 이득을 결정하기 위해 가변되는 저항값을 갖는 네가티브 피드백 회로; 를 포함할 수 있다.

Description

위상 보상 기능을 갖는 가변이득 저잡음 증폭장치{VARIABLE GAIN LOW NOISE AMPLIFYING APPARATUS WITH A PHASE COMPENSATION FUNCTION}
본 발명은 위상 보상 기능을 갖는 가변이득 저잡음 증폭장치에 관한 것이다.
최근 무선통신 시스템에서, 보다 많은 송수신 데이터의 처리가 가능하고, 보다 높은 출력 전력 및 효율, 그리고 높은 감도를 갖는 증폭기(power amplifier 또는 low noise amplifier)가 필요하다.
또한, 저잡음 증폭기(LNA)의 경우, 매우 낮은 신호부터 큰 신호까지 안테나로부터 수신하는 동안, 적정한 수준의 신호에서 최대한의 성능을 만족시키기 위해 다양한 이득을 가지는 저잡음 증폭기(LNA)가 필요하다. 보통 저잡음 증폭기(LNA)는 20dB에서 -10dB의 이득(gain)을 가지게 되고, 저잡음 증폭기(LNA)의 성능 지표도 이러한 이득에 따라 달라진다.
예를 들어, 하나의 기존 특허(US 9479126 B2)는 바이패스(bypass) 및 저잡음 증폭기(LNA)의 모드(mode)를 갖는 저잡음 증폭기(LNA)의 구조를 개시하고 있다. 또한, 다른 하나의 기존 특허(US 7486135 B2)의 경우, 여러 개의 저잡음 증폭기(LNA)의 코어(core)를 두어 저잡음 증폭기(LNA)의 이득(gain)을 변화시키는 구조를 개시하고 있다.
그런데, 전술한 기존의 특허의 경우, 가변 이득(variable gain) 구현을 위해, 모두 한정적인 이득 모드(gain mode)를 가지고, 부피가 큰(bulky) 저잡음 증폭기(LNA)의 코어(core)를 병렬로 연결하고 있어서, 소형화에 한계가 있다는 문제점이 있다.
또한, 기존의 특허는, 이득 가변에 따라 변하는 위상(phase)을 보상할 수 없어서, 가변에 따른 위상 변화로 인한 저잡음 증폭기의 성능이 저하되는 문제점이 있다.
(선행기술문헌)
(특허문헌 1) JP 2008-28908
본 발명의 일 실시 예는, 가변 이득 저잡음 증폭기에서, 이득 가변에 따라 변하는 위상을 보상할 수 있는 가변 이득 저잡음 증폭기를 제공한다.
본 발명의 일 실시 예에 의해, 스택된 제1 및 제2 트랜지스터를 포함하고, 증폭 모드에서 입력단을 통한 신호를 증폭하여 출력단을 통해 제공하는 증폭 회로; 및 상기 제1 및 제2 트랜지스터 사이의 중간 접속노드와 상기 입력단에 연결된 입력노드 사이에 접속되어, 상기 증폭 모드에 포함되는 복수의 이득모드 각각에 기초하여 네가티브 피드백 이득을 결정하기 위해 가변되는 저항값을 갖는 네가티브 피드백 회로; 를 포함하는 가변이득 저잡음 증폭장치가 제안된다.
상기 증폭 회로는, 상기 입력단을 통한 신호를 증폭하는 공통 소스 트랜지스터를 포함하는 공통 소스 증폭 회로; 및 상기 공통 소스 증폭 회로에 의해 증폭된 신호를 증폭하도록 상기 공통 소스 트랜지스터에 캐스코드 접속된 상기 제1 및 제2 공통 게이트 트랜지스터를 포함하는 공통 게이트 증폭 회로; 를 포함하고, 상기 제2 트랜지스터는 상기 제2 공통 게이트 트랜지스터이고, 상기 제1 트랜지스터는 상기 제1 공통 게이트 트랜지스터 및 상기 공통 소스 트랜지스터중에서 하나가 될 수 있다.
상기 네가티브 피드백 회로는, 상기 중간 접속노드와 상기 입력단 사이에 병렬로 접속된 제1 내지 제n 네가티브 피드백 회로를 포함할 수 있다.
상기 제1 네가티브 피드백 회로는, 상기 중간 접속노드와 상기 입력단 사이에 직렬로 접속된 제1 및 제2 스위치; 상기 제1 및 제2 스위치 사이에 직렬로 접속된 제1 및 제2 저항; 및 상기 제1 및 제2 저항 사이의 접속노드와 접지 사이에 접속된 위상 보상용 커패시터; 를 포함할 수 있다.
상기 제n 네가티브 피드백 회로는, 상기 중간 접속노드와 상기 입력단 사이에 직렬로 접속된 제1 및 제2 스위치; 상기 제1 및 제2 스위치 사이에 직렬로 접속된 제1 및 제2 저항; 및 상기 제1 및 제2 저항 사이의 접속노드와 접지 사이에 접속된 위상 보상용 커패시터; 를 포함할 수 있다.
상기 제1 내지 제n 네가티브 피드백 회로 각각은, 서로 다른 저항 값을 포함할 수 있다.
상기 제1 내지 제n 네가티브 피드백 회로중 적어도 하나가 스위칭 온되도록 이루어질 수 있다.
또한, 본 발명의 다른 일 실시 예에 의해, 스택된 제1 및 제2 트랜지스터를 포함하고, 증폭 모드에서 입력단을 통한 신호를 증폭하여 출력단을 통해 제공하는 증폭 회로; 바이패스 모드시 상기 입력단을 통한 신호를 상기 출력단으로 바이패스 하는 바이패스 회로; 상기 출력단에 접속된 출력노드에 접속되어, 상기 증폭 회로의 이득을 조절하는 출력 부하 회로; 및 상기 제1 및 제2 트랜지스터 사이의 중간 접속노드와 상기 입력단에 연결된 입력노드 사이에 접속되어, 상기 증폭 모드에 포함되는 복수의 이득모드 각각에 기초하여 네가티브 피드백 이득을 결정하기 위해 가변되는 저항값을 갖는 네가티브 피드백 회로; 를 포함하는 가변이득 저잡음 증폭장치가 제안된다.
상기 증폭 회로는, 상기 입력단을 통한 신호를 증폭하는 공통 소스 트랜지스터를 포함하는 공통 소스 증폭 회로; 및 상기 공통 소스 증폭 회로에 의해 증폭된 신호를 증폭하도록 상기 공통 소스 트랜지스터에 캐스코드 접속된 상기 제1 및 제2 공통 게이트 트랜지스터를 포함하는 공통 게이트 증폭 회로; 를 포함하고, 상기 제2 트랜지스터는 상기 제2 공통 게이트 트랜지스터이고, 상기 제1 트랜지스터는 상기 제1 공통 게이트 트랜지스터 및 상기 공통 소스 트랜지스터중에서 하나가 될 수 있다.
상기 네가티브 피드백 회로는, 상기 중간 접속노드와 상기 입력단 사이에 병렬로 접속된 제1 내지 제n 네가티브 피드백 회로를 포함할 수 있다.
상기 제1 네가티브 피드백 회로는, 상기 중간 접속노드와 상기 입력단 사이에 직렬로 접속된 제1 및 제2 스위치; 상기 제1 및 제2 스위치 사이에 직렬로 접속된 제1 및 제2 저항; 및 상기 제1 및 제2 저항 사이의 접속노드와 접지 사이에 접속된 위상 보상용 커패시터; 를 포함할 수 있다.
상기 제n 네가티브 피드백 회로는, 상기 중간 접속노드와 상기 입력단 사이에 직렬로 접속된 제1 및 제2 스위치; 상기 제1 및 제2 스위치 사이에 직렬로 접속된 제1 및 제2 저항; 및 상기 제1 및 제2 저항 사이의 접속노드와 접지 사이에 접속된 위상 보상용 커패시터; 를 포함할 수 있다.
상기 제1 내지 제n 네가티브 피드백 회로 각각은 서로 다른 저항 값을 포함할 수 있다.
상기 제1 내지 제n 네가티브 피드백 회로중 적어도 하나가 스위칭 온되도록 이루어질 수 있다.
상기 바이패스 회로는, 상기 입력단과 상기 출력단 사이에 직렬로 접속된 제1 및 제2 스위치; 상기 제1 및 제2 스위치 사이에 직렬로 접속된 제1 및 제2 저항; 및 상기 제1 및 제2 저항 사이의 접속노드와 접지 사이에 접속된 위상 보상용 커패시터; 를 포함할 수 있다.
본 발명의 일 실시 예에 의하면, 가변 이득 저잡음 증폭기에서, 이득 가변에 따라 변하는 위상을 보상할 수 있고, 이에 따라 하이 이득 모드와 바이패스 모드 사이에 존재하는 구간까지 이득 구간을 확대할 수 있다.
이에 따라, 다양한 이득 및 잡음지수(noise figure), 그리고 위상 불연속(phase discontinuity)의 최소화를 획득할 수 있어서, 시스템에서 요구하는 사양(스펙)을 모두 만족시킬 수 있는 회로를 제공할 수 있어서 경쟁력이 있다.
도 1은 본 발명의 일 실시 예에 따른 가변이득 저잡음 증폭장치의 일 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 가변이득 저잡음 증폭장치의 일 예시도이다.
도 3은 본 발명의 일 실시 예에 따른 가변이득 저잡음 증폭장치의 회로 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 네가티브 피드백 회로의 예시도이다.
도 5는 도 3의 가변이득 저잡음 증폭장치의 제1 이득모드(gain mode1)에서의 동작 설명도이다.
도 6은 도 3의 가변이득 저잡음 증폭장치의 제2 이득모드(gain mode2)에서의 동작 설명도이다.
도 7은 도 3의 가변이득 저잡음 증폭장치의 제3, 제4 이득모드(gain mode3,4)에서의 동작 설명도이다.
도 8은 도 3의 가변이득 저잡음 증폭장치의 바이패스 모드에서의 동작 설명도이다.
도 9의 (a)은 본 발명의 위상 보상이 적용되지 않을 경우, 이득변경에 따른 위상 변화를 보이는 그래프이고, 도 9의 (b)는 본 발명의 위상 보상이 적용된 경우, 이득변경에 따른 위상 변화를 보이는 그래프이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 가변이득 저잡음 증폭장치의 일 예시도이다. 도 1을 참조하면, 본 발명의 일 실시 예에 따른 가변이득 저잡음 증폭장치는, 증폭 회로(100) 및 네가티브 피드백 회로(400)를 포함할 수 있다.
상기 증폭 회로(100)는, 스택된 제1 및 제2 트랜지스터(M11,M12)를 포함하고, 증폭 모드시 입력단(IN)을 통한 신호를 증폭하여 출력단(OUT)을 통해 제공할 수 있다.
상기 네가티브 피드백 회로(400)는, 상기 제1 및 제2 트랜지스터(M11,M12) 사이의 중간 접속노드(Nm)와 상기 입력단(IN)에 접속된 입력노드(N1) 사이에 접속되어, 상기 증폭 모드에 포함되는 복수의 이득모드 각각에 기초하여 네가티브 피드백 이득을 결정하기 위해 가변되는 저항값을 포함할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 가변이득 저잡음 증폭장치의 일 예시도이다. 도 2를 첨조하면, 본 발명의 일 실시 예에 따른 가변이득 저잡음 증폭장치는, 증폭 회로(100), 바이패스 회로(200)는, 출력 부하 회로(300) 및 네가티브 피드백 회로(400)를 포함할 수 있다.
상기 증폭 회로(100)는, 스택된 제1 및 제2 트랜지스터(M11,M12)를 포함하고, 증폭 모드시 입력단(IN)에 접속된 입력노드(N1)를 통한 신호를 증폭하여 출력단(OUT)을 통해 제공할 수 있다.
상기 바이패스 회로(200)는, 바이패스 모드시 상기 입력단(IN)을 통한 신호를 상기 출력단(OUT)에 연결된 출력노드(N2)로 바이패스 할 수 있다.
상기 출력 부하 회로(300)는, 상기 출력노드(N2)에 연결된 출력노드(N2)에 접속되어, 상기 증폭 회로(100)의 이득을 조절할 수 있다.
상기 네가티브 피드백 회로(400)는, 상기 제1 및 제2 트랜지스터(M11,M12) 사이의 중간 접속노드(Nm)와 상기 입력노드(N1) 사이에 접속되어, 상기 증폭 모드에 포함되는 복수의 이득모드 각각에 기초하여 네가티브 피드백 이득을 결정하기 위해 가변되는 저항값을 포함할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 가변이득 저잡음 증폭장치의 회로 예시도이다.
도 3을 참조하면, 상기 가변이득 저잡음 증폭장치는, 입력단(IN)과 입력노드(N1) 사이에 접속된 입력 매칭 회로(500)를 더 포함할 수 있다. 일 예로 상기 입력 매칭 회로(500)는 코일(L1)을 포함할 수 있다.
상기 증폭 회로(100)는, 공통 소스 증폭 회로(110) 및 공통 게이트 증폭 회로(120)를 포함할 수 있다.
상기 공통 소스 증폭 회로(110)는, 상기 입력단(IN)을 통한 신호를 증폭하는 공통 소스 트랜지스터(MCS)를 포함할 수 있다. 일 예로, 상기 공통 소스 트랜지스터(MCS)의 게이트에는 저항(R1)을 통해 접속된 제1 바이어스 전압(VB1) 단자가 접속될 수 있다. 상기 공통 소스 트랜지스터(MCS)의 소스와 접지 사이에는 코일(L2)이 접속될 수 있다. 상기 입력노드(N1)와 상기 제1 바이어스 전압(VB1) 단자가 접속되는 노드 사이에는 직류 블록킹 커패시터(CB1)가 접속될 수 있다.
상기 공통 게이트 증폭 회로(120)는, 상기 공통 소스 증폭 회로(110)에 의해 증폭된 신호를 증폭하도록 상기 공통 소스 트랜지스터(MCS)에 캐스코드(cascode) 접속된 상기 제1 및 제2 공통 게이트 트랜지스터(MCG1,MCG2)를 포함할 수 있다. 일 예로, 상기 제1 공통 게이트 트랜지스터(MCG1)의 게이트에는 제2 바이어스 전압(VB2) 단자가 접속될 수 있고, 상기 제1 공통 게이트 트랜지스터(MCG1)의 게이트와 잡지 사이에 커패시터(C1)가 접속될 수 있다. 상기 제1 공통 게이트 트랜지스터(MCG1)의 소스는 상기 공통 소스 트랜지스터(MCS)의 드레인에 접속될 수 있고, 상기 제1 공통 게이트 트랜지스터(MCG1)의 드레인은 상기 제2 공통 게이트 트랜지스터(MCG2)의 소스에 접속될 수 있다. 그리고, 상기 제2 공통 게이트 트랜지스터(MCG2)의 게이트에는 제3 바이어스 전압(VB3) 단자가 접속될 수 있고, 상기 제2 공통 게이트 트랜지스터(MCG2)의 게이트와 잡지 사이에 커패시터(C2)가 접속될 수 있다. 상기 제2 공통 게이트 트랜지스터(MCG2)의 소스는 상기 제1 공통 게이트 트랜지스터(MCG1)의 드레인에 접속될 수 있고, 상기 제2 공통 게이트 트랜지스터(MCG2)의 드레인은 상기 출력노드(N2)에 접속될 수 있다.
본 발명의 각 실시 에에서, 도 1 및 도 2에 도시된 제2 트랜지스터(M12)는 상기 제2 공통 게이트 트랜지스터(MCG2)가 될 수 있고, 상기 제1 트랜지스터(M11)는 상기 제1 공통 게이트 트랜지스터(MCG1) 및 상기 공통 소스 트랜지스터(MCS)중에서 하나가 될 수 있다.
일 예로, 본 발명의 각 실시 예에서, 상기 중간 접속노드(Nm)는, 상기 제1 및 제2 공통 게이트 트랜지스터(MCG1,MCG2)의 접속노드가 될 수 있으며, 이때 상기 제1 및 제2 공통 게이트 트랜지스터(MCG1,MCG2) 각각은 도 1 및 도 2의 제1 및 제2 트랜지스터(M11,M12)가 될 수 있다. 다른 일 예로, 본 발명의 각 실시 예에서, 상기 중간 접속노드(Nm)는, 상기 공통 소스 트랜지스터(MCS)와 제1 공통 게이트 트랜지스터(MCG1) 사이의 접속노드가 될 수 있으며, 이때 상기 공통 소스 트랜지스터(MCS)와 제1 공통 게이트 트랜지스터(MCG1) 각각은 도 1 및 도 2의 제1 및 제2 트랜지스터(M11,M12)가 될 수 있다.
상기 네가티브 피드백 회로(400)는, 상기 입력노드(N1)와 상기 중간 접속노드(Nm) 사이에 접속되어, 상기 복수의 이득모드 각각에 기초하여 서로 다른 네가티브 피드백 이득을 결정하기 위해 저항값을 가변할 수 있다. 이에 대해서는 도 4를 참조하여 설명한다.
본 발명의 각 도면에 대해, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있고, 각 도면에 대해 가능한 차이점에 대한 사항이 설명될 수 있다.
도 4는 본 발명의 일 실시 예에 따른 네가티브 피드백 회로의 예시도이다.
도 4를 참조하면, 상기 네가티브 피드백 회로(400)는, 상기 중간 접속노드(Nm)와 상기 입력단(IN) 사이에 병렬로 접속된 제1 내지 제n 네가티브 피드백 회로(400-1~400-n,n은 2이상의 자연수)를 포함할 수 있다.
예를 들어, 상기 네가티브 피드백 회로(400)는, 복수의 이득모드 개수에 대응되는 개수의 네가티브 피드백 회로를 포함할 수 있다, 일 예로, 상기 증폭 회로(100)가 2개의 이득모드로 동작하는 경우, 상기 네가티브 피드백 회로(400)는, 제1 및 제2 네가티브 피드백 회로(400-1, 400-2)를 포함할 수 있다. 다른 일 예로, 상기 증폭 회로(100)가 n개의 이득모드로 동작하는 경우, 상기 네가티브 피드백 회로(400)는, 제1 내지 제n 네가티브 피드백 회로(400-1~400-n)를 포함할 수 있다.
상기 제1 내지 제n 네가티브 피드백 회로(400-1~400-n)중에서 하나가 온 상태로 되어, 해당 네가티브 피드백 이득을 결정하기 위한 저항값가 제공될 수 있다.
상기 제1 네가티브 피드백 회로(400-1)는, 상기 중간 접속노드(Nm)와 상기 입력단(IN) 사이에 직렬로 접속된 제1 및 제2 스위치(SW11,SW12)와, 상기 제1 및 제2 스위치(SW11,SW12) 사이에 직렬로 접속된 제1 및 제2 저항(R11,R12)과, 상기 제1 및 제2 저항(R11,R12) 사이의 접속노드와 접지 사이에 접속된 위상 보상용 커패시터(C1)를 포함할 수 있다.
상기 제2 네가티브 피드백 회로(400-2)는, 상기 중간 접속노드(Nm)와 상기 입력단(IN) 사이에 직렬로 접속된 제1 및 제2 스위치(SW21,SW22)와, 상기 제1 및 제2 스위치(SW21,SW22) 사이에 직렬로 접속된 제1 및 제2 저항(R21,R22)과, 상기 제1 및 제2 저항(R21,R22) 사이의 접속노드와 접지 사이에 접속된 위상 보상용 커패시터(C2)를 포함할 수 있다.
상기 제n 네가티브 피드백 회로(400-n)는, 상기 중간 접속노드(Nm)와 상기 입력단(IN) 사이에 직렬로 접속된 제1 및 제2 스위치(SWn1,SWn2)와, 상기 제1 및 제2 스위치(SWn1,SWn2) 사이에 직렬로 접속된 제1 및 제2 저항(Rn1,Rn2)와, 상기 제1 및 제2 저항(Rn1,Rn2) 사이의 접속노드와 접지 사이에 접속된 위상 보상용 커패시터(Cn)를 포함할 수 있다.
상기 제1 내지 제n 네가티브 피드백 회로(400-1,400~2~400-n) 각각은, 상기 복수의 이득모드에 대응되도록 서로 다른 저항 값을 포함할 수 있고, 상기 복수의 위상 보상용 커패시터(C1,C2-Cn)도 상기 복수의 이득모드에 대응되도록 서로 다른 커패시터 값을 갖도록 설정될 수 있고, 이에 따라, 상기 복수의 이득모드 각각에 따라 서로 다르게 발생되는 위상 왜곡은 적절히 보상될 수 있으며, 이에 대해서는 도 9의 (a) 및 (b)를 참조하여 설명된다.
도 4에 도시된 비와 같이, 상기 제1 내지 제n 네가티브 피드백 회로(400-1,400~2~400-n) 각각은 이루어질 수 있으나, 이에 한정되지 않으며, 적어도 하나의 스위치, 적어도 하나의 저항, 적어도 하나의 커패시터를 포함하여 이루어질 수 있다.
일 예로, 상기 증폭 모드에 포함되는 복수의 이득모드는, 서로 다른 이득으로 동작하는 제1 이득모드(gain mode1), 제2 이득모드(gain mode2), 제3 및 제4 이득모드(gain mode3,4)를 포함할 수 있고, 상기 가변이득 저잡음 증폭장치는, 상기 제1 내지 제4 이득모드와 바이패스 모드를 포함하여 전체 5가지의 이득 모드중 하나로 동작할 수 있으며, 이에 대해서는 도 5 내지 도 7을 참조하여 설명한다.
도 5는 도 3의 가변이득 저잡음 증폭장치의 제1 이득모드(gain mode1)에서의 동작 설명도이다.
도 5를 참조하면, 도 3의 가변이득 저잡음 증폭장치가 제1 이득모드(gain mode1)인 제1 하이 이득모드(High gain mode)일 때, 바이패스 회로(200) 및 네가티브 피드백 회로(400) 모두 오프상태가 될 수 있다.
일 예로, 상기 출력 부하 회로(300)의 가변 저항(RV1)이 스위치드 가변 저항 회로일 경우, 내부의 모든 스위치가 오프되어 하이 임피던스(high impedance)(이상적으로는 무한대의 임피던스)가 되면, 인덕터(L3)의 임피던스(impedance)에 영향을 주지 않는다.
도 6은 도 3의 가변이득 저잡음 증폭장치의 제2 이득모드(gain mode2)에서의 동작 설명도이다.
도 6을 참조하면, 도 3의 가변이득 저잡음 증폭장치가 제2 이득모드(gain mode2)인 제2 하이 이득모드(High gain mode)일 때, 상기 출력 부하 회로(300)의 가변 저항(RV1)을 튜닝하여 이득(gain)을 제어할 수 있고, 바이패스 회로(200) 및 네가티브 피드백 회로(400) 모두 오프상태가 될 수 있다.
전술한 바와 같은 제1 및 제2 이득모드인 하이 이득 모드(High gain mode)에서는 선형성(linearity) 보다는 잡음 지수(noise figure)가 더욱 중요한 팩터(factor)가 된다. 따라서, 제1 및 제2이득 모드시 네가티브 피드백 회로의 임피던스 및 바이패스 회로의 임피던스가 저잡음 증폭기(LNA)의 입력 임피던스보다 크게 하여 LNA 회로의 잡음지수(NF)의 향상과 회로 전체의 아이솔레이션(isolation)을 확보하고 안정적인 동작을 수행할 수 있다.
도 7은 도 3의 가변이득 저잡음 증폭장치의 제3, 제4 이득모드(gain mode3,4)에서의 동작 설명도이다.
도 7을 참조하면, 도 3의 가변이득 저잡음 증폭장치가 제3 및 제4 이득모드(gain mode3,gain mode4)인 제1 및 제2 로우 이득모드(low gain mode)일 때, 바이패스 회로(200)는 오프상태가 되고, 네가티브 피드백 회로(400)가 동작할 수 있다.
일 예로, 제3 이득모드(gain mode3)에서는 네가티브 피드백 회로(400)의 제1 네가티브 피드백 회로(400-1)가 동작하여 제1 저항값(R11+R12, 도 4) 및 제1 커패시터 값(C1, 도4)을 제공할 수 있다. 또한 제4 이득모드(gain mode4)에서는 네가티브 피드백 회로(400)의 제n 네가티브 피드백 회로(400-n)에서, n이 2인 경우, 제2 네가티브 피드백 회로(400-2)가 동작하여 제2 저항값(R21+R22, 도 4) 및 제2 커패시터 값(C2, 도 4)을 제공할 수 있다.
이와 같이, 가변이득 저잡음 증폭장치가 제3 및 제4 이득모드(gain mode3,gain mode4)인 제1 및 제2 로우 이득모드(low gain mode) 각각에서, 네가티브 피드백 회로(400)의 제1 네가티브 피드백 회로(400-1) 및 제2 네가티브 피드백 회로(400-2)가 동작하면서, 보다 낮은 이득(gain)과 높은 선형성을 확보할 수 있다.
도 8은 도 3의 가변이득 저잡음 증폭장치의 바이패스 모드에서의 동작 설명도이다.
도 8을 참조하면, 도 3의 가변이득 저잡음 증폭장치가 바이패스 모드(bypass mode)일 때, 바이패스 회로(200)는 온상태가 되고, 네가티브 피드백 회로(400) 및 증폭 회로(100)는 동작오프가 된다.
이때, 입력단(IN)을 통해 입력되는 신호는, 증폭없이 상기 바이패스 회로(200)를 통해 츨력단(OUT)에 전달될 수 있다.
또한, 상기 네가티브 피드백 회로(400)의 접속위치가 입력 신호가 흐르는 신호라인상에 접속되지 않고, 증폭 회로의 두 트랜지스터(M11,M12) 사이의 중간 접속노드(Nm)와 입력노드(N1) 사이에 접속됨에 따라, 중간 접속노드(Nm)에서 입력노드(N1)로의 피드백도 가능하지만, 로우 게인 모드(low gain mode)에서 아이솔레이션(isolation) 열화를 방지할 수 있다.
도 9의 (a)는 본 발명의 위상 보상이 적용되지 않을 경우, 이득변경에 따른 위상 변화를 보이는 그래프이다. 도 9의 (b)는 본 발명의 위상 보상이 적용된 경우, 이득변경에 따른 위상 변화를 보이는 그래프이다.
도 9의 (a) 및 도 9의 (b)는 3.3GHz 4.2GHz의 광대역에서 이득(gain)의 변화에 따른 위상(phase)의 변화를 보이는 그래프로써, 도 9의 (a)의 G21, G22,G23 및 G24는 기존의 저잡음 증폭장치에 대한 서로 다른 이득모드에서 이득-위상 관계를 보이는 그래프이다. 도 9의 (b)의 G31, G32,G33 및 G34는 기존의 저잡음 증폭장치에 대한 서로 다른 이득모드에서 이득-위상 관계를 보이는 그래프이다.
도 9의 (a)에 도시된 G21의 그래프와 G24의 그래프를 비교하면, 위상 보상이 적용되지 않았을 경우에는 위상차가 대략 40도 보다 크다는 것을 알 수 있다.
이에 반해, 도 9의 (a)에 도시된 G32의 그래프와 G34의 그래프를 비교하면, 위상 보상이 적용된 경우에는 위상차가 대략 20도 이하로 위상 변화가 감소되었음을 알 수 있다.
전술한 바에 따르면, 상기 네가티브 피드백 회로 및 바이패스 회로를 이용하는 경우, 아이솔레이션이 하이 이득 모두(high gain mode)에서 로우 이득 모드(low gain mode)로 갈 때 열화가 되지 않게 된다.
또한 다양한 이득 및 잡음지수(noise figure)와 위상 불연속(phase discontinuity)의 최소화를 통해 통신시스템에서 요구하는 사양을 모두 만족시킬 수 있는 회로로 매우 경쟁력 있는 토폴로지(topology)의 저잡음 증폭기(LNA)를 확보할 수 있다.
이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
M11,M12: 제1 및 제2 트랜지스터
100: 증폭 회로
110: 공통 소스 증폭 회로
120: 공통 게이트 증폭 회로
200: 바이패스 회로
300: 출력 부하 회로
400: 네가티브 피드백 회로
400-1, 400-2~400-n: 제1 내지 제n 네가티브 피드백 회로

Claims (14)

  1. 스택된 제1 및 제2 트랜지스터를 포함하고, 증폭 모드에서 입력단을 통한 신호를 증폭하여 출력단을 통해 제공하는 증폭 회로; 및
    상기 제1 및 제2 트랜지스터 사이의 중간 접속노드와 상기 입력단에 연결된 입력노드 사이에 접속되어, 상기 증폭 모드에 포함되는 복수의 이득모드 각각에 기초하여 네가티브 피드백 이득을 결정하기 위해 가변되는 저항값을 갖는 네가티브 피드백 회로; 를 포함하고,
    상기 네가티브 피드백 회로는, 상기 복수의 이득모드에 따라 변하는 위상을 보상하도록 상기 복수의 이득모드별 서로 다른 커패시터 값을 갖는
    가변이득 저잡음 증폭장치.
  2. 제1항에 있어서, 상기 증폭 회로는,
    상기 입력단을 통한 신호를 증폭하는 공통 소스 트랜지스터를 포함하는 공통 소스 증폭 회로; 및
    상기 공통 소스 증폭 회로에 의해 증폭된 신호를 증폭하도록 상기 공통 소스 트랜지스터에 캐스코드 접속된 상기 제1 및 제2 공통 게이트 트랜지스터를 포함하는 공통 게이트 증폭 회로; 를 포함하고,
    상기 제2 트랜지스터는 상기 제2 공통 게이트 트랜지스터이고,
    상기 제1 트랜지스터는 상기 제1 공통 게이트 트랜지스터 및 상기 공통 소스 트랜지스터중에서 하나인 가변이득 저잡음 증폭장치.
  3. 제1항에 있어서, 상기 네가티브 피드백 회로는,
    상기 중간 접속노드와 상기 입력단 사이에 병렬로 접속된 제1 내지 제n 네가티브 피드백 회로를 포함하는 가변이득 저잡음 증폭장치.
  4. 제3항에 있어서, 상기 제1 네가티브 피드백 회로는,
    상기 중간 접속노드와 상기 입력단 사이에 직렬로 접속된 제1 및 제2 스위치;
    상기 제1 및 제2 스위치 사이에 직렬로 접속된 제1 및 제2 저항; 및
    상기 제1 및 제2 저항 사이의 접속노드와 접지 사이에 접속된 위상 보상용 커패시터;
    를 포함하는 가변이득 저잡음 증폭장치.
  5. 제3항에 있어서, 상기 제n 네가티브 피드백 회로는
    상기 중간 접속노드와 상기 입력단 사이에 직렬로 접속된 제1 및 제2 스위치;
    상기 제1 및 제2 스위치 사이에 직렬로 접속된 제1 및 제2 저항; 및
    상기 제1 및 제2 저항 사이의 접속노드와 접지 사이에 접속된 위상 보상용 커패시터;
    를 포함하는 가변이득 저잡음 증폭장치.
  6. 제3항에 있어서, 상기 제1 내지 제n 네가티브 피드백 회로 각각은
    서로 다른 저항 값을 포함하는 가변이득 저잡음 증폭장치.
  7. 제3항에 있어서, 상기 제1 내지 제n 네가티브 피드백 회로중 적어도 하나가 스위칭 온되는 가변이득 저잡음 증폭장치.
  8. 스택된 제1 및 제2 트랜지스터를 포함하고, 증폭 모드에서 입력단을 통한 신호를 증폭하여 출력단을 통해 제공하는 증폭 회로;
    바이패스 모드시 상기 입력단을 통한 신호를 상기 출력단으로 바이패스 하는 바이패스 회로;
    상기 출력단에 접속된 출력노드에 접속되어, 상기 증폭 회로의 이득을 조절하는 출력 부하 회로; 및
    상기 제1 및 제2 트랜지스터 사이의 중간 접속노드와 상기 입력단에 연결된 입력노드 사이에 접속되어, 상기 증폭 모드에 포함되는 복수의 이득모드 각각에 기초하여 네가티브 피드백 이득을 결정하기 위해 가변되는 저항값을 갖는 네가티브 피드백 회로; 를 포함하고,
    상기 네가티브 피드백 회로는, 상기 복수의 이득모드에 따라 변하는 위상을 보상하도록 상기 복수의 이득모드별 서로 다른 커패시터 값을 갖는
    가변이득 저잡음 증폭장치.
  9. 제8항에 있어서, 상기 증폭 회로는,
    상기 입력단을 통한 신호를 증폭하는 공통 소스 트랜지스터를 포함하는 공통 소스 증폭 회로; 및
    상기 공통 소스 증폭 회로에 의해 증폭된 신호를 증폭하도록 상기 공통 소스 트랜지스터에 캐스코드 접속된 상기 제1 및 제2 공통 게이트 트랜지스터를 포함하는 공통 게이트 증폭 회로; 를 포함하고,
    상기 제2 트랜지스터는 상기 제2 공통 게이트 트랜지스터이고,
    상기 제1 트랜지스터는 상기 제1 공통 게이트 트랜지스터 및 상기 공통 소스 트랜지스터중에서 하나인 가변이득 저잡음 증폭장치.
  10. 제8항에 있어서, 상기 네가티브 피드백 회로는,
    상기 중간 접속노드와 상기 입력단 사이에 병렬로 접속된 제1 내지 제n 네가티브 피드백 회로를 포함하는 가변이득 저잡음 증폭장치.
  11. 제10항에 있어서, 상기 제1 네가티브 피드백 회로는,
    상기 중간 접속노드와 상기 입력단 사이에 직렬로 접속된 제1 및 제2 스위치;
    상기 제1 및 제2 스위치 사이에 직렬로 접속된 제1 및 제2 저항; 및
    상기 제1 및 제2 저항 사이의 접속노드와 접지 사이에 접속된 위상 보상용 커패시터;
    를 포함하는 가변이득 저잡음 증폭장치.
  12. 제10항에 있어서, 상기 제n 네가티브 피드백 회로는
    상기 중간 접속노드와 상기 입력단 사이에 직렬로 접속된 제1 및 제2 스위치;
    상기 제1 및 제2 스위치 사이에 직렬로 접속된 제1 및 제2 저항; 및
    상기 제1 및 제2 저항 사이의 접속노드와 접지 사이에 접속된 위상 보상용 커패시터;
    를 포함하는 가변이득 저잡음 증폭장치.
  13. 제10항에 있어서, 상기 제1 내지 제n 네가티브 피드백 회로 각각은
    서로 다른 저항 값을 포함하는 가변이득 저잡음 증폭장치.
  14. 제10항에 있어서, 상기 제1 내지 제n 네가티브 피드백 회로중 적어도 하나가 스위칭 온되는 가변이득 저잡음 증폭장치.
KR1020180051200A 2018-05-03 2018-05-03 위상 보상 기능을 갖는 가변이득 저잡음 증폭장치 KR102080655B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180051200A KR102080655B1 (ko) 2018-05-03 2018-05-03 위상 보상 기능을 갖는 가변이득 저잡음 증폭장치
US16/196,173 US10826442B2 (en) 2018-05-03 2018-11-20 Variable gain low noise amplifier with phase compensation
CN201910128478.5A CN110445469B (zh) 2018-05-03 2019-02-21 放大设备及可变增益控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180051200A KR102080655B1 (ko) 2018-05-03 2018-05-03 위상 보상 기능을 갖는 가변이득 저잡음 증폭장치

Publications (2)

Publication Number Publication Date
KR20190127078A KR20190127078A (ko) 2019-11-13
KR102080655B1 true KR102080655B1 (ko) 2020-02-24

Family

ID=68385566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180051200A KR102080655B1 (ko) 2018-05-03 2018-05-03 위상 보상 기능을 갖는 가변이득 저잡음 증폭장치

Country Status (3)

Country Link
US (1) US10826442B2 (ko)
KR (1) KR102080655B1 (ko)
CN (1) CN110445469B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113366759A (zh) * 2019-01-08 2021-09-07 派赛公司 可配置的宽带分裂lna
US10862429B2 (en) * 2019-01-09 2020-12-08 Silanna Asia Pte Ltd Apparatus for optimized turn-off of a cascode amplifier
US20230387863A1 (en) * 2022-05-27 2023-11-30 Psemi Corporation Feedback topologies for amplifier gain reduction

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009207031A (ja) * 2008-02-29 2009-09-10 Hitachi Ltd 増幅回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040025392A (ko) * 2002-09-19 2004-03-24 엘지이노텍 주식회사 전력 증폭기
US20070024377A1 (en) * 2005-07-28 2007-02-01 Xuezhen Wang Impedance matching techiques for multi-band or wideband RF amplifiers and associated amplifier designs
JP2007150433A (ja) * 2005-11-24 2007-06-14 Sharp Corp 可変利得増幅器およびそれを用いた送受信装置
JP2008028908A (ja) 2006-07-25 2008-02-07 New Japan Radio Co Ltd 利得可変型低雑音増幅器
US7486135B2 (en) 2007-05-29 2009-02-03 Telefonaktiebolaget Lm Ericsson (Publ) Configurable, variable gain LNA for multi-band RF receiver
JP2009100337A (ja) * 2007-10-18 2009-05-07 Renesas Technology Corp 可変利得増幅器を内蔵する半導体集積回路
KR20100067934A (ko) * 2008-12-12 2010-06-22 삼성전기주식회사 피드백 저항을 이용하여 성능을 조절하는 광대역 저잡음 증폭기
CN101807884A (zh) * 2010-04-28 2010-08-18 复旦大学 前馈噪声抵消电阻负反馈宽带低噪声放大器
CN114019006A (zh) * 2010-06-30 2022-02-08 生命科技公司 阵列列积分器
CN101888215B (zh) * 2010-07-02 2012-09-26 苏州英诺迅科技有限公司 具有可调预失真功能的射频功率放大器电路
KR101351248B1 (ko) 2012-03-09 2014-01-15 알에프코어 주식회사 위상 왜곡을 보상하는 감쇄기 및 그의 감쇄 방법
JPWO2014080586A1 (ja) * 2012-11-22 2017-01-05 パナソニックＩｐマネジメント株式会社 可変利得増幅器、およびこれを備えたチューナシステム
US10243519B2 (en) * 2012-12-28 2019-03-26 Psemi Corporation Bias control for stacked transistor configuration
US9413298B2 (en) * 2012-12-28 2016-08-09 Peregrine Semiconductor Corporation Amplifier dynamic bias adjustment for envelope tracking
US9203350B2 (en) * 2013-05-20 2015-12-01 Analog Devices Global Transconductance circuit and a current digital to analog converter using such transconductance circuits
US9276526B2 (en) * 2013-09-27 2016-03-01 Peregrine Semiconductor Corporation Amplifier with variable feedback impedance
KR101565663B1 (ko) * 2013-12-30 2015-11-03 삼성전기주식회사 전력 증폭기
US9602064B2 (en) * 2014-06-28 2017-03-21 Skyworks Solutions, Inc. Switchable feedback circuit for radio-frequency power amplifiers
US9479126B2 (en) 2014-08-19 2016-10-25 Infineon Technologies Ag System and method for a low noise amplifier
GB2545487A (en) * 2015-12-18 2017-06-21 Nordic Semiconductor Asa Radio frequency receiver
US10389305B2 (en) * 2016-12-20 2019-08-20 Skyworks Solutions, Inc. Multi-gain signal amplifier with switchable amplifier architectures
WO2019031553A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 カスコード増幅回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009207031A (ja) * 2008-02-29 2009-09-10 Hitachi Ltd 増幅回路

Also Published As

Publication number Publication date
KR20190127078A (ko) 2019-11-13
US20190341891A1 (en) 2019-11-07
US10826442B2 (en) 2020-11-03
CN110445469B (zh) 2024-02-23
CN110445469A (zh) 2019-11-12

Similar Documents

Publication Publication Date Title
KR102059817B1 (ko) 증폭 이득 가변에 따른 위상 왜곡을 보상하는 가변이득 저잡음 증폭장치
US9077290B2 (en) Low-noise amplifier with impedance boosting circuit
KR102080655B1 (ko) 위상 보상 기능을 갖는 가변이득 저잡음 증폭장치
JP4121844B2 (ja) 利得可変型増幅器
KR100708117B1 (ko) 가변 이득 증폭기
US9306513B2 (en) Apparatus for a radio frequency integrated circuit
US10320441B2 (en) Systems and methods for a switchless radio front end
JP2007221402A (ja) 可変利得増幅器及びその半導体集積装置
JP2011151771A (ja) 電子回路
US8050642B2 (en) Variable gain amplifier and receiver including the same
JP2009033535A (ja) 利得可変増幅器
KR102185059B1 (ko) 아이솔레이션 특성이 개선된 증폭 장치
JP4951002B2 (ja) 低雑音増幅器
US20110128079A1 (en) Multi-band power amplifier with high-frequency transformer
WO2008044750A1 (fr) Amplificateur à faible bruit
JP7148056B2 (ja) 利得可変型増幅器
WO2006095416A1 (ja) 減衰器を備えた高周波増幅器
EP3461004B1 (en) An amplifier and a wireless signal receiver comprising said amplifier
KR20200013257A (ko) 캐리어 어그리게이션(ca) 지원 가능한 멀티 입력 및 출력 구조를 갖는 저잡음 증폭회로
KR20150096193A (ko) 다중이득 모드를 지원하는 저잡음 증폭기
US20050181751A1 (en) Power amplifier arrangement having an antenna, and a method for amplification and emission of a signal
TW202137718A (zh) 可變增益放大器及無線通信機器
CN116169961A (zh) 一种低噪声放大器及相应的电子设备
JP2005086620A (ja) バランス型の電力増幅器および高周波通信装置
KR20020018736A (ko) 잡음지수 보상이 가능한 저잡음 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant