JP7148056B2 - 利得可変型増幅器 - Google Patents

利得可変型増幅器 Download PDF

Info

Publication number
JP7148056B2
JP7148056B2 JP2018089882A JP2018089882A JP7148056B2 JP 7148056 B2 JP7148056 B2 JP 7148056B2 JP 2018089882 A JP2018089882 A JP 2018089882A JP 2018089882 A JP2018089882 A JP 2018089882A JP 7148056 B2 JP7148056 B2 JP 7148056B2
Authority
JP
Japan
Prior art keywords
amplifier
variable
attenuator
signal
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018089882A
Other languages
English (en)
Other versions
JP2019197968A (ja
Inventor
進 高木
Original Assignee
日清紡マイクロデバイス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日清紡マイクロデバイス株式会社 filed Critical 日清紡マイクロデバイス株式会社
Priority to JP2018089882A priority Critical patent/JP7148056B2/ja
Publication of JP2019197968A publication Critical patent/JP2019197968A/ja
Application granted granted Critical
Publication of JP7148056B2 publication Critical patent/JP7148056B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

本発明は、移動体通信機器など無線通信機器に用いられる利得可変型の増幅器に関する。
移動体通信機器等の無線通信機器の受信部に用いられる増幅器は、微弱な高周波信号(受信信号)の電力が入力する場合だけでなく、強電界の高周波信号が入力することも想定され、利得可変機能を付加されている。この種の利得可変型増幅器は、入力する高周波信号が微弱な場合には増幅器の利得を最大にし、逆に強電界の場合には増幅器の利得を最小に設定することで増幅器の信号の歪みを低減している。
利得可変機能を付加させた増幅器としては、信号増幅器と並列にバイパス経路を設けることが公知・周知となっている(例えば、特許文献1)。
図13に従来の利得可変型増幅器のブロック図を示す。信号増幅器101とバイパススイッチ113の動作状態をそれぞれ切り替えることにより、利得可変を行わない場合(最大利得を得る場合)と利得可変を行う場合(最小利得を得る場合)の2通りの利得状態を切り替えることが可能となっている。
具体的には、利得可変を行う場合、信号増幅器101をオフ状態、バイパススイッチ113をオン状態に設定することで、高周波信号入力端子119から入力された高周波信号は、バイパス経路を通過して高周波信号出力端子120へ出力される(バイパスモード)。このときの利得に対する周波数特性の特性図を図14に示す。
一方利得可変を行わない場合、電源電圧印加端子121に信号増幅器101を動作させる電源電圧を印加し、バイパススイッチ113をオフ状態に設定することで、高周波信号入力端子119から入力された高周波信号は、オン状態の信号増幅器101で増幅され、高周波信号出力端子120へ出力されて最大利得を得ることになる(利得モード)。このときの利得に対する周波数特性の特性図を図15に示す。なお図13において、114は入力インピーダンス整合回路、115は出力インピーダンス整合回路、116、117はDCカット用キャパシタ、118は電源電圧供給用インダクタである。
特許4121844号公報
上記のように従来技術の利得可変型増幅器では、利得可変を行う際の利得が2段階しか選択することができない。そのため、利得可変型増幅器に入力される高周波入力信号が強電界と弱電界の中間のレベルの場合には、入力信号レベルに応じた最適な利得を選択することができず、増幅器の歪みが抑制できなかったり、無線受信端末の受信感度が劣化する等の大きな問題が発生していた。特に近年の移動体通信機器においては、高いデータレートで高速通信する場合が多く、高周波入力信号レベルが如何なる場合においても無線受信端末の受信性能を良好な状態で維持する必要がある。そのためには利得可変型増幅器の利得選択の自由度が重要な要素となっており、その問題解決が望まれている。
本発明は、上記実状に鑑みてなされたもので、利得可変型増幅器に入力する高周波入力信号が如何なるレベルになった場合でも、無線受信端末の受信性能劣化を抑制するために増幅器の利得を容易に可変することができる利得可変型増幅器を提供することを目的としている。
本発明は上記目的を達成するため、請求項1に係る発明は、高周波信号入力端子から入力された信号を、信号増幅器を用いて増幅して高周波信号出力端子から出力する利得可変型増幅器において、前記信号増幅器の出力側に可変T型アッテネータと、前記信号増幅器の出力側に一端が接続され、他端が前記高周波信号出力端子に接続される増幅器出力スイッチとを備え、前記可変T型アッテネータは、前記信号増幅器の出力側と前記高周波信号出力端子との間に、前記信号増幅器の出力側から、第1可変T型アッテネータ切り替えスイッチ、第1抵抗、第2抵抗、第2可変T型アッテネータ切り替えスイッチの順に設けられ、前記第1抵抗と前記第2抵抗の接続点に一端が接続される第3抵抗と、一端が前記第3抵抗の他端に接続される第4抵抗と、前記第4抵抗の他端と前記高周波信号出力端子との間に接続される第3可変T型アッテネータ切り替えスイッチと、一端が前記第3抵抗と前記第4抵抗との接続点に接続され他端がGNDに接続される第5抵抗を有し、前記入力された信号を3段階以上の異なる利得に変換して出力可能としたことを特徴とする。
本願請求項2に係る発明は、請求項1記載の利得可変型増幅器において、前記信号増幅器の入力側に並列アッテネータと、並列アッテネータ切り替えスイッチとを備えたことを特徴とする。
本願請求項3に係る発明は、請求項1記載の利得可変型増幅器において、前記信号増幅器の入力側に可変T型アッテネータと、前記信号増幅器の入力側の前記可変T型アッテネータに接続する可変T型アッテネータ切り替えスイッチとを備えたことを特徴とする。
本願請求項4に係る発明は、請求項1乃至3いずれか記載の利得可変型増幅器において、前記信号増幅器と並列にバイパススイッチを備えたことを特徴とする。
本願請求項5に係る発明は、請求項1乃至4いずれか記載の利得可変型増幅器において、前記信号増幅器と並列に帰還型アッテネータと、帰還型アッテネータ切り替えスイッチとを備えたことを特徴とする。
本発明の利得可変型増幅器によれば、高周波入力信号のレベルに応じて増幅器の利得を多段階に切り替えることが可能となる。そのため、良好な無線受信端末の受信性能を維持できるという利点がある。
本発明の第1の実施例の利得可変型増幅器のブロック図である。 本発明の第1の実施例の利得可変型増幅器の利得モード1の利得に対する周波数特性の特性グラフである。 本発明の第1の実施例の利得可変型増幅器の利得モード2の利得に対する周波数特性の特性グラフである。 本発明の第1の実施例の利得可変型増幅器の利得モード3の利得に対する周波数特性の特性グラフである。 本発明の第1の実施例の利得可変型増幅器の利得モード4の利得に対する周波数特性の特性グラフである。 本発明の第1の実施例の利得可変型増幅器の利得モード5の利得に対する周波数特性の特性グラフである。 本発明の第1の実施例の利得可変型増幅器の回路図である。 本発明の第2の実施例の利得可変型増幅器のブロック図である。 本発明の第3の実施例の利得可変型増幅器のブロック図である。 本発明の第4の実施例の利得可変型増幅器のブロック図である。 本発明の第5の実施例の利得可変型増幅器のブロック図である。 本発明の第6の実施例の利得可変型増幅器のブロック図である。 従来の利得可変増幅器のブロック図である。 従来の可変型増幅器のバイパスモードの利得に対する周波数特性の特性グラフである。 従来の利得可変型増幅器の利得モードの利得に対する周波数特性の特性グラフである。
本発明の利得可変型増幅器は、信号増幅器の入力側あるいは出力側あるいは両方に、可変T型アッテネータや並列アッテネータを備えることで、多段階に利得を切り替えることが可能となっている。さらに信号増幅器と並列にバイパス経路や帰還型アッテネータを備えることで、さらに多段階に利得を切り替えることを可能としている。以下、本発明の実施例について詳細に説明する。
図1に本発明の第1の実施例の利得可変型増幅器のブロック図を示す。図1に示すように本実施例の利得可変型増幅器は、信号増幅器101と、この信号増幅器101の出力側に可変T型アッテネータ201が、入力側に並列アッテネータ202を備える構成となっている。また信号増幅器101と並列にバイパススイッチ113が配置されており、信号増幅器101の出力側に増幅器出力スイッチ102が配置されている。
T型アッテネータ201は、抵抗107、108、109、110、111が配置されるとともに、T型アッテネータ切り替えスイッチ103、104、105が配置されている。一般的なT型アッテネータでは、各抵抗の抵抗値を任意の値に設定することで、T型アッテネータの減衰量を任意の値に決定することができる。そこで本実施例のT型アッテネータ201は、T型アッテネータ切り替えスイッチ103、104、105をそれぞれオン状態もしくはオフ状態に設定し、T型アッテネータの抵抗値を切り替えることにより減衰量を切り替える構成としている。
以下、本実施例の回路動作を説明するため、利得が最大となる動作状態を利得モード1、利得モード1から3dB利得を低くした状態を利得モード2、利得モード1から7dB利得を低くした状態を利得モード3、利得モード1から12dB利得を低くした状態を利得モード4、利得モード1から23dB利得を低くした状態を利得モード5と定義することとする。
まず、利得モード1の回路動作を説明する。電源電圧印加端子121には信号増幅器101が動作するような電源電圧を印加し、並列アッテネータ202の並列アッテネータ切り替えスイッチ106をオフ状態に設定し、バイパススイッチ113をオフ状態に設定する。また、可変T型アッテネータ201のT型アッテネータ切り替えスイッチ103、104、105をオフ状態に設定し、増幅器出力スイッチ102のみオン状態に設定する。
高周波信号入力端子119から入力された高周波信号は、並列アッテネータ202で減衰することなくオン状態の信号増幅器101で増幅され、オン状態の増幅器出力スイッチ102を通過して高周波信号出力端子120へ出力される。このとき、並列アッテネータ202、可変T型アッテネータ201及びバイパススイッチ113により減衰することなく、最大利得の出力信号が得られる。
次に、利得モード2の回路動作を説明する。電源電圧印加端子121には信号増幅器101が動作するような電源電圧を印加し、並列アッテネータ切り替えスイッチ106をオフ状態に設定する。バイパススイッチ113をオフ状態に設定し、増幅器出力スイッチ102をオフ状態に設定する。可変T型アッテネータ201のT型アッテネータ切り替えスイッチ103及びT型アッテネータ切り替えスイッチ104をオン状態に、T型アッテネータ切り替えスイッチ105をオフ状態に設定する。このように設定すると、抵抗107、抵抗108、抵抗109及び抵抗111によってT型アッテネータが構成される。
高周波信号入力端子119から入力された高周波信号は、並列アッテネータ202で減衰されることなくオン状態の信号増幅器101で増幅され、T型アッテネータ201で減衰されて高周波信号出力端子120へ出力される。このとき、T型アッテネータ201を構成する抵抗107、抵抗108、抵抗109および抵抗111の抵抗値を適宜設定することで、T型アッテネータの減衰量を任意の値に設定することができる。
次に、利得モード3の回路動作を説明する。電源電圧印加端子121には信号増幅器101が動作するような電源電圧を印加し、並列アッテネータ切り替えスイッチ106をオフ状態に設定する。バイパススイッチ113をオフ状態に設定し、増幅器出力スイッチ102をオフ状態に設定する。可変T型アッテネータ201のT型アッテネータ切り替えスイッチ103及びT型アッテネータ切り替えスイッチ105をオン状態に、T型アッテネータ切り替えスイッチ104をオフ状態に設定する。このように設定すると、抵抗107、抵抗109、抵抗110及び抵抗111によってT型アッテネータが構成される。
高周波信号入力端子119から入力された高周波信号は、並列アッテネータ202で減衰されることなくオン状態の信号増幅器101で増幅され、可変T型アッテネータ201で減衰されて高周波信号出力端子120から出力される。このとき、T型アッテネータ201を構成する抵抗107、抵抗109、抵抗110及び抵抗111の抵抗値を適宜設定することで、T型アッテネータの減衰量を任意の値に設定することができる。
次に、利得モード4の回路動作を説明する。電源電圧印加端子121には信号増幅器101が動作するような電源電圧を印加し、並列アッテネータ切り替えスイッチ106をオン状態に設定する。バイパススイッチ113をオフ状態に設定し、増幅器出力スイッチ102をオフ状態に設定する。可変T型アッテネータ201のT型アッテネータ切り替えスイッチ103及びT型アッテネータ切り替えスイッチ105をオン状態に、T型アッテネータ切り替えスイッチ104をオフ状態に設定する。このように設定すると、抵抗107、抵抗109、抵抗110及び抵抗111によってT型アッテネータが構成される。
高周波信号入力端子119から入力された高周波信号は、オン状態となっている並列アッテネータ202で減衰し、この減衰された信号がオン状態の信号増幅器101で増幅され、可変T型アッテネータ201で減衰されて高周波信号出力端子120から出力される。このとき並列アッテネータ202を構成する抵抗112の抵抗値、可変T型アッテネータ201を構成する抵抗107、抵抗109、抵抗110及び抵抗111の抵抗値を適宜設定することで、並列アッテネータ及びT型アッテネータの減衰量を任意の値に設定することができる。
次に利得モード5の回路動作を説明する。電源電圧印加端子121には信号増幅器101がオフ状態となるような電源電圧を印加し、並列アッテネータ切り替えスイッチ106をオフ状態に設定し、増幅器出力スイッチ102をオフ状態に設定し、可変T型アッテネータ201の各T型アッテネータ切り替えスイッチをオフ状態に設定する。そして、バイパススイッチ113のみオン状態に設定する。
高周波信号入力端子119から入力された高周波信号は、オン状態となっているバイパススイッチ113を通過し、高周波信号出力端子120から出力される。このとき、並列アッテネータ202及び可変T型アッテネータ201及び前記増幅器出力スイッチ102はオフ状態となっているためこれらの素子で信号が減衰することはない。この利得モード5の回路動作は、従来技術のバイパスモードの動作とほぼ同一であるが、本実施例においては、増幅器出力スイッチをオフ状態に設定することにより、高周波信号通過経路に対しオフ状態となっている信号増幅器101のインピーダンスの影響を受けない回路構成になっているため、従来例よりも良好なバイパスモードの諸特性を得ることが可能となっている。
図2から図6に上記第1の実施例における利得モード1から利得モード5それぞれの利得に対する周波数特性の特性グラフを示す。先に説明した従来例のバイパスモード(図14)及び利得モード(図15)の2段階の利得可変と比較して、本実施例では利得を多段階に切り替えることが可能となっており、増幅器に入力される高周波入力信号が如何なるレベルになった場合でも、無線受信端末の受信性能劣化を抑制することが可能となり、効果が大きいことがわかる。なお、本実施例及び上述の従来例において、入力インピーダンス整合回路114及び出力インピーダンス整合回路115は、それぞれ3.5GHzで利得が最大になるよう調整されている。
図7は、図1にブロック図で示した利得可変型増幅器の回路図を示している。図7において第1の信号増幅用FET1及び第2の信号増幅用FET2が図1における信号増幅器101に相当し、各種スイッチもFETで構成している。
具体的には、高周波入力端子45は、入力インピーダンス整合回路41及びDCカットキャパシタ30を介して第1の信号増幅用FET1のゲート端子に接続している。第1の信号増幅用FET1のゲート端子は、第1のゲートバイアス印加用バイアス回路43を介してバイアス回路用電源電圧印加端子47に接続している。さらにDCカットキャパシタ37を介して並列アッテネータ切り替えスイッチ用FET7のドレインに接続している。この並列アッテネータ切り替えスイッチ用FET7のゲート端子は、抵抗24を介してコントロール電圧印加端子53に接続し、ソース端子は抵抗26を介してGNDに接続している。ソース端子とドレイン端子間にも抵抗25が接続している。この抵抗26が図1に示す抵抗112に相当する。
一方第1の信号増幅用FET1のソース端子はGNDに接続し、ドレイン端子は第2の信号増幅用FET2のソース端子に接続している。この第2の信号増幅用FET2のゲート端子は第2のゲートバイアス印加用バイアス回路44を介してバイアス回路用電源電圧印加端子47に接続している。またバイパスキャパシタ31を介してGNDに接続している。ドレイン端子は、出力インピーダンス整合回路42及びDCカットキャパシタ32を介して増幅器出力スイッチとなる増幅器出力スイッチ用FET3のソース端子に接続するとともに、T型アッテネータ切り替えスイッチとなる第1のT型アッテネータ切り替えスイッチ用FET4のソース端子に接続している。さらに第2の信号増幅用FET2のドレイン端子は、電源電圧供給用インダクタ40を介して電源電圧印加端子54に接続している。
増幅器出力スイッチ用FET3のドレイン端子は、DCカットキャパシタ33を介して高周波信号出力端子46に接続している。
第1のT型アッテネータ切り替えスイッチ用FET4のドレイン端子は、DCカットキャパシタ34、抵抗14、抵抗15及びDCカットキャパシタ35を介して第2のT型アッテネータ切り替えスイッチ用FET5のソース端子に接続するとともに、DCカットキャパシタ34、抵抗14、抵抗18、抵抗20及びDCカットキャパシタ36を介して第3のT型アッテネータ切り替え用FET6のソース端子に接続している。ソース端子とドレイン端子間には抵抗13が接続している。
第2のT型アッテネータ切り替え用FET5のドレイン端子と第3のT型アッテネータ切り替え用FET6のドレイン端子は、増幅器出力スイッチ用FET3のドレイン端子と接続している。ソース端子とドレイン端子間には抵抗16が接続している。
抵抗14と抵抗15との接続点は、抵抗18と抵抗22を介してGNDに接続している。第1のT型アッテネータ切り替え用FET4のゲート端子は、抵抗17を介してコントロール電圧印加端子50に接続し、第2のT型アッテネータ切り替え用FET5のゲート端子は、抵抗19を介してコントロール電圧印加端子51に接続し、第3のT型アッテネータ切り替え用FET6のゲート端子は、抵抗23を介してコントロール電圧印加端子52に接続している。ソース端子とドレイン端子間には抵抗21が接続している。
バイパススイッチ用FET8のソース端子は、DCカットキャパシタ38及び入力インピーダンス整合回路41を介して高周波信号入力端子45に接続している。また抵抗29を介してコントロール電圧印加端子56に接続している。ゲート端子は、抵抗27を介してコントロール電圧印加端子55に接続している。ドレイン端子は、DCカットキャパシタ39を介して高周波信号出力端子46に接続している。ソース端子とドレイン端子間には抵抗28が接続している。
このような回路構成とし、コントロール電圧印加端子に印加する電圧と適宜設定することで、図1で説明したように多段階の利得切り替えが可能となる。
以上説明したように、本実施例では、利得を5段階に設定することが可能となる。なお可変T型アッテネータの抵抗及びT型アッテネータ切り替えスイッチを増減した回路構成として利得切り替え段数を3段階、4段階、6段階、7段階と変更することももちろん可能である。また、T型アッテネータ切り替えスイッチ及び並列アッテネータ切り替えスイッチの動作の組み合わせも適宜変更可能であることは言うまでもない。
また、従来技術の利得可変型増幅器では、上述のように利得可変時の利得がバイパススイッチの通過損失により決定されるため、必ずマイナスの値の利得となっていたが、本発明の利得可変増幅器における利得モードにおいては、可変T型アッテネータの抵抗値を任意に選択し任意の減衰量に設定することが可能であるため、マイナスの値の利得だけでなくプラスの値の利得にも任意に設定することが可能である。
次に第2の実施例について説明する。図8は本発明の第2の実施例のブロック図である。図1で説明した並列アッテネータ202を削除し、その代わりとして可変T型アッテネータの切り替え段数を増やすよう構成した回路となっている。すなわち、抵抗123、T型アッテネータ切り替えスイッチ122及び抵抗124を追加した構成としている。このような構成とすると、増幅器の入力側にアッテネータ素子が接続されないため、増幅器の雑音指数劣化を抑制することが可能である。
次に第3の実施例について説明する。図9は本発明の第3の実施例のブロック図である。図1で説明したバイパススイッチ113を削除し、その代わりとして可変T型アッテネータの切り替え段数を増やすよう構成した回路となっている。すなわち、上記第2の実施例同様、抵抗123、T型アッテネータ切り替えスイッチ122及び抵抗124を追加した構成としている。このような構成とすると、増幅器と並列接続されていたバイパススイッチがなくなることにより、増幅器のアイソレーション劣化が抑制され発振などの不具合を抑制することが可能である。
次に第4の実施例について説明する。図10は本発明の第4の実施例のブロック図である。図1で説明した並列アッテネータ202及びバイパススイッチ113を削除し、その代わりとして可変T型アッテネータの切り替え段数を追加した構成としている。このように構成すると、上記実施例同様、雑音指数の劣化や発振などの不具合を抑制することが可能である。
次に第5の実施例について説明する。図11は本発明の第5の実施例のブロック図である。図1で説明した並列アッテネータ202を削除し、その代わりとして増幅器入力スイッチ130と、T型アッテネータ切り替えスイッチ131及びT型アッテネータ切り替えスイッチ132及び抵抗133及び抵抗134及び抵抗135から構成される可変T型アッテネータを信号増幅器101の入力側に接続した回路となっている。可変T型アッテネータ201と同様の回路を入力側に配置するだけで良いため、容易に回路が構成できるという利点がある。
次に第6の実施例について説明する。図12は本発明の第6の実施例のブロック図である。可変T型アッテネータ201の切り替え段数を減らし、その代わりとして信号増幅器101及びバイパススイッチ113と並列に帰還型アッテネータ203を配置した回路となっている。このように構成すると、少ない回路素子数で利得切り替えを実現することが可能である。
以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。例えば、利得切り替えの段数を多くするため、上記実施例の説明で削除した構成、たとえば第2の実施例において削除した並列アッテネータを上記第の実施例に付加したり、第3の実施例で除去したバイアス回路を上記第3の実施例に付加する等、種々変更可能である。
101:信号増幅器、102:増幅器出力スイッチ、103、104、105、122、125、131、132:T型アッテネータ切り替えスイッチ、106:並列アッテネータ切り替えスイッチ、113:バイパススイッチ、114、41:入力インピーダンス整合回路、115、42:出力インピーダンス整合回路、118、40:電源電圧供給用インダクタ、119、45:高周波信号入力端子、120、46:高周波信号出力端子、121、54:電源電圧印加端子、128:帰還型アッテネータ切り替えスイッチ、130:増幅器入力スイッチ、201:可変T型アッテネータ、202:並列アッテネータ、203:帰還型アッテネータ、1、2:信号増幅用FET、3:増幅器出力スイッチ用FET、4、5、6:T型アッテネータ切り替えスイッチ用FET、7:並列アッテネータ切り替えスイッチ用FET、8:バイパススイッチ用FET、43、44:ゲートバイアス印加用バイアス回路、47:バイアス回路用電源電圧印加端子、48:T型アッテネータ切り替えスイッチFET用バイアス印加端子、49、50、51、52、53、55、56:コントロール電圧印加端子

Claims (5)

  1. 高周波信号入力端子から入力された信号を、信号増幅器を用いて増幅して高周波信号出力端子から出力する利得可変型増幅器において、
    前記信号増幅器の出力側に可変T型アッテネータと、
    前記信号増幅器の出力側に一端が接続され、他端が前記高周波信号出力端子に接続される増幅器出力スイッチとを備え、
    前記可変T型アッテネータは、
    前記信号増幅器の出力側と前記高周波信号出力端子との間に、前記信号増幅器の出力側から、第1可変T型アッテネータ切り替えスイッチ、第1抵抗、第2抵抗、第2可変T型アッテネータ切り替えスイッチの順に設けられ、前記第1抵抗と前記第2抵抗の接続点に一端が接続される第3抵抗と、一端が前記第3抵抗の他端に接続される第4抵抗と、前記第4抵抗の他端と前記高周波信号出力端子との間に接続される第3可変T型アッテネータ切り替えスイッチと、一端が前記第3抵抗と前記第4抵抗との接続点に接続され他端がGNDに接続される第5抵抗を有し、
    前記入力された信号を3段階以上の異なる利得に変換して出力可能としたことを特徴とする利得可変型増幅器。
  2. 請求項1記載の利得可変型増幅器において、
    前記信号増幅器の入力側に並列アッテネータと、並列アッテネータ切り替えスイッチとを備えたことを特徴とする利得可変型増幅器。
  3. 請求項1記載の利得可変型増幅器において、
    前記信号増幅器の入力側に可変T型アッテネータと、
    前記信号増幅器の入力側の前記可変T型アッテネータに接続する可変T型アッテネータ切り替えスイッチとを備えたことを特徴とする利得可変型増幅器。
  4. 請求項1乃至3いずれか記載の利得可変型増幅器において、
    前記信号増幅器と並列にバイパススイッチを備えたことを特徴とする利得可変型増幅器。
  5. 請求項1乃至4記載の利得可変型増幅器において、
    前記信号増幅器と並列に帰還型アッテネータと、
    帰還型アッテネータ切り替えスイッチとを備えたことを特徴とする利得可変型増幅器。
JP2018089882A 2018-05-08 2018-05-08 利得可変型増幅器 Active JP7148056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018089882A JP7148056B2 (ja) 2018-05-08 2018-05-08 利得可変型増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018089882A JP7148056B2 (ja) 2018-05-08 2018-05-08 利得可変型増幅器

Publications (2)

Publication Number Publication Date
JP2019197968A JP2019197968A (ja) 2019-11-14
JP7148056B2 true JP7148056B2 (ja) 2022-10-05

Family

ID=68537643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018089882A Active JP7148056B2 (ja) 2018-05-08 2018-05-08 利得可変型増幅器

Country Status (1)

Country Link
JP (1) JP7148056B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150719A (ja) * 2020-03-17 2021-09-27 株式会社東芝 可変利得増幅器
CN114189222A (zh) * 2021-12-20 2022-03-15 上海迦美信芯通讯技术有限公司 一种改进相位跳变的多增益控制低噪声放大器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004194105A (ja) 2002-12-12 2004-07-08 New Japan Radio Co Ltd 利得可変型増幅器
JP2008206129A (ja) 2007-01-23 2008-09-04 Mitsubishi Electric Corp 可変減衰器
WO2018045002A1 (en) 2016-08-30 2018-03-08 Skyworks Solutions, Inc. Multi-input amplifier with programmable embedded attenuators

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004194105A (ja) 2002-12-12 2004-07-08 New Japan Radio Co Ltd 利得可変型増幅器
JP2008206129A (ja) 2007-01-23 2008-09-04 Mitsubishi Electric Corp 可変減衰器
WO2018045002A1 (en) 2016-08-30 2018-03-08 Skyworks Solutions, Inc. Multi-input amplifier with programmable embedded attenuators

Also Published As

Publication number Publication date
JP2019197968A (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
US11152907B2 (en) Optimized multi gain LNA enabling low current and high linearity including highly linear active bypass
JP4146256B2 (ja) 利得可変型増幅器
US6201441B1 (en) Semiconductor circuit
US10778211B2 (en) Switching circuit and semiconductor module
KR20040075351A (ko) 감쇠기 및 스위치 회로용 회로 토폴로지
CN109964407B (zh) 具有补偿电路的二进制加权衰减器
JP2018050129A (ja) 受信回路、無線通信モジュール、無線通信装置
JP2015226313A (ja) スイッチ回路付き利得可変型増幅器
KR102133926B1 (ko) 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기
WO2018159428A1 (ja) 増幅回路
JP7148056B2 (ja) 利得可変型増幅器
JP2008028908A (ja) 利得可変型低雑音増幅器
WO2019221175A1 (ja) 増幅回路
JP6436174B2 (ja) 電源供給回路、増幅器、通信装置、基地局、電源供給方法
JP2009225342A (ja) 利得可変型低雑音増幅器
CN113054913B (zh) 高频电路
KR20200020372A (ko) 아이솔레이션 특성이 개선된 증폭 장치
WO2006095416A1 (ja) 減衰器を備えた高周波増幅器
CN112039451B (zh) 可变增益电路以及高频开关
JPWO2006098059A1 (ja) アンテナダンピング回路およびこれを用いた高周波受信機
JP7311678B1 (ja) 可変利得増幅器
US11271534B2 (en) Variable gain circuit, high frequency switch, and transistor circuit
TWI768424B (zh) 可變增益放大器及無線通信機器
JP3108712U (ja) 可変利得増幅回路
WO2021049113A1 (ja) バイアス回路、増幅器及びバイアス電圧制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220913

R150 Certificate of patent or registration of utility model

Ref document number: 7148056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150